CN1929320A - 一种wcdma系统中实时产生辅助同步码的方法和装置 - Google Patents

Abstract

本发明公开了一种WCDMA系统中实时产生辅助同步码的方法和装置，所述方法包括步骤：设定预产生辅助同步码序列的参数值；将上述参数值转化为辅助同步码分配表对应的地址信号，读出当前时隙应用的辅助同步码号；将应用的辅助同步码号转换为对应的哈达码矩阵的对应行号；根据哈达码矩阵行号实时生成相应的哈达码序列，同时并行生成Z序列；将哈达码序列和Z序列按比特异或生成辅助同步码序列。本发明方法和装置由于通过简单的算法硬件即可实时产生哈达码序列和Z序列，从而实现辅助同步码的动态生成，相对于硬件装置内部保存所有比特位调用重复使用的现有技术方式，采用本发明的动态生成方法，减少了完成这部分功能所占用的资源。

Description

一种WCDMA系统中实时产生辅助同步码的方法和装置

技术领域

本发明涉及一种通讯领域的宽带码分多址WCDMA(Wide CodeMultiple Access)无线通信系统产生辅助同步码的方法和装置，具体涉及一种移动终端在小区搜索中实时产生辅助同步码的方法和装置。

背景技术

宽带码分多址移动通信系统中，由于WCDMA系统基站间并不要求精确地同步，它主要是通过不同的扰码来识别小区的，因此小区搜索是WCDMA物理层的关键技术之一。移动终端开机，需要与系统取得联系，首先要与某一小区的信号取得时序同步，这种从无联系到时序同步的过程就是移动台的小区搜索过程，通过小区搜索可以确定出下行链路的扰码。同步信道(SCH)为用户提供帧同步、时隙同步以及小区码组信息，用于小区搜索，同步信道包括两个并行传输的子信道：主同步信道和辅助同步信道。

为提高性能，减小下行物理信道之间的干扰，更好地配合移动台的分集接收，下行链路物理信道在发射时采用两个正交天线发送一种信息的不同调制信号，即分集发送，主公共控制物理信道(P-CCPCH)支持开环发送分集技术；各信道使用分集时，如果任何一个下行信道使用了发射分集，则P-CCPCH和SCH也必须用。SCH提供当前小区的P-CCPCH是否应用开环发送分集信息，辅同步信道的调制结果会体现这一点，在WCDMA通信系统的下行链路中，移动终端在小区搜索中需要对同步信道进行解扩，探测P-CCPCH是否使用STrD模式，因此移动台在进行小区搜索的过程中就可以得到P-CCPCH信道是否使用了开环分集，从而正确地对广播信道进行解调。

P-CCPCH信道的扩频因子固定为256，它的每个时隙都预留了256码片的空隙给系统信息—同步信道，即P-CCPCH信道的每个时隙的前256个码片不传输公共控制信道的数据，这期间，传输主同步信道(P-SCH)和辅助同步信道(S-SCH)的数据。整个UTRAN网中采用同一主同步码。从码字的生成过程可见，辅助同步码共有16个。通过排列组合，每15个编成一组，总共合成64个不同的码序列组，与下行链路组扰码序列的64个扰码组一一对应。

每一个时隙使用的辅助同步码有15个候选时隙，64个候选扰码组，每个时隙对应的辅助同步码作为一种资源，它的指配和使用是一个动态的过程，辅助同步码产生的速度也直接影响系统的性能。

不同扰码组对应的帧内的各个时隙使用不同的辅助同步码，辅助同步码序列的直接产生方法是比较简单的，它是由一个哈达码序列和Z序列按位模2加得到。一个长度为SF哈达码序列的码序列可以通过长度为SF/2的码序列推出，长度为SF/2的又可由长度为SF/4的码序列推出，而长度＝1的码总是1。这样经过一级级反相递归就可以得到所需得的哈达码序列。Z序列，是一个已知256比特宽度的常数序列。在小区搜索过程中，因为码片速率要求高，上述方法在硬件实现时需在硬件装置内部保存所有比特位，调用并重复使用，这样就造成的硬件资源的占用和庞大耗费。

因此，现有技术存在缺陷，而有待于改进和发展。

发明内容

本发明所要解决的技术问题提供一种WCDMA系统中实时产生辅助同步码的方法和装置，以简单的算法迅速产生指定的辅助同步码，并且占用较少的硬件资源。

本发明的技术方案包括：

一种WCDMA系统中实时产生辅助同步码的方法，包括如下步骤：

A、设定预产生辅助同步码序列的参数值；

B、将上述参数值转化为辅助同步码分配表对应的地址信号，读出当前时隙应用的辅助同步码号；

C、将应用的辅助同步码号转换为对应的哈达码矩阵的对应行号；

D、根据哈达码矩阵行号实时生成相应的哈达码序列，同时并行生成Z序列；

E、将哈达码序列和Z序列按比特异或生成辅助同步码序列。

所述的方法，其中，所述步骤C具体包括：

将辅助同步码号k转换为对应的哈达码矩阵的对应行号m，k＝0，1，2，3，...，15，m＝0，1，2，...，255，将m阶Hadamard序列记为矩阵H₈的一行，从顶部开始编号。

所述的方法，其中，所述步骤D中哈达码序列的生成具体包括：

4.1给定预产生的哈达码序列的参数，即哈达码序列对应哈达码矩阵的行编号m，参数值表示成二进制；

4.2从0到255循环产生比特位计数c，即如果比特位计数c＝255则回到比特位计数c＝0，否则继续；

4.3将m的最低位和c的最低位相与，m的次低位和c的次低位相与，直到m的最高位和c的最高位相与，得到一个位宽8比特的数据；

4.4将所得结果按比特位做模二加，得到一个位宽1比特的数据，结果1表示-1，0表示1；

4.5比特位计数c＝c+1，跳转到所述步骤4.2。

一种WCDMA系统中实时产生辅助同步码的装置，其中，包括：辅助同步码分配ROM表，码号转化行号器，参数设置和地址转化器，哈达码序列生成器，Z序列生成器以及模二加法器；

所述辅助同步码分配ROM表固化在一ROM中，以供每个移动终端处于不同小区的搜索中在任何时隙需要产生辅助同步序列时读取辅助同步序列号；

所述参数设置和地址转化器在当需要产生辅助同步序列时，将被设置的相关参数，包括扰码组和当前时隙组合成地址，用来读取所述所述辅助同步码分配ROM表数据；

所述码号转化行号器用于从所述辅助同步码分配ROM表中读出辅助同步码号，根据辅助同步码号和哈达码矩阵的对应行号的对应关系，将辅助同步码号转换为对应的哈达码矩阵的对应行号；

所述哈达码序列生成器用于生成哈达码序列；

所述Z序列生成器生成对应的Z序列；

所述模二加法器接受所述哈达码序列和所述Z序列的输入经过模二加生成辅助同步码序列。

所述的装置，其中，所述哈达码序列产生器包括8位码片计数器，行号寄存器，8比特异或模块；

所述行号寄存器用于存放需要产生哈达码序列的行号，由当前时隙所用的辅助同步码号移位获得；

所述码片计数器用于完成序列各个相位的计数功能，从0开始循环计数，计到255后变为0，所述码片计数器的计数值对应序列的当前相位，依次输出对应的从0到255相位的哈达码序列；

所述比特异或模块用于将所述码片计数器和所述行号寄存器的对应位计算结果按比特做异或运算后输出所述哈达码序列。

所述的方法，其中，所述Z序列生成器包括8比特的码片计数器及数个逻辑门；

所述码片计数器从0开始循环计数，计到255后变为0，所述码片计数器的计数值对应Z序列的当前相位，依次输出对应的从0到255相位的Z序列；所述逻辑门包括与门、或门、非门，得出Z序列当前相位输出。

所述的装置，其中，所述哈达码序列生成器对于已知行号的哈达码序列，其某个比特位的取值由它所在的哈达码序列中的位置决定，行号用n比特二进制表示为(c_n-1c_n-2......c₁c₀)，其中c_n-1为最高位，c₀为最低位；行序列的比特位表示为(b_n-1b_n-2......b₁b₀)，其中b_n-1为最高位，b₀为最低位；当b_n-1＝1时，该比特在序列的后半部分，当b_n-2＝1时，该比特处于序列四等分的奇数部分，类推到b₀；b_n-1& c_n-1 b_n-2& c_n-2......b_0& c₀所得结果中1的个数就是哈达码序列中此比特位取反的次数，通过比特异或来判断奇偶性，从而得到哈达码序列值。

所述的装置，其中，所述Z序列生成器根据Z序列定义，通过卡若图分析得出Z中全为正B的情况是： ac+ bd＝ (a+c)·(b+d)＝1，其中{a，b，c，d}是4比特的二进制值，表示B或-B在z中的序号；b中全为0的情况是： $\stackrel{\‾}{\mathrm{ac}}+\stackrel{\‾}{\mathrm{cd}}+\stackrel{\‾}{b}d+\stackrel{\‾}{\mathrm{ab}}+\mathrm{abc}\stackrel{\‾}{d}=\stackrel{\‾}{(\mathrm{cb}+a\stackrel{\‾}{d})\·\stackrel{\‾}{\mathrm{abc}\stackrel{\‾}{d}}}=1,$ 其中{a，b，c，d}是4比特的二进制值，表示0或1在B中的序号，Z序列输出等于Z和B的异或输出，并将Z和B式子的取反符号去掉。

本发明所提供的一种WCDMA系统中实时产生辅助同步码的方法和装置，由于利用哈达码序列和Z序列的特性，通过简单的算法硬件即可实时产生哈达码序列和Z序列，从而实现辅助同步码的动态生成，相对于硬件装置内部保存所有比特位调用重复使用的现有技术方式，采用本发明的动态生成方法，减少了完成这部分功能所占用的资源。

附图说明

图1是本发明的辅助同步码产生的方法流程图；

图2是本发明的辅助同步码产生的装置框图；

图3是本发明的哈达码序列产生的详细装置图；

图4是本发明的Z序列产生的详细装置图。

具体实施方式

以下结合附图，将对本发明的各具体实施例进行较为详细的说明。

本发明的WCDMA系统中实时产生辅助同步码的方法和装置，其核心发明点是结合每个时隙所对应的时隙号和对应的扰码组号，推导出该次同步码对应的哈达码号，根据哈达码序列的特性，推导出简单的硬件算法计算哈达码序列；以及根据Z序列的特性，推导出简单的硬件算法计算Z序列，再通过对哈达码序列和Z序列对应比特异或实时生成辅助同步码，从而节约大量的硬件资源。

本发明的WCDMA系统辅助同步码实时产生方法如图1所示，其包括如下步骤：

第一步、设定预产生辅助同步码SSC序列的参数值；

第二步、将上述参数值转化为SSC分配表对应的地址信号，读出当前时隙应用的辅助同步码号；

第三步、将应用的辅助同步码号转换为对应的哈达码矩阵的对应行号；

第四步、根据哈达码矩阵行号实时生成相应的哈达码序列，同时并行生成Z序列；

第五步、将哈达码序列和Z序列按比特异或生成辅助同步码SSC序列。

上述WCDMA系统辅助同步码实时产生方法第三步中，具体的可以根据m＝16×k，将辅助同步码号(k)转换为对应的哈达码矩阵的对应行号(m)，k＝0，1，2，3，...，15，m＝0，1，2，...，255。将m阶Hadamard序列记为矩阵H₈的一行，从顶部开始编号。

上述WCDMA系统辅助同步码实时产生方法第四步中，哈达码序列生成方法具体包括：

4.1给定预产生的哈达码序列的参数，即哈达码序列对应哈达码矩阵的行编号m，参数值表示成二进制；

4.2从0到255循环产生比特位计数c，即如果比特位计数c＝255则回到比特位计数c＝0，否则继续；

4.3将m的最低位和c的最低位相与，m的次低位和c的次低位相与，直到m的最高位和c的最高位相与，得到一个位宽8比特的数据；

4.4将所得结果按比特位做模二加，得到一个位宽1比特的数据，结果1表示-1，0表示1；

4.5比特位计数c＝c+1，跳转到步骤4.2。

本发明所述辅助同步码实时产生的装置如图2所示：它由SSC分配ROM表100，码号转化行号器110，参数设置和地址转化器111，哈达码序列生成器120，Z序列生成器121、模二加法器130组成。

所述SSC分配ROM表100中，将辅助同步序列号SSC分配表固化在ROM中，以供每个移动终端处于不同小区的搜索中在任何时隙需要产生辅助同步序列时读取辅助同步序列号。ROM表的具体分配请参考3GPP协议。

所述参数设置和地址转化器111在需要产生辅助同步序列时，将设置的相关参数包括扰码组和当前时隙组合成地址，用来读取ROM数据。

所述码号转化行号器110通过读数据101从ROM100中读出辅助同步码号，并根据辅助同步码号(k)和哈达码矩阵的对应行号(m)的对应关系，将辅助同步码号(k)转换为对应的哈达码矩阵的对应行号(m)；

所述哈达码序列生成器120对于已知行号的一个哈达码序列而言，某个比特位的取值可由它所在的序列中的位置来决定。行号可以用n比特二进制表示(c_n-1c_n-2......c₁c₀)，其中c_n-1为最高位，c₀为最低位；行序列的比特(相)位可以表示为(b_n-1b_n-2......b₁b₀)，其中b_n-1为最高位，b₀为最低位；当b_n-1＝1时，可知该比特在序列的后半部分。当b_n-2＝1时，该比特处于序列四等分的奇数部分，类推到b₀，此比特在K/2等份的奇数部分。所以b_n-1&c_n-1 b_n-2& c_n-2......b_0& c₀所得结果中1的个数就是哈达码序列中此比特位取反的次数。通过比特异或来判断奇偶性，从而得到哈达码序列值；

所述Z序列生成器121根据Z序列定义为，通过卡若图分析得出z中全为正B的情况是： ac+ bd＝ (a+c)·(b+d)＝1，其中{a，b，c，d}是4比特的二进制值，表示B或-B在z中的序号。b中全为0的情况是： $\stackrel{\‾}{\mathrm{ac}}+\stackrel{\‾}{\mathrm{cd}}+\stackrel{\‾}{b}d+\stackrel{\‾}{\mathrm{ab}}+\mathrm{abc}\stackrel{\‾}{d}=\stackrel{\‾}{(\mathrm{cb}+a\stackrel{\‾}{d})\·\stackrel{\‾}{\mathrm{abc}\stackrel{\‾}{d}}}=1,$ 其中{a，b，c，d}是4比特的二进制值，表示0或1在B中的序号，Z序列输出等于z和B的异或输出，由于是异或运算，可以将上面关于z和B式子的取反符号去掉而不影响运算结果，从而在电路上便可以省去一级取反逻辑。

本发明装置的工作过程如下：

首先、设置参数设置和地址转化器的相关参数，包括将要产生辅助同步码序列对应的扰码组和当前时隙；将扰码组和当前时隙组合成ROM地址，从ROM中读出当前时隙对应的辅助同步码号(k)；然后数据输入到码号转化行号器，根据m＝16×k，将辅助同步码号(k)转换为对应的哈达码矩阵的对应行号(m)；接着将行号输入到哈达码序列生成器，经过计算实时输出哈达码序列，同时Z序列生成器并行输出Z序列，最后，哈达码序列和Z序列输入到模二加法器经过模二加生成辅助同步码SSC序列；

通过本发明方法和装置可以实时产生各个时隙对应的任意一组SSC序列，方便移动终端的小区搜索中在已知扰码组需要对同步信道进行解扩，探测P-CCPCH是否使用STTD模式，不需要在内存中保持SSC序列从而浪费有价值的资源，所以这里只需较少的资源。上面已解释了公认的如何在树结构中获取哈达码序列。在本发明方法和装置中，按照需要实时产生哈达码序列和Z序列，而不是在可能使用它时，因此都保持在内存中。

在本发明的各具体实施例中，如图1所示方法流程图，本发明提出的方法包括下列步骤：第一步、设置的相关参数，包括将要产生辅助同步码序列对应的扰码组和当前时隙；第二步、根据SSC分配表的格式，将扰码组和当前时隙组合成ROM地址，从ROM中读出当前时隙对应的辅助同步码号(k)；第三步、根据m＝16×k，将辅助同步码号(k)转换为对应的哈达码矩阵的对应行号(m)，k＝0，1，2，3，...，15，m＝0，1，2，...，255。；第四步、生成哈达码序列以及Z序列，两者并行产生；第五步、将哈达码序列和Z序列按比特异或生成辅助同步码SSC序列。

如图2所示本发明中辅助同步码产生的装置框图中，在产生各个对应的任意一组SSC序列时，将辅助同步序列号SSC分配ROM表固化在ROM中，以供每个移动终端处于不同小区的搜索中在任何时隙需要产生辅助同步序列时读取辅助同步序列号。

所述参数设置和地址转化器111，当需要产生辅助同步序列时，将设置的相关参数：扰码组和当前时隙组合成地址，用来读取ROM数据。

所述码号转化行号器110通过读数据101从ROM中读出辅助同步码号，并根据辅助同步码号(k)和哈达码矩阵的对应行号(m)的对应关系：m＝16×(k-1)，将辅助同步码号(k)转换为对应的哈达码矩阵的对应行号(m)；

所述哈达码序列生成器120生成哈达码序列，哈达码序列由递归形成的矩阵H₈的行组成：

H₀＝(1)

$H_k=\left(\begin{array}{cc}{H}_{k-1}& H_{k-1}\\ H_{k-1}& -H_{k-1}\end{array}\right),k\≥1$

矩阵的行是从顶部行0(全1序列)开始编号的。首先来分析一下哈达码矩阵的行序列，假设K＝2的n次方，则行号可以用n比特二进制表示(c_n-1c_n-2......c₁c₀)，其中c_n-1为最高位，c₀为最低位；行序列的比特(相)位可以表示为(b_n-1b_n-2......b₁b₀)，其中b_n-1为最高位，b₀为最低位；再来看一下行序列的每一比特位取值，都可以看作是1经过数次取反后得到。如果将每个行序列按码长度一分为二，那么后半部是前半部的的复制或取反，即后半部比特比前半部比特多一次取反的可能，同时也将行序号等分为两组，组号从0开始编号，可以知道是否取反则由该行号是否处于为奇数的组号内，即由行号最高比特位是否为1来决定，c_n-1为1时后半部分的比特为前半部分比特的取反，c_n-1为0时后半部分的比特为前半部分比特的复制，如果将序列一分为四个部分，序号按前后顺序也等分为四组，落在为奇数部分组号内的行号比落在为偶数部分组号内的行号的多一次取反的可能，即是否取反由码号次高比特位是否为1来决定，c_n-2为1时后半部分的比特为前半部分比特的取反，c_n-2为0时后半部分的比特为前半部分比特的复制，依次类推，直到将序列分为K/2，落在为奇数部分组号内的行号比落在为偶数部分组号内的行号的比特多一次取反机会，是否取反由码号的c₀决定。

由上述分析可知，对于已知行号的一个序列而言，某个比特位的取值可由它所在的序列中的位置来决定。当b_n-1＝1时，很明显该比特在序列的后半部分。当b_n-2＝1时，该比特处于序列四等分的奇数部分，类推到b₀，该比特在K/2等份的奇数部分。所以b_n-1& c_n-1 b_n-2& c_n-2......b_0& c₀所得结果中1的个数就是此比特位取反的次数。通过比特异或来判断奇偶性，即1表示表示-1，0表示1；

所述Z序列生成器121生成Z序列，Z序列定义为：

z＝<B，B，B，-B，B，B，-B，-B，B，-B，B，-B，-B，-B，-B，-B>，其中

B＝<x₁，x₂，x₃，x₄，x₅，x₆，x₇，x₈，-x₉，-x₁₀，-x₁₁，-x₁₂，-x₁₃，-x₁₄，-x₁₅，-x₁₆>

<x₁，x₂，x₃，...，x₁₆>＝<0，0，0，0，0，0，1，1，0，1，0，1，0，1，1，0>

由上面的序列定义，通过卡若图可知道z中全为正B的情况是：ac+ bd＝ (a+c)·(b+d)＝1，其中{a，b，c，d}是4比特的二进制值，表示B或-B在z中的序号。B中全为0的情况是： $\stackrel{\&OverBar;}{\mathrm{ac}}+\stackrel{\&OverBar;}{\mathrm{cd}}+\stackrel{\&OverBar;}{b}d+\stackrel{\&OverBar;}{\mathrm{ab}}+\mathrm{abc}\stackrel{\&OverBar;}{d}=\stackrel{\&OverBar;}{(\mathrm{cb}+a\stackrel{\&OverBar;}{d})\&CenterDot;\stackrel{\&OverBar;}{\mathrm{abc}\stackrel{\&OverBar;}{d}}}=1,$ 其中{a，b，c，d}是4比特的二进制值，表示0或1在B中的序号。

通过上面分析可知Z序列输出等于z和B的异或输出，由于是异或运算，可以将上面关于z和B式子的取反符号去掉而不影响运算结果，在电路上便可以省去一级取反逻辑。

如图3所示是哈达码序列产生的详细装置图，包括8位码片计数器310，行号寄存器320，8比特异或模块330。

所述行号寄存器320用于存放需要产生哈达码序列的行号，它是由当前时隙所用的辅助同步码号移位获得的，在哈达码序列产生前需要提前设置好。

所述码片计数器310用于完成序列各个相位的计数功能，所述码片计数器310从0开始循环计数，计到255后变为0，码片计数器的计数值对应序列的当前相位，计数器从0开始计数到255便依次输出对应的从0到255相位的哈达码序列340。

比特异或模块330将码片计数器310和行号寄存器320的对应位计算结果按比特做异或运算，然后输出哈达码序列340。

如图4所示是本发明的Z序列的生成流程图，它由位宽8比特的码片计数器422和一些逻辑门组成，码片计数器422从0开始循环计数，计到255后变为0，码片计数器的计数值对应Z序列的当前相位，计数器从0开始计数到255便依次输出对应的从0到255相位的Z序列。计数器高四比特对应z中b或-b的位置序号，序号从0到15，只当低四比特计满一次，计数器高四比特才变化一次。图中与门C输出420输出0或1分别对应z中b或-b。其中计数器的低4比特对应b中的0或1的位置序号，序号从0到15，图中与门J输出421输出0或1对应b中的0或1，将与门C输出420和与门J输出421异或便得出Z序列当前相位输出。

本发明的上述方法和装置由于利用哈达码序列和Z序列的特性，通过简单的算法硬件即可实时产生哈达码序列和Z序列，从而实现辅助同步码的动态生成，相对于硬件装置内部保存所有比特位调用重复使用的现有技术方式，采用本发明的动态生成方法，减少了完成这部分功能所占用的资源。

应当理解的是，上述针对具体实施例的描述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims (8)

1、一种WCDMA系统中实时产生辅助同步码的方法，包括如下步骤：

A、设定预产生辅助同步码序列的参数值；

B、将上述参数值转化为辅助同步码分配表对应的地址信号，读出当前时隙应用的辅助同步码号；

C、将应用的辅助同步码号转换为对应的哈达码矩阵的对应行号；

D、根据哈达码矩阵行号实时生成相应的哈达码序列，同时并行生成Z序列；

E、将哈达码序列和Z序列按比特异或生成辅助同步码序列。

2、根据权利要求1所述的方法，其特征在于，所述步骤C具体包括：

将辅助同步码号k转换为对应的哈达码矩阵的对应行号m，k＝0，1，2，3，…，15，m＝0，1，2，…，255，将m阶Hadamard序列记为矩阵H₈的一行，从顶部开始编号。

3、根据权利要求2所述的方法，其特征在于，所述步骤D中哈达码序列的生成具体包括：

4.1给定预产生的哈达码序列的参数，即哈达码序列对应哈达码矩阵的行编号m，参数值表示成二进制；

4.2从0到255循环产生比特位计数c，即如果比特位计数c＝255则回到比特位计数c＝0，否则继续；

4.3将m的最低位和c的最低位相与，m的次低位和c的次低位相与，直到m的最高位和c的最高位相与，得到一个位宽8比特的数据；

4.4将所得结果按比特位做模二加，得到一个位宽1比特的数据，结果1表示-1，0表示1；

4.5比特位计数c＝c+1，跳转到所述步骤4.2。

4、一种如权利要求1所述的WCDMA系统中实时产生辅助同步码的装置，其特征在于，包括：辅助同步码分配ROM表，码号转化行号器，参数设置和地址转化器，哈达码序列生成器，Z序列生成器以及模二加法器；

所述辅助同步码分配ROM表固化在一ROM中，以供每个移动终端处于不同小区的搜索中在任何时隙需要产生辅助同步序列时读取辅助同步序列号；

所述参数设置和地址转化器在当需要产生辅助同步序列时，将被设置的相关参数，包括扰码组和当前时隙组合成地址，用来读取所述所述辅助同步码分配ROM表数据；

所述码号转化行号器用于从所述辅助同步码分配ROM表中读出辅助同步码号，根据辅助同步码号和哈达码矩阵的对应行号的对应关系，将辅助同步码号转换为对应的哈达码矩阵的对应行号；

所述哈达码序列生成器用于生成哈达码序列；

所述Z序列生成器生成对应的Z序列；

所述模二加法器接受所述哈达码序列和所述Z序列的输入经过模二加生成辅助同步码序列。

5、根据权利要求4所述的装置，其特征在于，所述哈达码序列产生器包括8位码片计数器，行号寄存器，8比特异或模块；

所述行号寄存器用于存放需要产生哈达码序列的行号，由当前时隙所用的辅助同步码号移位获得；

所述码片计数器用于完成序列各个相位的计数功能，从0开始循环计数，计到255后变为0，所述码片计数器的计数值对应序列的当前相位，依次输出对应的从0到255相位的哈达码序列；

所述比特异或模块用于将所述码片计数器和所述行号寄存器的对应位计算结果按比特做异或运算后输出所述哈达码序列。

6、根据权利要求5所述的方法，其特征在于，所述Z序列生成器包括8比特的码片计数器及数个逻辑门；

所述码片计数器从0开始循环计数，计到255后变为0，所述码片计数器的计数值对应Z序列的当前相位，依次输出对应的从0到255相位的Z序列；所述逻辑门包括与门、或门、非门，得出Z序列当前相位输出。

7、根据权利要求4所述的装置，其特征在于，所述哈达码序列生成器对于已知行号的哈达码序列，其某个比特位的取值由它所在的哈达码序列中的位置决定，行号用n比特二进制表示为(c_n-1c_n-2……c₁c₀)，其中c_n-1为最高位，c₀为最低位；行序列的比特位表示为(b_n-1b_n-2……b₁b₀)，其中b_n-1为最高位，b₀为最低位；当b_n-1＝1时，该比特在序列的后半部分，当b_n-2＝1时，该比特处于序列四等分的奇数部分，类推到b₀；b_n-1& c_n-1 b_n-2&c_n-2……b_0& c₀所得结果中1的个数就是哈达码序列中此比特位取反的次数，通过比特异或来判断奇偶性，从而得到哈达码序列值。

8、根据权利要求7所述的装置，其特征在于，所述Z序列生成器根据Z序列定义，通过卡若图分析得出Z中全为正B的情况是：ac+ bd＝ (a+c)·(b+d)＝1，其中{a，b，c，d}是4比特的二进制值，表示B或-B在z中的序号；b中全为0的情况是： $\stackrel{\&OverBar;}{\mathrm{ac}}+\stackrel{\&OverBar;}{\mathrm{cd}}+\stackrel{\&OverBar;}{b}d+\stackrel{\&OverBar;}{\mathrm{ab}}+\mathrm{abc}\stackrel{\&OverBar;}{d}=\stackrel{\&OverBar;}{(\mathrm{cb}+a\stackrel{\&OverBar;}{d})\&CenterDot;\stackrel{\&OverBar;}{\mathrm{abc}\stackrel{\&OverBar;}{d}}}=1,$ 其中{a，b，c，d}是4比特的二进制值，表示0或1在B中的序号，Z序列输出等于Z和B的异或输出，并将Z和B式子的取反符号去掉。

Images