CN1917020A - 带隙基准启动电路 - Google Patents
带隙基准启动电路 Download PDFInfo
- Publication number
- CN1917020A CN1917020A CN 200510090777 CN200510090777A CN1917020A CN 1917020 A CN1917020 A CN 1917020A CN 200510090777 CN200510090777 CN 200510090777 CN 200510090777 A CN200510090777 A CN 200510090777A CN 1917020 A CN1917020 A CN 1917020A
- Authority
- CN
- China
- Prior art keywords
- circuit
- chip
- voltage
- self
- starting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明描述了一种能获得基准电压的自启动电路。带隙基准源是芯片内部的参考电压源,对芯片的正常工作至关重要。带隙基准源启动电路就是为了保证在芯片上电过程中,加速带隙基准源进入正常工作点,避免进入死锁状态,从而使芯片能正常工作。本发明通过几个CMOS晶体管实现带隙基准源上电后自动达到所需求的电压,并保证带隙基准源输出正常电压后自动关断以达到不同节省功耗的目的。本发明可用于集成电路芯片自启动电路中,并可以根据实际要求扩展此电路结构获取所需偏置电压。本自启动电路的高效性在于其结构使用了较少的器件并合理的利用了电平转移电路。本电路的低功耗在于设计上采用了反馈控制最大程度减小了直流到地的通路。
Description
技术领域
自启动电路提供芯片上电所需的偏置电压设计。这种技术已经成功的应用在LCD/TFT/OLED设计中的低压低功耗模拟集成电路设计方面。这个发明与LCD电路尤其是与LCD驱动设计相关,这种设计通过CMOS/BICMOS工艺来实现。
背景技术
随着工艺向纳米的逼近,LCD驱动电路中的模拟电路设计必须面对降低电压以及环境温度变化的挑战。因此,在芯片中带隙基准电压成为低压模拟设计中的不可或缺部分。而能保障带隙基准电路上电后正常工作并能达到所要求的电压值,需有一个自启动电路来提供所需偏置电压。
自启动电路(Self-Startup)是基准源中一个比较重要的部分。当芯片电路上电时,可能由于环境或工艺原因等,流过芯片电路的电流为零,即所有的芯片上的晶体管均传输零电流,且它们可以无限期地保持关断,从而整个电路都不能正常工作,也就是说电路存在一个死锁偏置点。因此就需要增加一种自启动电路来破坏这种死锁平衡以激励整个电路的启动。
图2是一个启动电路的简单例子。二极管连接的器件M5在上电时提供了从VDD经M3、M1到地的通路,所以M3和M1,从而M2和M4都不会保持关断。当然,这种方法只有在VTH1+VTH5+|VTH3|<VDD和VGS1+VTH5+|VGS3|>VDD的情况下才是实用的,后一个条件是为了保证电路启动后M5保持关断。
发明内容及具体实施方式
本发明采用了上述自启动电路的基本工作原理,通过晶体管及电容组合产生一条从电源到地的电流通路以打破电流镜的原有“死锁”平衡,从而其输出值稳定以实现主电路的正常工作。对于使用在基准产生源中的启动电路,我们不希望它产生额外的误差以影响主电路的正常工作,因此设计合理的启动电路就显得非常关键。下面就本设计发明的启动电路的具体工作原理作详细分析。电路结构如图3所示。
(1)我们可以看到,M1是一个二极管连接形式的PMOS管,它的宽长比较小,可以看成一个大电阻,M3是一个NMOS电容。我们分成四个时间段来分析:在电路上电瞬间,M1和M2都没有导通,只是依靠PMOS管的漏电流在给电容充电,所以开始阶段CAP电位上升得很缓慢,如图4中AB段所示;随着电源电压(VDDF)的上升,当|VGS|≥|Vtp|时,M1开始导通,充电的速率加快,CAP电位的上升速率也加快,如图5中BC段所示。
当CAP电位继续上升至0.82V时,由M4和M5组成的非门开始翻转,我们可以从FEEDBACK曲线中看到,它的电位在此刻被拉低,FEEDBACK电位被拉低的结果导致M2开始导通,由M1和M2组成的并联等效电阻降低,使得电源对电容M3的充电能力增强,CAP电位的上升速率进一步加快,而CAP电位得升高又使得M4和M5组成的非门的翻转速度加快,FEEDBACK的电位被进一步拉低,这样就形成一个正反馈的通路,最终的结果使CAP电位在一瞬间被抬高到此时的电源电压(1.9V),而FEEDBACK电位也在一瞬间降低到0V,如图5中CD段所示;随后由于M2管完全导通,它和M1的并联等效电阻较低,使得CAP电位的上升曲线能够完全跟随电源电压(VDDF)的上升,如图25中DE段所示。
(2)当FEEDBACK电位变低时,M6开始导通,START电位迅速上升,结果M10导通,使得Startup电位被拉低,这样形成了一个由主电路中PMOS电流镜经M10到地的一个通路,从而启动主电路的功能。主电路在启动后,反馈回来的一个信号STOP使M8导通,把M8看作一个MOS开关,由于它的宽长比较大,可以使M8迅速打开,从而在START电位没有达到最高点时又被迅速拉低了,即产生了一个短脉冲,我们从图6和图7中可以看到整个变化过程。
(3)START信号产生的短脉冲使得M10导通,把Startup电位拉低,前面说到Startup处的低电位能使PMOS电流镜开始正常工作,即完成了启动的功能,如图8所示;另外MOS电容M11的作用是稳定Startup的电位,使其不至于产生跳变;M12和M13的作用是形成一个由NMOS电流镜到地的通路,在启动前把主电路中NMOS管的栅极电荷放掉(即只通过PMOS电流镜正常启动),并随后自动关断,不要对电路的功能产生影响,如图9所示,可以看到开始的时候STOP和LEAK电位均为零。
从上面的分析和模拟可以知道,启动电路达到了我们期望的要求,它在上电过程中能驱使主电路摆脱“死锁”偏置点,并在主电路正常工作后自动关断,不会给主电路引入额外的功耗。
附图说明
图1为带隙及自启动电路模块图;
图2为自启动电路示意图;
图3为本发明的自启动CMOS电路;
图4为自启动CMOS电路电容及FEEDBACK响应曲线;
图5自启动CMOS电路启动信号波形;
图6自启动CMOS电路启动信号波形扩大图;
图7自启动CMOS电路启动信号波形;
图8自启动CMOS电路LEAK信号波形。
Claims (8)
1、一个用于LCD驱动电路中的带隙自启动电路,其特征在于在芯片上电初期自动生成一个电流输出,从而使带隙基准源摆脱可能的死锁状态,使主电路进入正常工作状态。
2、如权利要求1所述的一个自动启动电路,其特征在于包含有两个PMOS管M1/M2以及一个NMOS电容M3如图3所示:M1/M2用于提供上电初期的对电容M3的电流通路,其目的为提升上电初期CAP的电压。它为下一级的反馈电路做准备。
3、如权利要求1所述的一个自动启动电路,其特征在于包含一个反馈电路M4/M5以生成反馈信号FEEDBACK,通过这个FEEDBACK信号控制M2以加速其导通达到快速对电容M3的充电。这样可以加速提供芯片所需启动电流。
4、如权利要求1、2、3所述的一个自动启动电路,其特征在于包含有一个PMOS M6,以通过改变其门电压信号来产生所要求的电源到地的电流通路并产生启动信号START。
5、如权利要求1所述的一个自动启动电路,这个电路包含有一个NMOS管M8,它与M6一起产生电源VDDF到地的通路,并达到所要求的芯片启动电流。
6、如权利要求5所述的一个自动启动电路,其特征在于设计了一个电压平移电路通过NMOS M10去产生启动信号Startup,意味着此信号不会进入死锁的电压状态,从而保证整个电路的正常运行。
7、如权利要求1所述的一个自动启动电路,其特征在于从主电路可获得一个反馈信号STOP,此信号用于关断NMOS M8。从而关断了从VDDF到地的电流通路,保证主电路正常工作后,自启动电路无任何功耗。
8、如权利要求1所述的一个自动启动电路,其特征在于使用M12和M13的作用是形成一个由NMOS电流镜到地的通路,在启动前把主电路中NMOS管的栅极电荷放掉并随后自动关断,不要对电路的功能产生影响。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510090777 CN1917020A (zh) | 2005-08-16 | 2005-08-16 | 带隙基准启动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510090777 CN1917020A (zh) | 2005-08-16 | 2005-08-16 | 带隙基准启动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1917020A true CN1917020A (zh) | 2007-02-21 |
Family
ID=37738005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510090777 Pending CN1917020A (zh) | 2005-08-16 | 2005-08-16 | 带隙基准启动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1917020A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116449904A (zh) * | 2023-04-21 | 2023-07-18 | 上海维安半导体有限公司 | 一种应用于ldo的缓启动电路及ldo电路 |
-
2005
- 2005-08-16 CN CN 200510090777 patent/CN1917020A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116449904A (zh) * | 2023-04-21 | 2023-07-18 | 上海维安半导体有限公司 | 一种应用于ldo的缓启动电路及ldo电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI439051B (zh) | 準位轉換正反器及其操作方法 | |
CN1921007B (zh) | 高温度灵敏性地生成负偏压的方法 | |
CN106209069A (zh) | 一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法 | |
CN101989096A (zh) | 用于启动带隙基准电路的启动电路 | |
CN106921284A (zh) | 一种mosfet浮动驱动电路 | |
CN105511540B (zh) | 一种具有极低泄露电流的带隙基准启动电路 | |
US6566850B2 (en) | Low-voltage, low-power bandgap reference circuit with bootstrap current | |
KR100528858B1 (ko) | 진폭변환회로 | |
CN108768362B (zh) | 一种纯增强型mos管无静态功耗的上电复位电路 | |
KR100460458B1 (ko) | 외부 전압 글리치에 안정적인 내부 전압 발생 회로 | |
CN119105621A (zh) | 一种基准电路 | |
CN108829174B (zh) | 线性稳压器电路 | |
CN1917020A (zh) | 带隙基准启动电路 | |
CN107992144A (zh) | 带隙基准源的启动电路 | |
WO2019225094A1 (ja) | 起動回路 | |
CN104132702A (zh) | 一种带隙基准电压源的启动加速电路 | |
CN103973227A (zh) | 一种低压振荡器 | |
CN116054797A (zh) | 一种带电压回差的低功耗复位电路 | |
TW200306074A (en) | Amplitude conversion circuit | |
CN116827325A (zh) | 复位电路 | |
CN111399577B (zh) | 一种带启动电路的基准电流产生电路 | |
Boas et al. | A CMOS fast transient response low-dropout regulator with a compact NMOS output driver | |
CN119496493B (zh) | 覆盖快慢上电延迟的低功耗上电复位电路、模块、芯片 | |
CN106249799B (zh) | 一种低温漂的全mosfet基准电压源 | |
CN101286692A (zh) | P型功率晶体管控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20070221 |