CN1913272B - 一种输入欠压或过压保护电路 - Google Patents
一种输入欠压或过压保护电路 Download PDFInfo
- Publication number
- CN1913272B CN1913272B CN200510092523A CN200510092523A CN1913272B CN 1913272 B CN1913272 B CN 1913272B CN 200510092523 A CN200510092523 A CN 200510092523A CN 200510092523 A CN200510092523 A CN 200510092523A CN 1913272 B CN1913272 B CN 1913272B
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistance
- circuit
- links
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 80
- 230000000087 stabilizing effect Effects 0.000 claims description 64
- 230000001681 protective effect Effects 0.000 claims description 16
- 230000008676 import Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000014759 maintenance of location Effects 0.000 description 14
- 230000009471 action Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 239000003381 stabilizer Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000000739 chaotic effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Abstract
本发明涉及一种输入欠压或过压保护电路，特别涉及一种应用于辅助电源上的输入欠压或过压保护电路，包括电压取样电路和逻辑控制电路，还包括：回差控制电路，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路。本发明通过在现有技术的基础上增加回差控制电路和取样输出保持电路，保证了输入在快速跌落、瞬变、闪烁或存在较大低频干扰、畸变时，辅助电源的各路输出均能下降到安全的低电压后再重新启动，防止了因辅助电源各路输出混乱出现的逻辑错误，引起电源损坏等现象。
Description
[技术领域]
本发明涉及一种输入欠压或过压保护电路，特别涉及一种应用于辅助电源上的输入欠压或过压保护电路。
[背景技术]
由于以前的欠压或过压保护主要是为防止输入低压输出满载情况下，输入电流过大对输入器件、PCB走线等造成损坏，或由于输入电压过高而引起对电源的损坏，主要是为保护主功率电路而设，一般对于辅助电源本身不要求有欠压或过压保护功能。但目前对电源产品所应用的环境和兼容性要求越来越高，输入电压的范围也越来越宽，加上输入各种干扰(如快速跌落、瞬变、闪烁等)的存在，对辅助电源的要求也相应提高，所以目前的辅助电源一般都开始要求加入自身的过欠压保护电路。目前常用的保护电路是利用晶体管组成的检测保护电路，其电路框架图如图1所示。
这种电路的特点是电路非常简单，成本低。但由于在辅助电源工作前还没有额外的电源，目前业界还没有发现有合适的回差控制电路能应用在此保护电路中，这使此电路的应用受到极大的限制。因为此保护电路在正常输入欠压点附近出现欠压保护时，由于输入回路存在线压，或在输入带电池时的欠压保护，由于电池电压存在反弹现象，必然会引起反复开关机现象，而当输入电压较高出现过压保护时，输入存在不稳定现象，如出现快速跌落、暂降、闪烁、低频干扰或畸变等情况时，或在输入电压较高，输入电压出现一些过压尖峰等情况，同样会出现反复开关机现象。所有这些都同样可能会造成后级其它逻辑控制混乱或器件损坏现象，基至造成重大损失。另外在输入出现快速跌落、暂降、闪烁等不稳定现象时也同样存在上述问题。更有甚者，由于本电路抗干扰能力极差，在输入电源存在较大干扰时，电路都会出现误保护现象。
图2是利用晶体管组成的检测保护电路的电路结构原理图，其工作时序图如图3所示，原理是：当输入电压跌落时，如在t1时间输入电压开始下降，取样电路的输入取样电压同时开始下跌，在t2时刻输入电压跌至输入欠压保护点，对应输入取样电压跌到输入欠压关机点，PWM芯片输出被关断，输出电压开始下降；在t2～时间段内，输入电压下跌一段时间后又开始回升，在t3时刻由于输入电压上升超过输入欠压保护点，取样电压对应开始上升至输入欠压开机点(因无回差，欠压关机点和欠压开机点几乎一样)，PWM芯片重新有输出，输出电压开始上升，如果输出电压下降在输出电压不安全范围内时，输出开始上升，这种情况对给DSP或CPU供电的输出电源就可能会引起程序混乱或闩锁现象，甚至损坏DSP或CPU芯片；同时各路输出电压下降范围和上升的起点和速度不受控制，各路输出电压可能会出现时序不对现象，特别是出现较频繁的输入电压欠压保护时，各路输出时序可能更加混乱，造成后级电路的意外错误甚至损坏。
[发明内容]
本发明的目的在于提供一种可靠、稳定、易于控制的输入欠压或过压保护电路，可以克服现有技术的缺陷。
本发明解决其技术问题所采用的技术方案是：一种输入欠压或过压保护电路，包括电压取样电路和逻辑控制电路，还包括：
取样输出保持电路，用于对所述电压取样电路的取样输出、或对逻辑控制电路的输出，或对逻辑控制电路中的信号进行保持迟滞处理后输出。
所述回差控制电路，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路。
所述逻辑控制电路包括第二电阻、第三电阻、第四电阻、第一开关管和第二开关管；
所述第二电阻的一端与第三电阻的一端相连后与直流输入源相连；所述第四电阻的一端与第一开关管的基极相连后作为逻辑控制电路的输入端，与所述回差控制电路的输出端相连接，第四电阻的另一端接地；所述第一开关管的集电极分别与第二电阻的另一端、第二开关管的基极相连，其发射极接地；第二开关管的集电极与第三电阻的另一端相连，其发射极接地；当第二开关管的集电极作为逻辑控制电路的输出端时，电路为输入欠压保护电路，当第一开关管的集电极作为逻辑控制电路的输出端时，电路为输入过压保护电路。
所述回差控制电路包括第二稳压二极管和第三开关管；第二稳压二极管的阴极与第三开关管的集电极相连后与所述电压取样电路的输出端相连，其阳极与第三开关管的发射极相连后与逻辑控制电路的输入端相连；第三开关管的基极与逻辑控制电路中的第二开关管的集电极相连。
所述取样输出保持电路包括电容，其一端与所述电压取样电路的输出端相连，另一端接地。
所述电压取样电路是由第一电阻和第一稳压二极管组成的串联支路，第一电阻的一端与直流输入源DC相连，另一端与第一稳压二极管的阴极相连，第一稳压二极管的另一端作为电压取样电路的输出端；
电压取样电路是由第一电阻和第一稳压二极管组成的串联支路，第一电阻的一端与直流输入源DC相连，另一端与第一稳压二极管的阴极相连，第一稳压二极管D1的另一端作为电压取样电路的输出端，
所述取样输出保持电路包括第一电容，其一端与电压取样电路的输出端相连，另一端接地。
所述第三开关管为MOSFET或IGBT电压控制型开关管。
所述取样输出保持电路包括555定时器、第八电阻、第五二极管和第一电容；
555定时器的电压控制端分别与第八电阻的一端、第五二极管的阳极、以及第一电容的一端相连，其输出端分别与第八电阻的另一端、第五二极管的阴极相连，作为本输入欠压或过压保护电路的输出端；第一电容的另一端接地；
当555定时器的复位端与逻辑控制电路中第二开关管的集电极相连时，电路为输入欠压保护电路，当555定时器的复位端与逻辑控制电路中第一开关管的集电极相连时，电路为输入过压保护电路。
一种输入欠压或过压保护电路，包括电压取样电路(1)和逻辑控制电路(2)，还包括取样输出保持电路(4)，用于对所述电压取样电路(1)的取样输出、或对逻辑控制电路(2)的输出，或对逻辑控制电路(2)中的信号进行保持迟滞处理后输出；所述回差控制电路包括第二稳压二极管和第三开关管。第二稳压二极管的阴极与第三开关管的集电极相连后与所述电压取样电路的输出端相连，其阳极与第三开关管的发射极相连后与逻辑控制电路的输入端相连，第三开关管的基极与逻辑控制电路中的第二开关管的集电极相连；
所述逻辑控制电路包括第二电阻、第三电阻、第五电阻、光电耦合器和第二开关管，第二电阻的一端与第三电阻的一端相连后与直流输入源DC相连，光电耦合器的第一输入端作为逻辑控制电路的输入端，与回差控制电路的输出端相连，其第二输入端分别与第二电阻的另一端、第二开关管的基极相连，其第一输出端和第二输出端接地，第二开关管的集电极与第三电阻的另一端相连，其发射极接地，第五电阻的一端与第三开关管的基极相连，其另一端与第二开关管的集电极相连；
所述取样输出保持电路包括第一电容，其一端与电压取样电路的输出端相连，另一端接地。
一种输入欠压或过压保护电路，包括电压取样电路(1)和逻辑控制电路(2)，还包括取样输出保持电路(4)，用于对所述电压取样电路(1)的取样输出、或对逻辑控制电路(2)的输出，或对逻辑控制电路(2)中的信号进行保持迟滞处理后输出。
逻辑控制电路(2)包括第二电阻、第四电阻、第一开关管和第二开关管；电压取样电路的输入端与直流输入源相连；第四电阻的一端与第一开关管的基极相连后与电压取样电路的输出端相连，其另一端接地；第一开关管的集电极与第二电阻的一端相连，其发射极接地；第二电阻的另一端与直流输入源相连；第二开关管的发射极接地；其特征在于：
还包括第六电阻和第一电容组成的取样输出保持电路；第六电阻的一端与第一开关管的集电极相连，其另一端与第二开关管的基极和第一电容的一端相连，第一电容的另一端接地；当第二开关管的集电极作为保护电路的输出端时，电路为输入欠压保护电路，当第六电阻和第一电容的连接点作为保护电路的输出端时，电路为输入过压保护电路。
一种输入欠压或过压保护电路，包括电压取样电路和逻辑控制电路，还包括：回差控制电路，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路；
所述电压取样电路是由第一电阻和第一稳压二极管组成的串联支路，第一电阻的一端与直流输入源DC相连，另一端与第一稳压二极管的阴极相连，第一稳压二极管的另一端作为电压取样电路的输出端；
所述逻辑控制电路包括第二电阻、第三电阻、第四电阻、第一开关管和第二开关管；
所述第二电阻的一端与第三电阻的一端相连后与直流输入源相连；所述第四电阻的一端与第一开关管的基极相连后作为逻辑控制电路的输入端，与所述电压取样电路的输出端相连接，第四电阻的另一端接地；所述第一开关管的集电极分别与第二电阻的另一端、第二开关管的基极相连，其发射极接地；第二开关管的集电极与第三电阻的另一端相连，其发射极接地；当第二开关管的集电极作为逻辑控制电路的输出端时，电路为输入欠压保护电路，当第一开关管的集电极作为逻辑控制电路的输出端时，电路为输入过压保护电路；
所述回差控制电路包括第二稳压二极管和第三开关管；第二稳压二极管的阴极与第三开关管的集电极相连后与所述电压取样电路的输出端相连，其阳极与第三开关管的发射极相连后与逻辑控制电路的输入端相连；第三开关管的基极与逻辑控制电路中的第二开关管的集电极相连。
一种输入欠压或过压保护电路，包括电压取样电路和逻辑控制电路，还包括：回差控制电路，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路；
电压取样电路是由第一电阻和第一稳压二极管组成的串联支路，第一电阻的一端与直流输入源DC相连，另一端与第一稳压二极管的阴极相连，第一稳压二极管的另一端作为电压取样电路的输出端；
回差控制电路包括第五晶闸管，以及串联连接的第三二极管和第四二极管，第三二极管的阳极与第五晶闸管的阴极相连后作为回差控制电路的输入端，与电压取样电路的输出端相连；第四二极管的阴极与第五晶闸管的阳极相连后作为回差控制电路的输出端，与逻辑控制电路的输入端相连；第五晶闸管的门极与逻辑控制电路中的第二开关管的集电极相连；
逻辑控制电路包括第二电阻、第三电阻、第四电阻、第七电阻、第一开关管、第二开关管和第四开关管；第二电阻的一端与第三电阻的一端相连后与直流输入源DC相连；第四电阻的一端与第四开关管的基极相连后作为逻辑控制电路的输入端，与回差控制电路的输出端相连，第四电阻的另一端接地；第四开关管的集电极与电压取样电路的输出端相连，其发射极分别与第一开关管和第七电阻的一端相连；第七电阻的另一端接地；第一开关管的集电极分别与第二电阻的另一端、第二开关管的基极相连，其发射极接地；第二开关管的集电极与第三电阻的另一端相连，其发射极接地。
本发明通过在现有技术的基础上增加回差控制电路和取样输出保持电路，保证了输入在快速跌落、瞬变、闪烁或存在较大低频干扰、畸变时，辅助电源的各路输出均能下降到安全的低电压后再重新启动，防止了因辅助电源各路输出混乱出现的逻辑错误，引起电源损坏等现象。具体来说，增加回差控制电路后可以防止保护电路在正常输入欠压点附近出现欠压保护时，由于输入回路存在线压，或在输入带电池时的欠压保护，由于电池电压存在反弹现象，或输入电压在欠压点附近波动等引起反复开关机现象，同样可以防止当输入电压较高出现过压保护时，输入存在不稳定现象如出现快速跌落、暂降、闪烁、低频干扰或畸变等情况时，或在输入电压较高时输入电压出现一些过压尖峰等情况时，出现反复开关机现象。增加取样输出保持电路后可以防止输入出现快速跌落、暂降、闪烁、干扰等不稳定现象时出现反复开关机现象：对于短时间的跌落等现象通过取样延时和衰减，使辅助电源不进行关机动作，对于长时间(如几十毫秒以上的跌落)的跌落或干扰等现象，通过取样延时环节来实现开机延时，即关机后再开机要通过一定的延时，辅助电源控制芯片才会有正常输出，这样就防止了辅助电源输出未下降到安全区域就恢复引起程序混乱或逻辑出错等不良现象。
[附图说明]
图1是现有技术中利用晶体管组成的检测保护电路的电路框架图。
图2是现有技术中利用晶体管组成的检测保护电路的电路结构原理图。
图3是现有技术中利用晶体管组成的检测保护电路的工作时序图。
图4是本发明一种输入欠压或过压保护电路的电路结构框架图。
图5是本发明另一种输入欠压或过压保护电路的电路结构框架图。
图6是本发明第三种输入欠压或过压保护电路的电路结构框架图。
图7是本发明一种实施例的电路结构原理图。
图8是本发明一种输入欠压或过压保护电路的一种工作时序图。
图9是本发明一种输入欠压或过压保护电路的另一种工作时序图。
图10是本发明第二种实施例的电路结构原理图。
图11是本发明第三种实施例的电路结构原理图。
图12是本发明第四种实施例的电路结构原理图。
图13是本发明第五种实施例的电路结构原理图。
图14是本发明第六种实施例的电路结构原理图。
图15是本发明第七种实施例的电路结构原理图。
[具体实施方式]
下面根据附图和具体实施例对本发明作进一步阐述。
实施例一：
如图4所示，本发明一种输入欠压或过压保护电路，包括电压取样电路1、逻辑控制电路2、回差控制电路3和取样输出保持电路4。
如图7所示，电压取样电路1是由第一电阻R1和第一稳压二极管D1组成的串联支路。第一电阻R1的一端与直流输入源DC相连，另一端与第一稳压二极管D1的阴极相连。第一稳压二极管D1的另一端作为电压取样电路1的输出端。逻辑控制电路2包括第二电阻R2、第三电阻R3、第四电阻R4、第一开关管Q1和第二开关管Q2。第二电阻R2的一端与第三电阻R3的一端相连后与直流输入源DC相连。第四电阻R4的一端与第一开关管Q1的基极相连后作为逻辑控制电路2的输入端，与回差控制电路3的输出端相连，第四电阻R4的另一端接地。第一开关管Q1的集电极分别与第二电阻R2的另一端、第二开关管Q2的基极相连，其发射极接地。第二开关管Q2的集电极与第三电阻R3的另一端相连，其发射极接地。回差控制电路3包括第二稳压二极管D2和第三开关管Q3。第二稳压二极管D2的阴极与第三开关管Q3的集电极相连后与所述电压取样电路1的输出端相连，其阳极与第三开关管Q3的发射极相连后与逻辑控制电路2的输入端相连。第三开关管Q3的基极与逻辑控制电路2中的第二开关管Q2的集电极相连。取样输出保持电路4包括电容C1，其一端与电压取样电路1的输出端相连，另一端接地。其中，作为本发明的较佳实施例，第三开关管Q3采用MOSFET、IGBT等电压控制型开关管，一般来说，也可以使用三极管，当Q3用三极管等电流控制型开关管时，注意其基极开通电流应小于Q1的基极开通电流，以防止在Q3开通、D1断开、Q1也应不导通时，因为Q3的基极开通电流导致Q1误导通。
上述电路中，当第二开关管Q2的集电极作为逻辑控制电路2的输出端时，电路为输入欠压保护电路，当第一开关管Q1的集电极作为逻辑控制电路2的输出端时，电路为输入过压保护电路。作为本发明的一个改进，当作为过压保护时，为防止第二开关管Q2的开通电压将逻辑控制电路2的输出端拉低，应在逻辑控制电路2的输出端与Q2基极间串一电阻。
电路的主要工作原理是通过对取样电压的有效控制来解决现有技术中存在的种种不足之处。首先在电压取样电路1中叠加入一固定的回差补偿环节(第二稳压二极管D2)和回差控制环节(第三开关管Q3)：一旦输入超过正常的欠压保护开机点，辅助电源开始启机进行正常工作开机状态，此时自动将回差控制电路3部分进行旁路或不工作，辅助电源正常工作一段时间后如输入电压下降，当输入电压降至原来的欠压保护开机点时，由原来补偿的回差控制电路3被旁路，辅助电源不进行欠压关机，而是要等输入电压继续下降到欠压保护开机点减去回差补偿电路所能补偿的压降后，才会进行欠压保护关机动作，这样就自动形成了一个欠压回差。对于过压保护，当输入电压较低时，Q1集电极为高，辅助电源正常工作，当输入电压增高至过压点(约为VD1+VD2+VQ1BE之和)以上时，Q1导通，其集电极电压为低，辅助电源关机，开关管Q2不导通，其集电极为高电平，Q3管导通，将D2稳压管旁路，输入电压要下降至过压开机点(约为VD1+VQ1BE之和)以下时，Q1管断开，其集电极为高，辅助电源开机，Q2管导通，Q3管关断，输入电压要升高至过压点(约为VD1+VD2+VQ1BE之和)以上才会重新过压关机，这样就形式了一个过压回差。
同时对取样电压进行保持迟滞处理，即输入取样电压被取样后先要进行一定的延时滞后和过滤，这段延时滞后时间称之为保持时间，保持时间有关机保持时间和开机保持时间两部分组成。对于欠压保护电路，关机保持时间主要是输入电压变化引起取样动作电压相应变化所滞后的时间，开机保持时间有两部分组成，一部分是输入电压变化引起取样动作电压相应变化所滞后的时间，另一部分是欠压回差引起的，即取样电压从欠压关机动作点上升到欠压开机动作点这一段回差所需要的时间。对于过压保护电路，开机保持时间主要是输入电压变化引起取样动作电压相应变化所滞后的时间，关机保持时间有两部分组成，一部分是输入电压变化引起取样动作电压相应变化所滞后的时间，另一部分是欠压回差引起的，即取样电压从欠压关机动作点上升到欠压开机动作点这一段回差所需要的时间。保持时间可以根据需要进行设定，在关机保持时间内，如输入电压恢复正常，保护电路不动作；如在关机保持时间内，输入电压不能恢复正常，则辅助电源进行关机动作，如刚进行关机输入电压又恢复正常，则开机保持时间必须保证各路输出电压跌落到安全电压以下后再开机，因为各路辅助电源输出电压的最大跌落时间是确定的，当我们所设定的最小开机保持时间远大于各路输出最大输出跌落时间时，就能保证输入在快速跌落、瞬变、闪烁或存在较大低频干扰、畸变时，各路输出均能下降到安全的低电压后再重新启动，防止了因辅助电源各路输出混乱出现逻辑错误，引起电源损坏现象。
下面我们欠压保护中输入跌落为例，从时序上来说明一下电路主要工作原理：如图8所示，当输入电压跌落等时间较短时，如在t1时间输入电压开始下降，由于取样输出保持电路4的保持作用，取样电压要在t2时刻才开始出现较大的下降，在t3时刻由于输入电压开始上升，取样电压又开始上升。所以在t1和t2时间间隔内，输入电压跌落到了欠压保护点以下，但输入取样电压由于保持环节作用，虽然有轻微下降但基本上还是处于保持状态，到t2时刻虽然取样电压开始有较大下降，但由于t2到t3时间较短，取样电压并不能跌落到欠压关机点；所以整个输入跌落过程中输出电压并没有出现变化。
如图9所示，当输入电压跌落等时间较长时，如在t1时间输入电压开始下降，由于跌落时间较长，取样输出保持电路4的保持作用无法长时间保持，取样电压在t3时刻下降到了取样电压欠压保护关机点，辅助电源开始出现欠压保护，各路输出电压在t3时刻开始下降，在t4时刻输出电压跌到安全电压以下，t3到t4这段时间称之为输出跌落时间(假如为τ1)。随后取样电压又开始上升，在t5时刻输入取样电压又上升到了取样电压欠压保护关机点，但由于回差的存在，辅助电源并没有开机，由于保持环节的作用，取样电压必须缓慢上升到t6时刻的取样电压欠压保护开机点时，辅助电源开始开机，输出电压开始上升。t5到t6这段时间称之为欠压开机保持时间(假如为τ2)；在设计时我们如果保证τ2＞τ1max，(τ1max为各路输出中最大的输出保持时间)，即使t3到t5这段时间接近无穷小，也能保证输出电压能下降到安全电压以下，从而防止了输入电压跌落时输出电压不会出现混乱现象。
实施例二：
如图10所示，本实施例与实施例一相比仅仅除去了取样输出保持电路4。其中，回差控制电路3的工作原理是(以欠压保护为例)：当输入电压较低(输入欠压点以下)时，第一稳压二极管D1、第二稳压二极管D2不导通，第一开关管Q1截止，Q2导通，PWM控制管脚被拉低，PWM无输出，处于欠压保护状态。Q2管集电极电压为低电平，Q3管不导通，稳压管D2未被旁路。当输入电压大于稳压管D1和D2的稳压电压再加上Q1管基极导通压降之和VD1+VD2+VbeQ1时，Q1管导通，Q2管截止，Q3管导通，电路开始启动，同时D2管被旁路。此时，当输入电压只有下降到VD1+VbeQ1以下时(忽略Q3管C、E极间饱和导通压降)，输入才会出现欠压关机动作。这样，在输入欠压开机点与输入电压关机点间就形成了大小等于VD2的压差，这就是我们需要的回差电压。
实施例三：
如图11所示，一种输入欠压或过压保护电路，包括电压取样电路1、逻辑控制电路2和取样输出保持电路4。
电压取样电路1是由第一电阻R1和第一稳压二极管D1组成的串联支路。第一电阻R1的一端与直流输入源DC相连，另一端与第一稳压二极管D1的阴极相连。第一稳压二极管D1的另一端作为电压取样电路1的输出端。逻辑控制电路2包括第二电阻R2、第四电阻R4、第一开关管Q1和第二开关管Q2。第二电阻R2的一端与直流输入源相连。第四电阻R4的一端与第一开关管Q1的基极相连后作为逻辑控制电路2的输入端，与所述电压取样电路1的输出端相连接，第四电阻R4的另一端接地。第一开关管Q1的集电极分别与第二电阻R2的另一端、第二开关管Q2的基极相连，其发射极接地。第二开关管Q2的发射极接地。取样输出保持电路4包括电容C1，其一端与电压取样电路1的输出端相连，另一端接地。
上述电路中，当第二开关管Q2的集电极作为逻辑控制电路2的输出端时，电路为输入欠压保护电路，当第一开关管Q1的集电极作为逻辑控制电路2的输出端时(此时Q2可以去掉)，电路为输入过压保护电路。
其中，取样输出保持电路4的工作原理是(以欠压保护为例)：当输入电压较低(输入欠压点以下)时，D1、D2管不导通，C1上电压为零，电路处于欠压保护状态；当输入电压超过欠压开机点时，D1管稳压导通，其稳压电流给电容C1充电，当C1电容电压充到VD2+VbeQ1时，Q1管导通，Q2管截止，Q3管导通，电路开始启动，同时D2管被旁路。当输入电压低于D1稳压压降时，D1管截止，电路开始进入欠压关机状态，但由于C1电容上存贮的能量，通过Q3继续向Q1基极提供基极驱动电流，电源仍处于正常工作状态，直至C1电容无法提供足够能量供Q1基极驱动(C1电压接近VbeQ1)时，Q1管截止，Q2管导通，Q3管截止，电源进入欠压关机状态。此时如输入电压突然升高，又必须通过D1管稳压导通电流给C1电容充电，C1电容电压必须充到VD2+VbeQ1时，电源才能重新启动。由于C1电容充电电流可以通过R1电阻来限制，故C1电容充电时间受R1阻值和C1电容容量所控制，如果能保证C1电容电压从VbeQ1充至VD2+VbeQ1的时间大于最大的输出保持时间，就可以防止输入在各种跌落、闪烁、瞬变及低频大干扰时输出不会出现混乱现象。
实施例四：
如图12所示，一种输入欠压或过压保护电路，包括电压取样电路1、逻辑控制电路2、回差控制电路3和取样输出保持电路4。
电压取样电路1是由第一电阻R1和第一稳压二极管D1组成的串联支路。第一电阻R1的一端与直流输入源DC相连，另一端与第一稳压二极管D1的阴极相连。第一稳压二极管D1的另一端作为电压取样电路1的输出端。
回差控制电路3包括第二稳压二极管D2和第三开关管Q3。第二稳压二极管D2的阴极与第三开关管Q3的集电极相连后与所述电压取样电路1的输出端相连，其阳极与第三开关管Q3的发射极相连后与逻辑控制电路2的输入端相连。第三开关管Q3的基极与逻辑控制电路2中的第二开关管Q2的集电极相连。其中，作为本发明的较佳实施例，第三开关管Q3采用MOSFET、IGBT等电压控制型开关管，一般来说，也可以使用三极管，当Q3用三极管等电流控制型开关管时，注意其基极开通电流应小于Q1的基极开通电流，以防止在Q3开通、D1断开、Q1也应不导通时，因为Q3的基极开通电流导致Q1误导通。
逻辑控制电路2包括第二电阻R2、第三电阻R3、第五电阻R5、光电耦合器U1和第二开关管Q2。第二电阻R2的一端与第三电阻R3的一端相连后与直流输入源DC相连。光电耦合器U1的第一输入端a作为逻辑控制电路2的输入端，与回差控制电路3的输出端相连，其第二输入端b分别与第二电阻R2的另一端、第二开关管Q2的基极相连，其第一输出端c和第二输出端d接地。第二开关管Q2的集电极与第三电阻R3的另一端相连，其发射极接地。第五电阻R5的一端与第三开关管Q3的基极相连，其另一端与第二开关管Q2的集电极相连。
取样输出保持电路4包括电容C1，其一端与电压取样电路1的输出端相连，另一端接地。
上述电路中，当第二开关管Q2的集电极作为逻辑控制电路2的输出端时，电路为输入欠压保护电路，当第一开关管Q1的集电极作为逻辑控制电路2的输出端时，电路为输入过压保护电路。
其工作原理是(以欠压保护为例)：当输入电压较低(输入欠压点以下)时，D1、D2管不导通，光电耦合器U1原边无电流，其副边处于截止状态，Q2导通，PWM控制管脚被拉低，PWM无输出，处于欠压保护状态；Q2管集电极电压为低电平，Q3管不导通，稳压管D2未被旁路。当输入电压大于稳压管D1和D2的稳压电压再加上光电耦合器U1原边二极管正向导通压降之和VD1+VD2+VDU1时，U1管原边导通，副边处于饱和导通状态，Q2管截止，Q3管导通，电路开始启动，同时D2管被旁路。此时，当输入电压只有下降到VD1+VDU1以下时(忽略Q3管C、E极间饱和导通压降)，输入才会出现欠压关机动作，虽然此时Q3管基极有电流流过U1的原边，由于其电流一般为uA级，不会使光电耦合器U1副边处于饱和导过状态。这样，在输入欠压开机点与输入电压关机点间就形成了大小等于VD2的压差，这就是我们需要的回差电压。R2、R3为上拉电阻，当在具体电路中Q2集电极连接到COMP或芯片基准时，R3可不用；R4为防止Q3基极将芯片的COMP或芯片基准拉低，同时可限制Q3基极导通电流，使其不能单独使光耦副边产生误导通。
根据图12电路，本发明还可有两个实施例：一个是去掉取样输出保持电路4部分，另一个是去掉回差控制电路3部分，其工作原理分别与实施例二和实施例三相近似，在此不作更多的说明。
实施例五：
本实施例的电路框图类似图6所示，只少了回差控制电路3，包括电压取样电路1、逻辑控制电路2、和取样输出保持电路4。
如图13所示，一种输入欠压或过压保护电路，包括电压取样电路1、逻辑控制电路2和取样输出保持电路4，其中，取样输出保持电路4设置于逻辑控制电路2中，用于对逻辑控制电路2中的信号进行保持迟滞处理后输出。
电压取样电路1包括串联连接的第一电阻R1和第一稳压二极管D1。逻辑控制电路2包括第二电阻R2、第四电阻R4、第二开关管Q2和第一开关管Q1。取样输出保持电路4包括第六电阻R6和电容C1。
第一电阻R1的一端和第二电阻R2的一端相连后与直流输入源相连，第一电阻R1另一端与第一稳压二极管D1的阴极相连。第四电阻R4的一端与第一开关管Q1的基极相连后与第一稳压二极管D1的另一端相连，其另一端接地。第一开关管Q1的集电极与第二电阻R2的另一端、第六电阻R6的一端相连，其发射极接地。电容C1的一端与第六电阻R6的另一端相连，其另一端接地。第二开关管Q2的发射极接地。
当第二开关管Q2的集电极作为保护电路的输出端时，电路为输入欠压保护电路，当第六电阻R6和电容C1的连接点作为保护电路的输出端时(此时，第二开关管Q2可以去掉)，电路为输入过压保护电路。从理论上上讲，第六电阻R6可以去掉，电容C1直接接在第一开关管Q1的集电极和射极两端，当作为过压保护电路时，输出接在第一开关管Q1的集电极。
实施例六：
如图14所示，一种输入欠压或过压保护电路，包括电压取样电路1、逻辑控制电路2和回差控制电路3。
电压取样电路1是由第一电阻R1和第一稳压二极管D1组成的串联支路。第一电阻R1的一端与直流输入源DC相连，另一端与第一稳压二极管D1的阴极相连。第一稳压二极管D1的另一端作为电压取样电路1的输出端。
回差控制电路3包括晶闸管Q5，以及串联连接的第三二极管D3和第四二极管D4，这里的二极管的个数可以是一个，也可以是多个串联，也可以是二极管和稳压管串联而成，这里不一一列举。第三二极管D3的阳极与晶闸管Q5的阴极相连后作为回差控制电路3的输入端，与电压取样电路1的输出端相连。第四二极管D4的阴极与晶闸管Q5的阳极相连后作为回差控制电路3的输出端，与逻辑控制电路2的输入端相连。晶闸管Q5的门极与逻辑控制电路2中的第二开关管Q2的集电极相连。
逻辑控制电路2包括第二电阻R2、第三电阻R3、第四电阻R4、第七电阻R7、第一开关管Q1、第二开关管Q2和第四开关管Q4。第二电阻R2的一端与第三电阻R3的一端相连后与直流输入源DC相连。第四电阻R4的一端与第四开关管Q4的基极相连后作为逻辑控制电路2的输入端，与回差控制电路3的输出端相连，第四电阻R4的另一端接地。第四开关管Q4的集电极与电压取样电路1的输出端相连，其发射极分别与第一开关管Q1和第七电阻R7的一端相连。第七电阻R7的另一端接地。第一开关管Q1的集电极分别与第二电阻R2的另一端、第二开关管Q2的基极相连，其发射极接地。第二开关管Q2的集电极与第三电阻R3的另一端相连，其发射极接地。
上述电路中，当第二开关管Q2的集电极作为逻辑控制电路2的输出端时，电路为输入欠压保护电路，当第一开关管Q1的集电极作为逻辑控制电路2的输出端时，电路为输入过压保护电路。
实施例七：
本实施例的电路框图类似图5所示，只少了回差控制电路3，包括电压取样电路1、逻辑控制电路2、和取样输出保持电路4。取样输出保持电路4用于对逻辑控制电路2的输出信号进行保持迟滞处理后输出到辅助电源中的PWM电路。
一种输入欠压或过压保护电路，包括电压取样电路1、逻辑控制电路2和取样输出保持电路4。
电压取样电路1是由第一电阻R1和第一稳压二极管D1组成的串联支路。第一电阻R1的一端与直流输入源DC相连，另一端与第一稳压二极管D1的阴极相连。第一稳压二极管D1的另一端作为电压取样电路1的输出端。
逻辑控制电路2包括第二电阻R2、第三电阻R3、第四电阻R4、第一开关管Q1和第二开关管Q2。第二电阻R2的一端与第三电阻R3的一端相连后与直流输入源DC相连。第四电阻R4的一端与第一开关管Q1的基极相连后作为逻辑控制电路2的输入端，与电压取样电路的输出端相连，第四电阻R4的另一端接地。第一开关管Q1的集电极分别与第二电阻R2的另一端、第二开关管Q2的基极相连，其发射极接地。第二开关管Q2的集电极与第三电阻R3的另一端相连，其发射极接地。
取样输出保持电路4包括555定时器U2、第八电阻R8、第五二极管D5和电容C1。555定时器U2的电压控制端THR分别与第八电阻R8的一端、第五二极管D5的阳极、以及电容C1的一端相连，其输出端OUT分别与第八电阻R8的另一端、第五二极管D5的阴极相连后去控制辅助电源模块中的PWM电路。电容C1的另一端接地。其工作原理为：
以过压保护为例，当输入电压为正常情况下，Q1不导通，Q2导通，Q2集电极为低电平，定时芯片U2的触发端TRG为低电平，其输出端OUT为高电平，U2的OUT高电压不影响PWM控制芯片控制端电压，PWM芯片处于正常工作状态；同时，U2的OUT端通过R8给电容C1充电，当C1电压(即U2芯片THR端电压)小于内部门槛电平时，此时即使TRG端电压恢复为高电平，OUT端电压仍然会保持高电平，不受TRG端电压影响；只有当C1电压(U2芯片THR端电压)被充电充至大于内部门槛电平后，OUT端电压才会随TRG端电压变化而变化；此时如果TRG端电压恢复为高电平，OUT端电压就会变低。当输入电压升高至过压关机点(约为VD1+VQ1BE)时，Q1导通，Q2断开，定时芯片U2的触发端TRG为高电平，其输出端OUT为低电平，OUT的低电压将PWM控制芯片控制端电压拉低，PWM芯片不能正常工作，同时通过D5二极管给电容C1放电，以备下次触发复位用；这样每次欠压关机后，就会自动形成一个开机保持时间，即电容C1被OUT端高电平充电至THR门槛电压的时间，这个时间可以通过调整R8和C1的值来调节，以达到所们所需要的时间。
当555定时器U2的复位端与逻辑控制电路2中第二开关管Q2的集电极相连时，电路为输入过压保护电路，如图15所示。当555定时器U2的复位端与逻辑控制电路2中第一开关管Q1的集电极相连(此时可将Q2管和R3电阻去掉)时，电路为输入欠压保护电路。
Claims (10)
1.一种输入欠压或过压保护电路，包括电压取样电路(1)和逻辑控制电路(2)，其特征在于：
还包括取样输出保持电路(4)，用于对所述电压取样电路(1)的取样输出、或对逻辑控制电路(2)的输出，或对逻辑控制电路(2)中的信号进行保持迟滞处理后输出；
回差控制电路(3)，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路(2)；
所述逻辑控制电路(2)包括第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一开关管(Q1)和第二开关管(Q2)；
所述第二电阻(R2)的一端与第三电阻(R3)的一端相连后与直流输入源相连；所述第四电阻(R4)的一端与第一开关管(Q1)的基极相连后作为逻辑控制电路(2)的输入端，与所述回差控制电路(3)的的输出端相连接，第四电阻(R4)的另一端接地；所述第一开关管(Q1)的集电极分别与第二电阻(R2)的另一端、第二开关管(Q2)的基极相连，其发射极接地；第二开关管(Q2)的集电极与第三电阻(R3)的另一端相连，其发射极接地；当第二开关管(Q2)的集电极作为逻辑控制电路(2)的输出端时，电路为输入欠压保护电路，当第一开关管(Q1)的集电极作为逻辑控制电路(2)的输出端时，电路为输入过压保护电路。
2.根据权利要求1所述的输入欠压或过压保护电路，其特征在于：所述回差控制电路(3)包括第二稳压二极管(D2)和第三开关管(Q3)；第二稳压二极管(D2)的阴极与第三开关管(Q3)的集电极相连后与所述电压取样电路(1)的输出端相连，其阳极与第三开关管(Q3)的发射极相连后与逻辑控制电路(2)的输入端相连；第三开关管(Q3)的基极与逻辑控制电路(2)中的第二开关管(Q2)的集电极相连。
3.根据权利要求2所述的输入欠压或过压保护电路，其特征在于：所述取样输出保持电路(4)包括电容(C1)，其一端与所述电压取样电路(1)的输出端相连，另一端接地。
4.根据权利要求1所述的输入欠压或过压保护电路，其特征在于：
电压取样电路(1)是由第一电阻(R1)和第一稳压二极管(D1)组成的串联支路，第一电阻(R1)的一端与直流输入源DC相连，另一端与第一稳压二极管(D1)的阴极相连，第一稳压二极管D1的另一端作为电压取样电路(1)的输出端；
所述取样输出保持电路(4)包括第一电容(C1)，其一端与电压取样电路(1)的输出端相连，另一端接地。
5.根据权利要求2或3所述的输入欠压或过压保护电路，其特征在于：所述第三开关管(Q3)为MOSFET或IGBT电压控制型开关管。
6.根据权利要求1所述的输入欠压或过压保护电路，其特征在于：所述取样输出保持电路(4)包括555定时器(U2)、第八电阻(R8)、第五二极管(D5)和第一电容(C1)；
555定时器(U2)的电压控制端(THR)分别与第八电阻(R8)的一端、第五二极管(D5)的阳极、以及第一电容(C1)的一端相连，其输出端(OUT)分别与第八电阻(R8)的另一端、第五二极管(D5)的阴极相连，作为本输入欠压或过压保护电路的输出端；第一电容(C1)的另一端接地；
当555定时器(U2)的复位端与逻辑控制电路(2)中第二开关管(Q2)的集电极相连时，电路为输入欠压保护电路，当555定时器(U2)的复位端与逻辑控制电路(2)中第一开关管(Q1)的集电极相连时，电路为输入过压保护电路。
7.一种输入欠压或过压保护电路，包括电压取样电路(1)和逻辑控制电路(2)，其特征在于：
还包括取样输出保持电路(4)，用于对所述电压取样电路(1)的取样输出、或对逻辑控制电路(2)的输出，或对逻辑控制电路(2)中的信号进行保持迟滞处理后输出；
回差控制电路(3)，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路(2)；
所述电压取样电路(1)是由第一电阻(R1)和第一稳压二极管(D1)组成的串联支路，第一电阻(R1)的一端与直流输入源DC相连，另一端与第一稳压二极管(D1)的阴极相连，第一稳压二极管(D1)的另一端作为电压取样电路(1)的输出端；
所述回差控制电路(3)包括第二稳压二极管(D2)和第三开关管(Q3)。第二稳压二极管(D2)的阴极与第三开关管(Q3)的集电极相连后与所述电压取样电路(1)的输出端相连，其阳极与第三开关管(Q3)的发射极相连后与逻辑控制电路(2)的输入端相连，第三开关管(Q3)的基极与逻辑控制电路(2)中的第二开关管(Q2)的集电极相连；
所述逻辑控制电路(2)包括第二电阻(R2)、第三电阻(R3)、第五电阻(R5)、光电耦合器(U1)和第二开关管(Q2)，第二电阻(R2)的一端与第三电阻(R3)的一端相连后与直流输入源DC相连，光电耦合器(U1)的第一输入端(a)作为逻辑控制电路(2)的输入端，与回差控制电路(3)的输出端相连，其第二输入端(b)分别与第二电阻(R2)的另一端、第二开关管(Q2)的基极相连，其第一输出端(c)和第二输出端(d)接地，第二开关管(Q2)的集电极与第三电阻(R3)的另一端相连，其发射极接地，第五电阻(R5)的一端与第三开关管(Q3)的基极相连，其另一端与第二开关管(Q2)的集电极相连；
所述取样输出保持电路(4)包括第一电容(C1)，其一端与电压取样电路(1)的输出端相连，另一端接地。
8.一种输入欠压或过压保护电路，包括电压取样电路(1)和逻辑控制电路(2)，其特征在于：
还包括取样输出保持电路(4)，用于对所述电压取样电路(1)的取样输出、或对逻辑控制电路(2)的输出，或对逻辑控制电路(2)中的信号进行保持迟滞处理后输出。
逻辑控制电路(2)包括第二电阻(R2)、第四电阻(R4)、第一开关管(Q1)和第二开关管(Q2)；电压取样电路(1)的输入端与直流输入源相连；第四电阻(R4)的一端与第一开关管(Q1)的基极相连后与电压取样电路(1)的输出端相连，其另一端接地；第一开关管(Q1)的集电极与第二电阻(R2)的一端相连，其发射极接地；第二电阻(R2)的另一端与直流输入源相连；第二开关管(Q2)的发射极接地；
还包括第六电阻(R6)和第一电容(C1)组成的取样输出保持电路(4)；第六电阻(R6)的一端与第一开关管(Q1)的集电极相连，其另一端与第二开关管(Q2)的基极和第一电容(C1)的一端相连，第一电容(C1)的另一端接地；当第二开关管(Q2)的集电极作为保护电路的输出端时，电路为输入欠压保护电路，当第六电阻(R6)和第一电容(C1)的连接点作为保护电路的输出端时，电路为输入过压保护电路。
9.一种输入欠压或过压保护电路，包括电压取样电路(1)和逻辑控制电路(2)，其特征在于还包括：回差控制电路(3)，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路(2)；
所述电压取样电路(1)是由第一电阻(R1)和第一稳压二极管(D1)组成的串联支路，第一电阻(R1)的一端与直流输入源DC相连，另一端与第一稳压二极管(D1)的阴极相连，第一稳压二极管(D1)的另一端作为电压取样电路(1)的输出端；
所述逻辑控制电路(2)包括第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一开关管(Q1)和第二开关管(Q2)；
所述第二电阻(R2)的一端与第三电阻(R3)的一端相连后与直流输入源相连；所述第四电阻(R4)的一端与第一开关管(Q1)的基极相连后作为逻辑控制电路(2)的输入端，与所述电压取样电路(1)的输出端相连接，第四电阻(R4)的另一端接地；所述第一开关管(Q1)的集电极分别与第二电阻(R2)的另一端、第二开关管(Q2)的基极相连，其发射极接地；第二开关管(Q2)的集电极与第三电阻(R3)的另一端相连，其发射极接地；当第二开关管(Q2)的集电极作为逻辑控制电路(2)的输出端时，电路为输入欠压保护电路，当第一开关管(Q1)的集电极作为逻辑控制电路(2)的输出端时，电路为输入过压保护电路；
所述回差控制电路(3)包括第二稳压二极管(D2)和第三开关管(Q3)；第二稳压二极管(D2)的阴极与第三开关管(Q3)的集电极相连后与所述电压取样电路(1)的输出端相连，其阳极与第三开关管(Q3)的发射极相连后与逻辑控制电路(2)的输入端相连；第三开关管(Q3)的基极与逻辑控制电路(2)中的第二开关管(Q2)的集电极相连。
10.一种输入欠压或过压保护电路，包括电压取样电路(1)和逻辑控制电路(2)，其特征在于还包括：回差控制电路(3)，用于对所述取样输出进行欠压回差处理后输出到所述逻辑控制电路(2)；
电压取样电路(1)是由第一电阻(R1)和第一稳压二极管(D1)组成的串联支路，第一电阻(R1)的一端与直流输入源DC相连，另一端与第一稳压二极管(D1)的阴极相连，第一稳压二极管(D1)的另一端作为电压取样电路(1)的输出端；
回差控制电路(3)包括第五晶闸管(Q5)，以及串联连接的第三二极管(D3)和第四二极管(D4)，第三二极管(D3)的阳极与第五晶闸管(Q5)的阴极相连后作为回差控制电路(3)的输入端，与电压取样电路(1)的输出端相连；第四二极管(D4)的阴极与第五晶闸管(Q5)的阳极相连后作为回差控制电路(3)的输出端，与逻辑控制电路(2)的输入端相连；第五晶闸管(Q5)的门极与逻辑控制电路(2)中的第二开关管(Q2)的集电极相连；
逻辑控制电路(2)包括第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第七电阻(R7)、第一开关管(Q1)、第二开关管(Q2)和第四开关管(Q4)；第二电阻(R2)的一端与第三电阻(R3)的一端相连后与直流输入源DC相连；第四电阻(R4)的一端与第四开关管(Q4)的基极相连后作为逻辑控制电路(2)的输入端，与回差控制电路(3)的输出端相连，第四电阻(R4)的另一端接地；第四开关管(Q4)的集电极与电压取样电路(1)的输出端相连，其发射极分别与第一开关管(Q1)和第七电阻(R7)的一端相连；第七电阻(R7)的另一端接地；第一开关管(Q1)的集电极分别与第二电阻(R2)的另一端、第二开关管(Q2)的基极相连，其发射极接地；第二开关管(Q2)的集电极与第三电阻(R3)的另一端相连，其发射极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510092523A CN1913272B (zh) | 2005-08-11 | 2005-08-11 | 一种输入欠压或过压保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510092523A CN1913272B (zh) | 2005-08-11 | 2005-08-11 | 一种输入欠压或过压保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1913272A CN1913272A (zh) | 2007-02-14 |
| CN1913272B true CN1913272B (zh) | 2010-05-26 |
Family
ID=37722098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510092523A Active CN1913272B (zh) | 2005-08-11 | 2005-08-11 | 一种输入欠压或过压保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1913272B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414748B (zh) * | 2007-10-19 | 2013-03-06 | 深圳迈瑞生物医疗电子股份有限公司 | 一种启动控制电路及其对电源控制芯片保护的方法 |
| CN101988934A (zh) * | 2009-07-30 | 2011-03-23 | 鸿富锦精密工业（深圳）有限公司 | 欠压侦测与报警电路 |
| CN101808447B (zh) * | 2010-01-29 | 2013-03-27 | 海洋王照明科技股份有限公司 | 输入过压迟滞保护电路及led控制电路、led灯具 |
| CN102214988A (zh) * | 2010-04-06 | 2011-10-12 | 大连精拓光电有限公司 | 用于为开关电源变换器提供欠压保护的系统 |
| CN102694541B (zh) * | 2011-03-24 | 2016-04-13 | 海洋王照明科技股份有限公司 | 环路自锁电路 |
| CN102294532A (zh) * | 2011-06-14 | 2011-12-28 | 北京宏孚瑞达科技有限公司 | 弧焊电源的电压降低防触电装置及弧焊电源装置 |
| CN103579995B (zh) * | 2012-08-01 | 2017-02-22 | 艾默生网络能源有限公司 | 一种直流输入开关电源及其欠压保护电路 |
| CN103675416B (zh) * | 2012-09-03 | 2016-08-31 | 西门子公司 | 欠压-过压保护装置及方法 |
| CN103698587A (zh) * | 2013-11-28 | 2014-04-02 | 青岛歌尔声学科技有限公司 | 一种低压报警电路和方法 |
| CN105610129B (zh) * | 2015-12-25 | 2018-11-09 | 广州金升阳科技有限公司 | 过、欠压保护控制电路 |
| CN112865775A (zh) * | 2021-01-07 | 2021-05-28 | 中国电子科技集团公司第四十三研究所 | 一种遥控开关机电路 |
| CN113809906A (zh) * | 2021-08-24 | 2021-12-17 | 广州金升阳科技有限公司 | 一种回差电路 |
| CN113497479B (zh) * | 2021-09-08 | 2022-02-01 | 广东电网有限责任公司计量中心 | 一种具有滞回特性欠压保护功能的超级电容充放电系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2189792Y (zh) * | 1994-04-28 | 1995-02-15 | 巫忆陵 | 带回差的高低压继电器 |
| CN2250587Y (zh) * | 1995-09-07 | 1997-03-26 | 薛小平 | 过压、欠压、过流、延时、自保全自动保护装置 |
-
2005
- 2005-08-11 CN CN200510092523A patent/CN1913272B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2189792Y (zh) * | 1994-04-28 | 1995-02-15 | 巫忆陵 | 带回差的高低压继电器 |
| CN2250587Y (zh) * | 1995-09-07 | 1997-03-26 | 薛小平 | 过压、欠压、过流、延时、自保全自动保护装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1913272A (zh) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1913272B (zh) | 一种输入欠压或过压保护电路 | |
| CN102315632A (zh) | 抑制igbt过电流的驱动电路 | |
| CN101174770B (zh) | 充电保护装置 | |
| CN102013802B (zh) | 一种具有短路保护功能的boost电路 | |
| CN203674696U (zh) | 一种短路保护电路 | |
| CN207543025U (zh) | 可控制光伏组件被接入或旁路的串联式光伏发电系统 | |
| CN203056953U (zh) | 一种驱动器及其母线电容放电电路 | |
| CN105932647B (zh) | 一种高压sic器件过流检测与保护电路、装置及方法 | |
| CN203481783U (zh) | 一种短路过流保护电路及量产测试设备 | |
| CN203415975U (zh) | 一种双向浪涌保护电路 | |
| CN106505513B (zh) | 一种led驱动电源及其输出端短路保护电路 | |
| CN205693341U (zh) | 高压sic器件过流的检测电路、保护电路及检测与保护电路 | |
| CN107196269A (zh) | 一种直流保护电路及其保护方法 | |
| CN202333786U (zh) | 抑制igbt过电流的驱动电路 | |
| CN206211497U (zh) | 一种新型抗浪涌和短路保护电路 | |
| CN206834981U (zh) | 一种三电平igbt逆变器过流保护驱动电路 | |
| CN108879591A (zh) | 大电流供电保护电路 | |
| CN208508514U (zh) | 一种开关电路的短路保护电路 | |
| CN104052085A (zh) | 一种带短路保护的太阳能控制器驱动电路 | |
| CN206619906U (zh) | 一种直流断路器 | |
| CN104410394A (zh) | 一种微网系统中基于igbt的固态快速开关的驱动保护电路 | |
| CN2498637Y (zh) | 带过流过压保护自启动式的稳压电源 | |
| CN202978239U (zh) | Igbt直通过流保护电路 | |
| CN206340954U (zh) | 一种led驱动电源及其输出端短路保护电路 | |
| CN205960779U (zh) | P型监测式转换电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: STOCKHOLM, SWEDEN TO: NO. 1122, AVENUE F, LORAIN CITY, OHIO, THE USA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110323 Address after: The United States of Ohio city F Lorain Street No. 1122 Patentee after: Emerson Network Power Co., Ltd. Address before: Stockholm, Sweden Patentee before: Emerson Network Power Co., Ltd. |
|
| CP03 | Change of name, title or address |
Address after: No. 1510, Kansas Avenue, lureen, Ohio, USA Patentee after: Walteff energy systems company Address before: The United States of Ohio city F Lorain Street No. 1122 Patentee before: Emerson Network Power Co., Ltd. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201116 Address after: Columbo Road, Ohio, Dearborn 1050 Patentee after: Dimension Corp. Address before: 1510 Kansas Avenue, Loren, Ohio, USA Patentee before: Emerson Energy Systems, AB |
|
| TR01 | Transfer of patent right |