CN1910538A - 改变高速缓存策略的方法和系统 - Google Patents

改变高速缓存策略的方法和系统 Download PDF

Info

Publication number
CN1910538A
CN1910538A CNA2004800360459A CN200480036045A CN1910538A CN 1910538 A CN1910538 A CN 1910538A CN A2004800360459 A CNA2004800360459 A CN A2004800360459A CN 200480036045 A CN200480036045 A CN 200480036045A CN 1910538 A CN1910538 A CN 1910538A
Authority
CN
China
Prior art keywords
cache
power
disk storage
disk
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800360459A
Other languages
English (en)
Other versions
CN1910538B (zh
Inventor
R·库尔森
R·小罗耶
B·李特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1910538A publication Critical patent/CN1910538A/zh
Application granted granted Critical
Publication of CN1910538B publication Critical patent/CN1910538B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Power Sources (AREA)

Abstract

简言之，依照本发明的一个实施例，提供了一种响应于系统从第一功率状态转移到第二功率状态而改变系统的高速缓存策略的系统和方法。该系统可包括非易失性盘高速缓存和盘存储器，其中，高速缓存策略由非易失性盘高速缓存用于为盘存储器高速缓存信息。

Description

改变高速缓存策略的方法和系统
背景
诸如膝上型或笔记本计算机等便携式或移动计算系统可使用直流(DC)电源(例如，电池)或交流(AC)电源(例如，由电力线提供的60Hz AC)来供电。为降低功耗并延长电池寿命，某些便携式计算机自动降低其显示器亮度。系统设计者不断地寻找在便携式计算机使用电池电源操作时降低功耗的更多方法。
因此，不断地需要降低便携式计算系统中的功耗的替换方法。
附图简述
本发明的主题在说明书的总结部分中特别地指出并明确地要求保护。然而，对于组织和操作方法，本发明连同其目的、特征和优点一起可以通过结合附图阅读以下详细描述来最好地理解，附图中：
图1是示出依照本发明的一个实施例的系统的框图；
图2是示出依照本发明的一个实施例的方法的流程图；
图3是示出依照本发明的一个实施例的方法的流程图；
图4是示出依照本发明的一个实施例的方法的流程图；以及
图5是示出依照本发明的一个实施例的方法的流程图。
可以理解，为说明的简明和清楚起见，附图中所示的各元素不必按照比例来绘制。例如，为清楚起见，某些元素的尺寸相对于其它元素放大。此外，当认为适当时，在附图中重复各参考标号以指示对应或类似的元素。
详细描述
在以下详细描述中，陈述了众多具体细节以提供对本发明的全面理解。然而，本领域的技术人员可以理解，本发明可以不采用这些具体细节来实施。在其它情况下，未详细描述公知的方法、过程、组件和电路，以避免模糊本发明。
在以下描述和所附权利要求书中，可使用术语“包括”和“包含”及其派生词，并且它们旨在作为彼此的同义词来对待。另外，在以下描述和所附权利要求书中，术语“信息”可用于指数据、指令或代码。
另外，在以下描述和所附权利要求书中，可使用术语“耦合”和“连接”及其派生词，且这些术语不旨在作为彼此的同义词来对待。相反，在具体实施例中，“连接”可用于指示两个或多个元素彼此有直接的物理或电接触。“耦合”可能意味着两个或多个元素有直接的物理或电接触。然而，“耦合”也可能意味着两个或多个元素彼此不直接接触，但仍彼此协作或交互。
图1是示出依照本发明的一个实施例的系统100的框图。在该实施例中，系统100可以是计算系统，并可包括处理器110，处理器可包括一个或多个通用或专用处理器，诸如微处理器、微控制器、应用专用集成电路(ASIC)、可编程门阵列(PGA)、数字信号处理器(DSP)等等。系统100还可被称为数据处理系统，或在某些实施例中简称为计算机。
无线接口115可被耦合到处理器110。无线接口115可包括耦合到天线(未示出)的无线收发器(未示出)。无线接口115可允许系统110与其它设备或网络无线地传递信息。系统100可适用于使用一个或多个无线协议，诸如无线个人区域网(WPAN)协议、无线局域网(WLAN)协议、无线城域网(WMAN)协议、或诸如蜂窝系统等无线广域网(WWAN)系统。
WLAN协议的一个示例包括实际上基于电子和电气工程师协会(IEEE)802.11协议的协议。WMAN协议的一个示例包括实际上基于电子和电气工程师协会(IEEE)803.16协议的系统。WPAN协议的一个示例包括实际上基于BluetoothTM(蓝牙)标准(Bluetooth是蓝牙特殊利益基团的注册商标)。WPAN协议的另一示例包括超宽频带(UWB)协议，例如，实际上基于IEEE 802.15.3a规范的协议。
处理器110可被耦合到存储器控制器120，后者在某些实施例中可被称为存储器控制器集线器(MCH)。盘存储器130和盘高速缓存140可被耦合到存储器控制器120。盘高速缓存140可用于为盘存储器130高速缓存信息。下文讨论盘高速缓存140所使用的高速缓存策略或高速缓存算法的示例。盘高速缓存140的访问时间，即完成读或写请求所花费的时间量可以少于盘存储器130的访问时间。可通过使用盘高速缓存140为盘存储器130高速缓存信息来提高系统性能。
存储器控制器120可控制处理器110、存储器控制器120、盘高速缓存140和盘存储器130之间的信息传送。即，存储器控制器120可生成可以与对盘高速缓存140和盘存储器130的特定写或读操作相关联的控制信号、地址信号和数据信号。
在某些实施例中，存储器控制器120可以与处理器110和/或盘高速缓存140集成(“片上”)。在替换实施例中，存储器控制器120可以是离散的组件或专用芯片，其中存储器控制器120对处理器110和盘高速缓存140是外部的(“片外”)。此外，处理器110和潘高速缓存140可以是离散组件。在其它实施例中，存储器控制器120的功能部分可使用软件来实现。
在一个实施例中，盘高速缓存140可以是非易失性盘高速缓存，诸如非易失性聚合物盘高速缓冲存储器。例如，盘高速缓存140可以是可包括铁电存储单元阵列的铁电聚合物存储器，其中每一单元可包括位于至少两根导线之间的铁电聚合物存储器材料。导线可被称为地址线，并可用于跨铁电聚合物材料施加电场来改变聚合物材料的极化。
在本实施例中，即使在缺少电功率的情况下，盘高速缓存140也可利用某些材料的铁电行为来以正极化和负极化形式将数据保留在存储器设备中。每一单元的铁电可极化材料可包含类似地取向的电偶极子的畴，这些电偶极子保持其方向，除非被某些外部施加的电力干扰。材料极化表征了这些畴对齐的程度。极化可通过施加足够强度和极性的电场来倒转。在各种实施例中，铁电聚合物材料可包括聚氟乙烯、聚二氟乙烯(polyethylene fluoride)、聚氯乙烯、聚二氯乙烯(polyethylenechloride)、聚丙烯腈、聚酰胺及其共聚物、或其组合。聚合物存储器有时被称为塑料存储器。
在一个替换实施例中，盘高速缓存140可以是另一种类型的聚合物存储器，诸如抗变(resistive change)聚合物存储器。在本实施例中，聚合物存储器包括被夹在地址矩阵的节点之间的非易失性聚合物存储器材料的薄膜，例如两根地址线之间的聚合物存储器材料。任一节点处的电阻可通过跨聚合物存储器材料施加电势以施加通过聚合物材料的正或负电流来改变聚合物材料的电阻，而从几百欧姆变为几兆欧。潜在不同的电阻等级可储存每单元若干比特，并且可通过堆叠各层来进一步提高数据密度。
在另一实施例中，盘高速缓存140可以是快闪电可擦除可编程只读存储器(EEPROM)，它可被简称为闪存。在又一实施例中，盘高速缓存140可以是动态随机存取存储器(DRAM)或电池后备的DRAM。
尽管本发明的范围不限于这一方面，但是盘存储器130可以是大容量存储设备，诸如具有至少约1千兆字节(GB)的存储容量的硬盘存储器。在各种实施例中，盘存储器130可以是机电硬盘存储器、光盘存储器或磁盘存储器。在一个实施例中，盘高速缓存140可具有至少约100兆字节的存储容量。例如，盘高速缓存140可具有约500兆字节(MB)的存储容量。盘高速缓存140可以是块可寻址/可访问的，尽管本发明的范围不限于这一方面。
尽管描述参考了系统100的具体组件，但是可以构想对所描述和所示的实施例的众多修改和变化是可能的。系统100可以是便携式个人计算机(PC)，诸如能够无线地发送信息的笔记本或膝上型计算机。然而，可以理解，本发明的实施例可以用另一无线设备来实现，诸如蜂窝电话、无线个人数字助理(PDA)等。
也应当注意，此处所描述的实施例也可用非无线设备来实现，诸如未被配置成用于无线通信的台式PC、服务器或工作站。
电源150可用于向系统100提供功率。电源可在系统100的操作期间改变。作为一个示例，电源150可以是直流(DC)电源(例如，电池)或交流(AC)电源(例如，由电力线提供的60Hz AC)，尽管本发明的范围不限于这一方面。另外，系统100可用多种功率状态操作，其中系统100具有不同的操作模式或使用不同的算法来操作，并且系统100的功耗可基于使用的操作模式或算法而改变。
在一个实施例中，系统100在耦合到AC电源时可以用相对较高的功率状态操作，而在耦合到DC电源时可以用相对较低的功率状态操作，其中，系统100在低功率状态中的功耗比系统100在高功率状态中的功耗小。这可以是基于电源而改变系统操作的结果。例如，系统100可适用于检测正使用哪一电源，并且可适用于通过改变其组件的功率设置或通过使用省电算法对比使用性能算法来改变其操作模式或功率状态。
或者，用户可选择特定的功率操作模式或功率状态。例如，用户可选择令系统100以低功率状态操作以省电。系统100可实现省电算法来降低系统100的功耗，或者可实现性能算法来提高系统100的性能，这可能以提高功耗为代价。
作为另一示例，DC电源的类型可以是不同的，例如，系统100可使用高性能电池或低性能电池。当使用高性能电池时，系统100可使用性能算法来提高系统100的性能，而当使用低性能电池时，系统100可使用省电算法来降低功耗。
转向图2，所示为示出依照本发明的一个实施例基于电源来选择或改变高速缓存策略的方法200的流程图。此处所讨论的方法将参考图1的系统来描述。
方法200可以等待存储器控制器120接收盘访问请求而开始(框210)。盘访问请求可以是从盘存储器130中读出信息的请求，或者是向盘存储器130写入信息的请求。盘读请求可包括从盘存储器130中预取信息的请求。
响应于盘访问请求，系统100可确定当前正在使用什么电源。例如，系统100可检测是否使用AC电源(菱形220)。如果确定使用AC电源，则系统100可执行性能高速缓存算法或策略(框230)。否则，如果确定未使用AC电源，例如使用DC电源，则系统100可执行省电高速缓存算法或策略(框240)。
方法200示出了一个实施例，其中盘访问请求(读或写)由存储器控制器120接收，系统100的电源可用于决定是使用功率优化的高速缓存算法还是性能优化的高速缓存算法。这可被实现为对完全分离的高速缓存算法的选择，或单个算法内具有判决沿提高省电或提高性能的路线的选项。尽管本发明的范围不限于这一方面，但是对于省电高速缓存算法和性能高速缓存算法可能不同的某些决策包括：何时预取数据以及预取多少数据；何时将脏数据从盘高速缓存140写回盘存储器130；何时允许操作或启用“惰性写(lazy write)”；何时“停转(spin down)”或“起转(spin up)”盘存储器130；或是否应当完全高速缓存盘存储器130中的给定盘位置。
惰性写可以指的是将脏数据从盘高速缓存140写回盘存储器130的一种方法。惰性写可包括接收将数据写到盘存储器130的请求，以及响应于该写请求，数据可被写入并临时储存或缓冲在盘高速缓存140中而非立即写到盘存储器130。然后，可将控制返回给用户。在某一稍后的时间点，在确定系统空闲之后，可将脏数据写到盘存储器130。脏数据可以指的是储存在盘高速缓存140中，但是尚未被写到盘存储器130中的信息。“转储清除”操作可以指将盘高速缓存140中的所有脏数据写到盘存储器130，以实现盘存储器130和盘高速缓存140之间的一致性。换言之，可以执行转储清除操作，以确保盘高速缓存140和盘存储器130的内容是相同的。转储清除操作可包括将一个或多个脏高速缓存行从盘高速缓存140写到盘存储器130。
因此，在一方面，方法200示出了其中在每一盘存储器访问时选择高速缓存策略的一个实施例。在一个替换实施例中，可使用一种统一算法，该算法内的决策点取决于电源。
在另一方面，方法200提供了可在系统100使用电池电源时提高省电，并且在使用AC电源时提高性能的自适应盘高速缓存算法。作为一个示例，可使用基于电源的高速缓存策略或算法的简单选择。电源可通过监视电源信号来确定。
尽管图2示出了基于电源来选择或改变高速缓存策略的方法，但是在一个实施例中，本发明也可包括基于功率状态或基于功率状态或电源中的转变来选择或改变高速缓存策略。
省电高速缓存策略可实现通过例如降低对盘存储器130的盘访问量来降低功耗的高速缓存算法。这可通过试图使用盘高速缓存140满足尽可能多的盘读和盘写请求来实现。如果盘存储器130是旋转盘存储器，则减少对盘存储器130的盘访问次数可降低系统100中的功耗，因为盘存储器130可在低功率状态期间保持“停转”很大百分比的时间。
在一个实施例中，省电高速缓存策略可包括高速缓存的收回策略，以支持收回不需要起转盘的数据。例如，省电高速缓存策略可包括支持“脏收回”的算法，即，从盘高速缓存140收回或删除脏数据。
图3示出了依照本发明的一个实施例降低系统100中的功耗的方法300。方法300可在以较低功率状态操作，例如，当系统100使用DC电源的时候开始(框310)。在某一时间点，盘存储器130可在系统100处于低功率状态时被停转(框320)。
方法300还可包括当盘存储器130不在旋转时使用盘高速缓存140排队或缓冲存储器控制器120接收的至少一个盘访问请求(框330)。例如，如果盘存储器130被停转，将数据写到盘存储器130的所有写请求可通过将写请求的写数据储存在非易失性盘高速缓存140中来排队或缓冲。这创建了盘高速缓存140中可在盘存储器130起转之后写到盘存储器130的脏数据。在另一示例中，如果盘存储器130被停转，则从盘存储器130中预取数据的所有预取请求可通过将预取请求储存在非易失性盘高速缓存140中或通过在存储器控制器120中排队预取请求来排队或缓冲。
为减少盘存储器130旋转的时间量，可响应于有限的事件来“起转”盘存储器130(框340)。例如，高速缓存策略可包括仅响应于高速缓存读未命中来起转盘存储器130，然后在盘存储器130旋转之后执行任何排队或缓冲的盘访问请求(框350)。在另一示例中，由于盘高速缓存140具有有限的容量，因此使用盘高速缓存140只能排队有限数目的盘写请求，因此如果盘高速缓存140中不存在更多空间来排队盘写请求的写数据，则可将盘存储器130起转并且可执行转储清除操作。同样，也可在盘正在旋转时执行任何待决或推迟的预取请求，以清除尽可能多的排队的盘访问请求。
省电高速缓存策略的一个示例参考图3来示出。在该示例中，省电高速缓存策略可包括一个或多个高速缓存算法，包括在盘存储器130“停转”，即不旋转时使用盘高速缓存140来排队至少一个盘访问操作。省电高速缓存策略还可包括在盘存储器130旋转之后执行排队的盘访问操作。排队的盘访问操作也可被称为待决或推迟的盘访问操作。
为减少低功率状态中的功耗，可在转移到低功率状态之前执行某些任务。图4是示出依照本发明的一个实施例准备盘高速缓存140用于以低功率操作模式操作的方法400的流程图。
转向图4，方法400可以在系统100以较高功率状态操作，例如以使用AC电源的功率状态操作时开始(框410)。系统100可具有检测即将到来或即将发生的功率状态转移，例如，即将来临的从使用AC电源到使用DC电源的转移的能力(框420)。在系统100启动电源转移之前或之后，系统100可转储清除盘高速缓存140(框430)，并可从盘存储器130中预取预定数量的数据到盘高速缓存140中(框440)。预取可减少去往盘存储器130的需要，因为对后续的读请求所请求的数据可以在盘高速缓存140中可用。转储清除盘高速缓存140可创建用于预取数据的更多空间，以及盘高速缓存140中用于排队盘写请求的更多空间。
因此，方法400可允许系统100建立盘高速缓存140，以减少对盘存储器130的盘访问的数目，这可降低系统100中的功耗。在转储清除盘高速缓存140并预取之后，系统100可将其操作模式转移到以使用DC电源的较低功率状态操作(框450)。
在一方面，方法400提供了检测系统100中即将发生的电源转变的方法，并且还示出了可响应于检测到即将发生的电源转变而采取的动作。
一般而言，当以较高功率状态操作，例如，当耦合到AC电源时，系统100可实现可提高系统100的性能的高速缓存策略。在一个实施例中，基于性能的高速缓存策略可包括提高高速缓存命中数的一个或多个高速缓存算法。例如，盘存储器130可被频繁地起转，且可从盘存储器130中积极地将信息预取到盘高速缓存140中。通过使用积极或频繁的预取，这可提高高速缓存命中数，从而可提高系统性能。另外，也可进行频繁地转储清除盘高速缓存140以创建用于预取的更多空间。这也可以是有利的，因为万一发生了到低功率状态的转移，则可建立用于以该状态操作的盘高速缓存140。
另外，性能高速缓存策略可包括当以较高功率状态操作和/或当耦合到AC电源时启用惰性写操作。相反，可在以较低功率状态操作和/或当耦合到DC电源时禁用惰性写操作。
图5是示出依照本发明的一个实施例检测电源转变的方法500的流程图。方法500示出了电源转变以及系统100响应于从使用DC电源转变到AC电源可采取的动作。
方法500可在等待电源转变时开始(框510)。系统100然后可检测到AC电源的转变(菱形520)。系统100然后可启用或开始惰性写操作(框520)。另外，响应于电源转变，系统100可执行等待盘起转的任何推迟或排队的动作(框530)。例如，可在电源转变之后执行当系统100使用DC电源时作为省电高速缓存算法的结果被推迟的任何排队的操作。
如可以从以上讨论中理解的，在一个实施例中，提供了一种基于系统电源在性能高速缓存策略和省电高速缓存策略之间切换的方法。
尽管此处示出并描述了本发明的某些特征，然而本领域的技术人员现在将明白会出现许多修改、替换、改变和等效技术方案。因此，可以理解，所附权利要求书旨在覆盖落入本发明的真实精神中的所有这些修改和变化。

Claims (39)

1.一种方法，包括：
响应于系统从第一功率状态转移到第二功率状态改变所述系统的高速缓存策略。
2.如权利要求1所述的方法，其特征在于，改变包括响应于系统从使用直流(DC)电源转移到使用交流(AC)电源而从使用省电高速缓存策略切换到性能高速缓存策略。
3.如权利要求1所述的方法，其特征在于，改变包括在性能高速缓存策略和省电高速缓存策略之间切换，并且其中，所述系统在第一功率状态中的功耗小于所述系统在第二功率状态中的功耗。
4.如权利要求3所述的方法，其特征在于，所述系统包括非易失性盘高速缓存和盘存储器，其中，所述盘高速缓存适用于为所述盘存储器高速缓存信息，并且其中，所述省电高速缓存策略和所述性能高速缓存策略是所述盘高速缓存使用的高速缓存策略。
5.如权利要求4所述的方法，其特征在于，所述省电高速缓存策略包括：
如果所述盘存储器被停转，则通过将写请求的写数据储存在所述非易失性盘高速缓存中来对将数据写到所述盘存储器中的所有写请求进行排队；
响应于高速缓存读未命中起转所述盘存储器；以及
响应于高速缓存读未命中且当所述盘存储器在旋转时将所述写请求的数据从所述非易失性盘存储器高速缓存写到所述盘存储器中。
6.如权利要求4所述的方法，其特征在于，所述省电高速缓存策略包括：
如果所述盘存储器不在旋转，则使用所述非易失性盘高速缓存对至少一个盘存储器访问操作进行排队；以及
响应于高速缓存读未命中执行所述至少一个盘存储器。
7.如权利要求6所述的方法，其特征在于，所述至少一个盘存储器访问操作是将数据写到盘存储器的写请求。
8.如权利要求6所述的方法，其特征在于，所述至少一个盘存储器访问操作是将数据从所述盘存储器预取到所述非易失性盘高速缓存的预取操作。
9.如权利要求4所述的方法，其特征在于，所述省电高速缓存策略包括：
仅响应于高速缓存读未命中起转所述盘存储器。
10.如权利要求4所述的方法，其特征在于，所述省电高速缓存策略包括：
如果所述盘存储器被停转，则对预取请求进行排队；
仅响应于高速缓存读未命中将数据从所述盘存储器预取到所述盘高速缓存，以满足所排队的预取请求；以及
响应于高速缓存读未命中起转所述盘存储器。
11.如权利要求4所述的方法，其特征在于，所述性能高速缓存策略包括：
响应于所述系统从第一功率状态转移到第二功率状态起转所述盘存储器；以及
在所述盘存储器旋转之后，且在所述系统从第一功率状态转移到第二功率状态之后，转储清除所述盘存储器。
12.如权利要求4所述的方法，其特征在于，所述性能高速缓存策略包括：
响应于所述系统从所述第一功率状态转移到所述第二功率状态起转所述盘存储器；以及
在所述系统从第一功率状态转移到第二功率状态之后将至少一个脏高速缓存行从所述非易失性盘高速缓存写到所述盘存储器。
13.如权利要求4所述的方法，其特征在于，所述性能高速缓存策略包括：
转储清除所述盘高速缓存；以及
将数据从所述盘存储器预取到所述盘高速缓存。
14.如权利要求3所述的方法，其特征在于，所述省电高速缓存策略包括禁用惰性写操作。
15.如权利要求14所述的方法，其特征在于，所述性能高速缓存策略包括在所述系统从第一功率状态转移到第二功率状态之后启用惰性写操作。
16.如权利要求1所述的方法，其特征在于，改变包括检测功率状态改变，其中，检测包括确定系统是否从使用直流(DC)电源转移到使用交流(AC)电源。
17.一种方法，包括：
在性能高速缓存策略和省电高速缓存策略之间切换。
18.如权利要求17所述的方法，其特征在于，切换包括基于系统电源在性能高速缓存策略和省电高速缓存策略之间切换。
19.如权利要求18所述的方法，其特征在于，所述系统使用省电高速缓存策略比使用性能高速缓存策略消耗更少的功率。
20.如权利要求18所述的方法，其特征在于，切换包括如果所述系统从使用直流(DC)电源切换到使用交流(AC)电源，则从所述省电高速缓存策略切换到所述性能高速缓存策略。
21.如权利要求18所述的方法，其特征在于，所述系统包括非易失性盘高速缓存和盘存储器，其中，所述非易失性盘高速缓存为所述盘存储器高速缓存信息，并且其中，所述非易失性盘高速缓存根据所述系统使用的电源使用省电高速缓存策略或性能高速缓存策略中的任一个。
22.一种方法，包括：
检测系统从第一功率状态到第二功率状态的即将发生的转移；以及
响应于对所述即将发生的转移的检测转储清除所述系统的高速缓冲存储器。
23.如权利要求22所述的方法，其特征在于，还包括：
响应于所述检测将预定量的数据从盘存储器预取到所述高速缓冲存储器。
24.如权利要求22所述的方法，其特征在于，还包括：
响应于所述检测起转盘存储器，其中，所述系统在第一功率状态中的功耗大于所述系统在第二功率状态中的功耗，并且其中，转储清除所述高速缓冲存储器包括在所述系统的盘存储器旋转之后转储清除所述系统的盘高速缓冲存储器。
25.一种方法，包括：
检测系统从第一功率状态到第二功率状态的即将发生的转移；以及
响应于对所述即将发生的转移的检测将至少一个脏高速缓存行从所述系统的高速缓冲存储器写到所述系统的盘存储器中。
26.如权利要求25所述的方法，其特征在于，还包括：
响应于所述检测将预定量的数据从所述盘存储器预取到所述高速缓冲存储器中。
27.如权利要求25所述的方法，其特征在于，还包括：
响应于所述检测起转盘存储器，其中，所述系统在第一功率状态中的功耗大于所述系统在第二功率状态中的功耗，并且其中，写至少一个脏高速缓存行包括在所述盘存储器旋转之后将所述至少一个脏高速缓存行从所述系统的高速缓冲存储器写到所述系统的盘存储器中。
28.一种方法，包括：
检测系统从使用第一电源到使用第二电源的即将发生的转移；以及
响应于对所述即将发生的转移的检测将预定量的信息从存储存储器预取到高速缓冲存储器中。
29.如权利要求28所述的方法，其特征在于，还包括：
响应于所述检测，并在预取以及所述系统转移到第二电源之前转储清除所述系统的高速缓冲存储器，其中，所述存储存储器是盘存储器，所述高速缓冲存储器是聚合物盘高速缓冲存储器，所述第一电源是交流(AC)电源，所述第二电源是直流(DC)电源。
30.一种系统，包括：
存储器控制器，用于响应于所述系统从第一功率状态转移到第二功率状态来改变所述系统的高速缓存策略。
31.如权利要求30所述的系统，其特征在于，还包括：
耦合到所述存储器控制器的盘存储器；以及
耦合到所述存储器控制器的非易失性盘高速缓冲存储器，其中，所述非易失性盘高速缓冲存储器适用于为所述盘存储器高速缓存信息，其中，所述非易失性盘高速缓冲存储器的访问时间少于所述盘存储器的访问时间，并且其中，所述非易失性盘高速缓冲存储器的存储容量少于所述盘存储器的存储容量。
32.如权利要求31所述的系统，其特征在于，所述盘存储器的存储容量至少是约1千兆字节，而所述非易失性盘高速缓冲存储器的存储容量至少是约100兆字节。
33.如权利要求31所述的系统，其特征在于，所述非易失性盘高速缓冲存储器是聚合物存储器。
34.如权利要求31所述的系统，其特征在于，所述非易失性盘高速缓冲存储器是铁电存储器。
35.如权利要求31所述的系统，其特征在于，所述非易失性盘高速缓冲存储器是抗变存储器。
36.如权利要求31所述的系统，其特征在于，所述非易失性盘高速缓冲存储器是电池后备的DRAM或快闪电可擦除可编程只读存储器(EEPROM)。
37.一种系统，包括：
处理器；
耦合到所述处理器的无线接口；
存储器控制器，用于响应于所述系统从第一功率状态转移到第二功率状态来改变所述系统的高速缓存策略，其中，所述存储器控制器耦合到所述处理器；
耦合到所述存储器控制器的盘存储器；以及
耦合到所述存储器控制器的非易失性盘高速缓存，其中，所述高速缓存策略由所述非易失性盘高速缓存用于为所述盘存储器高速缓存信息。
38.如权利要求37所述的方法，其特征在于，所述存储器控制器适用于在性能高速缓存策略和省电高速缓存策略之间切换，其中，所述系统在第一功率状态中的功耗少于所述系统在第二功率状态中的功耗，并且其中，所述省电高速缓存策略和所述性能高速缓存策略是所述非易失性盘高速缓存使用的高速缓存策略。
39.如权利要求37所述的系统，其特征在于，所述系统是便携式计算机。
CN2004800360459A 2003-12-18 2004-12-01 改变高速缓存策略的方法和系统 Expired - Fee Related CN1910538B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/740,736 2003-12-18
US10/740,736 US20050138296A1 (en) 2003-12-18 2003-12-18 Method and system to alter a cache policy
PCT/US2004/040137 WO2005064479A2 (en) 2003-12-18 2004-12-01 Method and system to alter a cache policy in response to transitions from ac to dc power sources or from dc to ac power sources

Publications (2)

Publication Number Publication Date
CN1910538A true CN1910538A (zh) 2007-02-07
CN1910538B CN1910538B (zh) 2011-01-26

Family

ID=34677955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800360459A Expired - Fee Related CN1910538B (zh) 2003-12-18 2004-12-01 改变高速缓存策略的方法和系统

Country Status (4)

Country Link
US (1) US20050138296A1 (zh)
EP (1) EP1695193A2 (zh)
CN (1) CN1910538B (zh)
WO (1) WO2005064479A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853208A (zh) * 2009-03-31 2010-10-06 英特尔公司 基于文件级启发式规则来执行缓存的方法和系统
CN101937265A (zh) * 2009-06-30 2011-01-05 英特尔公司 用于减小功耗的方法和装置
CN103026317A (zh) * 2010-07-30 2013-04-03 惠普发展公司，有限责任合伙企业 控制聚合i/o端口的功率消耗的方法和系统
CN101349996B (zh) * 2007-07-20 2013-04-24 英特尔公司 在低功耗模式下保留被缓存的信息的技术
WO2014094306A1 (zh) * 2012-12-21 2014-06-26 华为技术有限公司 一种Cache工作模式的设置方法和装置
CN106970765A (zh) * 2017-04-25 2017-07-21 杭州宏杉科技股份有限公司 数据存储方法及装置
CN110574014A (zh) * 2017-11-28 2019-12-13 谷歌有限责任公司 节能的高速缓存存储器使用

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7610438B2 (en) * 2000-01-06 2009-10-27 Super Talent Electronics, Inc. Flash-memory card for caching a hard disk drive with data-area toggling of pointers stored in a RAM lookup table
US8208449B2 (en) * 2004-01-05 2012-06-26 Broadcom Corporation Multi-mode WLAN/PAN MAC
JP4956922B2 (ja) * 2004-10-27 2012-06-20 ソニー株式会社 記憶装置
KR100578143B1 (ko) * 2004-12-21 2006-05-10 삼성전자주식회사 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템
JP2006185335A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 情報処理装置及びこの情報処理装置の制御方法
US9573067B2 (en) * 2005-10-14 2017-02-21 Microsoft Technology Licensing, Llc Mass storage in gaming handhelds
JP2007193440A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
JP2007193441A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
JP2007293987A (ja) * 2006-04-24 2007-11-08 Toshiba Corp 情報記録装置及びその制御方法
US7425810B2 (en) * 2006-06-30 2008-09-16 Lenovo (Singapore) Pte., Ltd. Disk drive management
US20080235441A1 (en) * 2007-03-20 2008-09-25 Itay Sherman Reducing power dissipation for solid state disks
JP2010049502A (ja) * 2008-08-21 2010-03-04 Hitachi Ltd ストレージサブシステム、及びこれを有するストレージシステム
US8433937B1 (en) 2010-06-30 2013-04-30 Western Digital Technologies, Inc. Automated transitions power modes while continuously powering a power controller and powering down a media controller for at least one of the power modes
US8504774B2 (en) * 2010-10-13 2013-08-06 Microsoft Corporation Dynamic cache configuration using separate read and write caches
US9021210B2 (en) 2013-02-12 2015-04-28 International Business Machines Corporation Cache prefetching based on non-sequential lagging cache affinity
US9021150B2 (en) * 2013-08-23 2015-04-28 Western Digital Technologies, Inc. Storage device supporting periodic writes while in a low power mode for an electronic device
US10241715B2 (en) * 2014-01-31 2019-03-26 Hewlett Packard Enterprise Development Lp Rendering data invalid in a memory array
US10204054B2 (en) * 2014-10-01 2019-02-12 Seagate Technology Llc Media cache cleaning
CN104765438A (zh) * 2015-04-29 2015-07-08 集怡嘉数码科技（深圳）有限公司 一种功耗控制方法及移动终端
US11281277B2 (en) 2017-11-21 2022-03-22 Intel Corporation Power management for partial cache line information storage between memories

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430712A (en) * 1981-11-27 1984-02-07 Storage Technology Corporation Adaptive domain partitioning of cache memory space
US4468730A (en) * 1981-11-27 1984-08-28 Storage Technology Corporation Detection of sequential data stream for improvements in cache data storage
US4503501A (en) * 1981-11-27 1985-03-05 Storage Technology Corporation Adaptive domain partitioning of cache memory space
US4536836A (en) * 1981-11-27 1985-08-20 Storage Technology Corporation Detection of sequential data stream
US5636355A (en) * 1993-06-30 1997-06-03 Digital Equipment Corporation Disk cache management techniques using non-volatile storage
US6052789A (en) * 1994-03-02 2000-04-18 Packard Bell Nec, Inc. Power management architecture for a reconfigurable write-back cache
KR970066826A (ko) * 1996-03-13 1997-10-13 김광호 하드 디스크 드라이브의 전원 절약 장치 및 그 제어 방법
US5870616A (en) * 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
JPH10154101A (ja) * 1996-11-26 1998-06-09 Toshiba Corp データ記憶システム及び同システムに適用するキャッシュ制御方法
JP3756708B2 (ja) * 1999-09-30 2006-03-15 株式会社東芝 情報処理端末装置およびそのファイル管理方法
FI20020570A0 (fi) * 2002-03-25 2002-03-25 Nokia Corp Matkapuhelimessa suoritettavien tehtävien jakaminen ajan suhteen
ITMI20020673A1 (it) * 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
AU2002304404A1 (en) * 2002-05-31 2003-12-19 Nokia Corporation Method and memory adapter for handling data of a mobile device using non-volatile memory
US20040015731A1 (en) * 2002-07-16 2004-01-22 International Business Machines Corporation Intelligent data management fo hard disk drive
US8392655B2 (en) * 2003-09-30 2013-03-05 Lenovo (Singapore) Pte Ltd. Apparatus for reducing accesses to levels of a storage hierarchy in a computing system

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9274592B2 (en) 2007-07-20 2016-03-01 Intel Corporation Technique for preserving cached information during a low power mode
CN101349996B (zh) * 2007-07-20 2013-04-24 英特尔公司 在低功耗模式下保留被缓存的信息的技术
US8527709B2 (en) 2007-07-20 2013-09-03 Intel Corporation Technique for preserving cached information during a low power mode
US8732399B2 (en) 2007-07-20 2014-05-20 Intel Corporation Technique for preserving cached information during a low power mode
CN103257701B (zh) * 2007-07-20 2016-08-03 英特尔公司 在低功耗模式下保留被缓存的信息的技术
CN101853208B (zh) * 2009-03-31 2014-12-10 英特尔公司 基于文件级启发式规则来执行缓存的方法和系统
CN101853208A (zh) * 2009-03-31 2010-10-06 英特尔公司 基于文件级启发式规则来执行缓存的方法和系统
CN101937265A (zh) * 2009-06-30 2011-01-05 英特尔公司 用于减小功耗的方法和装置
CN103026317A (zh) * 2010-07-30 2013-04-03 惠普发展公司，有限责任合伙企业 控制聚合i/o端口的功率消耗的方法和系统
CN103026317B (zh) * 2010-07-30 2016-02-24 惠普发展公司，有限责任合伙企业 控制聚合i/o端口的功率消耗的方法和系统
CN104321754A (zh) * 2012-12-21 2015-01-28 华为技术有限公司 一种Cache工作模式的设置方法和装置
WO2014094306A1 (zh) * 2012-12-21 2014-06-26 华为技术有限公司 一种Cache工作模式的设置方法和装置
CN106970765A (zh) * 2017-04-25 2017-07-21 杭州宏杉科技股份有限公司 数据存储方法及装置
CN106970765B (zh) * 2017-04-25 2020-07-17 杭州宏杉科技股份有限公司 数据存储方法及装置
CN110574014A (zh) * 2017-11-28 2019-12-13 谷歌有限责任公司 节能的高速缓存存储器使用
CN110574014B (zh) * 2017-11-28 2023-08-11 谷歌有限责任公司 节能的高速缓存存储器使用

Also Published As

Publication number Publication date
WO2005064479A3 (en) 2006-06-15
CN1910538B (zh) 2011-01-26
WO2005064479A2 (en) 2005-07-14
EP1695193A2 (en) 2006-08-30
US20050138296A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
CN1910538B (zh) 改变高速缓存策略的方法和系统
US10838859B2 (en) Recency based victim block selection for garbage collection in a solid state device (SSD)
US11573901B2 (en) Predictive paging to accelerate memory access
US9256527B2 (en) Logical to physical address mapping in storage systems comprising solid state memory devices
US9645938B2 (en) Cache operations for memory management
US7876616B2 (en) System and method for wear leveling utilizing a relative wear counter
Hu et al. Container marking: Combining data placement, garbage collection and wear levelling for flash
EP1782176B1 (en) Systems, methods, computer readable medium and apparatus for memory management using nvram
US6925529B2 (en) Data storage on a multi-tiered disk system
US10558395B2 (en) Memory system including a nonvolatile memory and a volatile memory, and processing method using the memory system
Wei et al. WAFTL: A workload adaptive flash translation layer with data partition
KR20100009464A (ko) 메모리 스토리지 장치 및 그 제어 방법
CN1766857A (zh) 具有动态随机存取存储器和闪存的硬盘驱动器
EP2137593A2 (en) Reducing power dissipation for solid state disks
CN107423229B (zh) 一种面向页级ftl的缓冲区改进方法
US20160048451A1 (en) Energy-efficient dynamic dram cache sizing
CN110140173B (zh) 延长存储器的寿命的装置和方法
Debnath et al. Large block CLOCK (LB-CLOCK): A write caching algorithm for solid state disks
Yoon et al. Self-adaptive filtering algorithm with PCM-based memory storage system
Jung et al. Fass: A flash-aware swap system
Kwon et al. Swap-aware garbage collection for nand flash memory based embedded systems
Jung et al. LIRS-WSR: Integration of LIRS and writes sequence reordering for flash memory
CN113190473B (zh) 基于能量收集非易失性处理器的缓存数据管理方法、介质
Liu et al. Techniques for improving performance of the FAST (fully-associative sector translation) flash translation layer
WO2007085978A2 (en) A method of controlling a page cache memory in real time stream and best effort applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20131201