CN1905166A - 薄膜晶体管阵列基板及其制作方法 - Google Patents
薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN1905166A CN1905166A CN 200610115775 CN200610115775A CN1905166A CN 1905166 A CN1905166 A CN 1905166A CN 200610115775 CN200610115775 CN 200610115775 CN 200610115775 A CN200610115775 A CN 200610115775A CN 1905166 A CN1905166 A CN 1905166A
- Authority
- CN
- China
- Prior art keywords
- those
- layer
- film transistor
- thin
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 claims abstract description 72
- 239000010410 layer Substances 0.000 claims description 242
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000000059 patterning Methods 0.000 claims description 27
- 239000011159 matrix material Substances 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 24
- 238000009826 distribution Methods 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000002131 composite material Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000003086 colorant Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000012797 qualification Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000005321 cobalt glass Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种薄膜晶体管阵列基板及其制作方法，其中此制作方法仅需进行六道或甚至更少的光罩制造工艺便可以制作出整合了彩色滤光图案的薄膜晶体管阵列基板。因此，本制作方法在实施上较为简单，并具有较低的生产成本。此外，本制作方法不需在平坦层或彩色滤光层等较厚的膜层中形成接触窗来连接像素电极与源极/漏极，因此可有效降低制造工艺的困难度。
Description
技术领域
本发明是有关于一种薄膜晶体管阵列基板及其制作方法，且特别是有关于一种在元件阵列上形成彩色滤光图案(color filter on array，COA)的薄膜晶体管阵列基板及其制作方法。
背景技术
液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此已取代阴极射线管(Cathode Ray Tube，CRT)成为新一代显示器的主流。传统的液晶显示面板是由一彩色滤光基板(Color Filter)、一薄膜晶体管阵列基板(TFT Array Substrate)以及一配置于此两基板间的液晶层所构成。为了提升面板的分辨率与像素的开口率，并且避免彩色滤光基板与薄膜晶体管阵列基板接合时的对位误差，现今更提出了将彩色滤光图案直接整合于薄膜晶体管阵列基板(Color Filter on TFT Array，以下称COT)上的技术。
美国专利公开第20050117082号即提出了一种整合彩色滤光图案的薄膜晶体管阵列基板的结构与制作方法，图1A-1C绘示此薄膜晶体管阵列基板的上视图，而图2A-2C为图1A-1C的薄膜晶体管阵列基板的局部剖面图。请参考图1A-1C与图2A-2C，此薄膜晶体管阵列基板的制作首先是在透明玻璃基板101上形成一Ti/Al金属层，并通过第一道光罩制造工艺定义出栅极102以与栅极配线201。接着，会陆续在基板101上沉积一层由氮化硅(SiNx)构成的闸绝缘层103，一非晶硅(amorphous silicon，a-Si)层104，一n型掺杂非晶硅(n+a-Si)层105以及一铬(Cr)层106，并且进行第二道光罩制造工艺定义出一岛状结构与一数据配线202。然后，依序在基板101上形成透光的红色、绿色与蓝色感光树脂，并分别对其进行第三至五道光罩制造工艺，以在特定的像素区域内定义出红色、绿色与蓝色滤光单元。
请再参考图1A-1C与图2A-2C，接着经由第六道光罩制造工艺，在岛状结构、栅极配线201以及数据配线202上形成不透光的黑色感光树脂240，其中在岛状结构的通道区的部份黑色感光树脂240会被移除，且位于栅极端埠(gateterminal portion)251的黑色感光树脂240也会被移除。之后，以黑色感光树脂240为罩幕进行刻蚀制造工艺，以形成TFT结构。然后，会在基板101上全面形成一无色透明感光树脂，以作为一平坦层(Planarization Layer)107，并且通过第七道光罩制造工艺在部份源极/漏极206、部份栅极端埠251与部分数据端埠261上方的平坦层107中形成开口。此外，以平坦层107为罩幕对黑色矩阵240进行刻蚀，并且对栅极端埠251上的闸绝缘层103进行刻蚀，如此可形成岛状结构上的接触窗221、栅极端埠接触窗252与数据端埠接触窗262。接着，在平坦层107上形成一透明电极层108，并且进行第八道光罩制造工艺，以定义出多个像素电极203，其经由接触窗221连接至源极/漏极206，并且定义出栅极端埠接点250与数据端埠接点260。至此，薄膜晶体管阵列基板的制造工艺大致完成。
值得注意的是，公知此薄膜晶体管阵列基板的制作方法至少需进行八道光罩制造工艺，步骤繁复而需花费较高的生产成本。此外，由于需在彩色滤光层与平坦层等较厚的膜层中形成高深宽比的接触窗，以连接像素电极与源极/漏极，因此相对增加了制造工艺的困难度，也间接影响制造工艺合格率。
发明内容
有鉴于此，本发明的目的是提供一种薄膜晶体管阵列基板，其制造工艺较为简单，并具有较低的生产成本。
本发明的另一目的是提供一种薄膜晶体管阵列基板的制作方法，其具有较为简化的制造工艺步骤以及较佳的制造工艺合格率。
为达上述或是其它目的，本发明提出一种薄膜晶体管阵列基板的制作方法。首先，提供一基板，其中此基板上划分有多个次像素区。接着，在基板上形成图案化的一第一导电层、一绝缘层与一通道层，以在基板上定义出多条相互平行的栅极配线，且每一栅极配线的一端具有一栅极端埠。然后，在每一次像素区内形成一彩色滤光图案，并且移除每一栅极端埠的至少部份绝缘层与通道层，以暴露出第一导电层。接着，移除部份厚度的彩色滤光图案，以暴露出栅极配线。然后，形成图案化的一透明电极层与一第二导电层，以定义出多条数据配线、多个电极图案与多个源极/漏极，其中数据配线相互平行并与栅极配线相交，电极图案对应位于每一次像素区内，源极/漏极对应于次像素区而配置于所属的栅极配线上方，且每一源极/漏极分别连接其所对应的数据配线与电极图案。之后，在基板上形成一黑色矩阵，且黑色矩阵至少暴露出电极图案，并且以黑色矩阵为罩幕移除电极图案中的第二导电层。
依照本发明的一实施例，在形成图案化的透明电极层与第二导电层时，更包括定义出多个栅极端埠接点以及多个数据端埠接点，其中栅极端埠接点对应位于栅极端埠被暴露的第一导电层上，且每一数据配线的一端对应连接一数据端埠接点。此外，在基板上形成黑色矩阵时，更包括使黑色矩阵暴露出栅极端埠接点与数据端埠接点。另外，本发明更包括以黑色矩阵为罩幕移除栅极端埠接点与数据端埠接点中的第二导电层。
依照本发明的一实施例，上述方法在形成通道层之后，更包括形成一欧姆接触层，并且一并图案化第一导电层、绝缘层、通道层与欧姆接触层，而在图案化第二导电层与该透明电极层之后，更包括进一步移除第二导电层与透明电极层所暴露的欧姆接触层。
此外，在形成上述的欧姆接触层之后，更可形成一接触金属层，并且一并图案化第一导电层、绝缘层、通道层、欧姆接触层与接触金属层，而在图案化第二导电层与透明电极层之后，更包括进一步移除第二导电层与透明电极层所暴露的接触金属层与欧姆接触层。
依照本发明的一实施例，上述方法在基板上定义出栅极配线的同时，更定义出与栅极配线相互平行且通过次像素区的多条共用配线。
依照本发明的一实施例，上述形成彩色滤光图案的步骤包括依序形成不同颜色的彩色滤光层于所对应的次像素区内。此外，在形成彩色滤光图案的同时，更可使至少一种颜色的彩色滤光层覆盖每一栅极端埠的至少一部份，以通过彩色滤光层作为罩幕来移除每一栅极端埠的至少部份绝缘层与通道层，而暴露出第一导电层。
依照本发明的一实施例，上述移除部份厚度的彩色滤光图案的方法例如是进行一灰化(ashing)制造工艺。
依照本发明的一实施例，上述方法在定义出栅极配线之后，并且在形成彩色滤光图案之前，更包括在基板上全面形成一保护层，而在移除部份厚度的彩色滤光图案时，更包括移除栅极配线上方的保护层，以暴露出栅极配线。
在上述具有保护层的薄膜晶体管阵列基板的制作过程中，更可在基板上定义出栅极配线的同时，定义出与栅极配线相互平行且通过次像素区的多条共用配线，而在移除栅极配线上方的保护层时，亦同时移除共用配线上方的保护层，以同时暴露出栅极配线与共用配线。
在上述具有保护层的薄膜晶体管阵列基板的制作过程中，移除部份厚度的彩色滤光图案以及部份的保护层的方法例如是进行一灰化制造工艺。
本发明更提出一种薄膜晶体管阵列基板，主要包括一基板、一图案化的复合层、多个彩色滤光图案、多条数据配线、多个像素电极、多个源极/漏极以及一黑色矩阵。图案化的复合层，包括一第一导电层、一绝缘层与一通道层，以在基板上定义出多条相互平行的栅极配线，其中每一栅极配线的一端具有一栅极端埠，且此栅极端埠上具有一开口，用以暴露出第一导电层。此外，彩色滤光图案配置于基板上，并暴露出复合层，而数据配线配置于彩色滤光图案上，并与栅极配线相交，以在基板上划分出多个次像素区。栅极端埠接点配置于所对应的栅极端埠上，并分别通过栅极端埠上的开口耦接到第一导电层。数据端埠接点连接于所对应的数据配线的一端，像素电极配置于所对应的次像素区内，并位于所对应的彩色滤光图案上。另外，源极/漏极对应于次像素区而配置于所属的栅极配线上方，以分别与第一导电层以及半导体层构成一薄膜晶体管，且源极/漏极分别连接其所对应的数据配线与电极图案。黑色矩阵配置于基板上方，并暴露出像素电极。
在本发明的一实施例中，上述的薄膜晶体管阵列基板更包括一欧姆接触层，其配置于通道层与源极/漏极之间。此外，薄膜晶体管阵列基板可再包括一接触金属层，配置于欧姆接触层与源极/漏极之间。
在本发明的一实施例中，上述的复合层更定义出与栅极配线相互平行且通过次像素区的多条共用配线，而彩色滤光图案更暴露出这些共用配线。
在本发明的一实施例中，上述的彩色滤光图案包括红色、绿色与蓝色彩色滤光图案。
在本发明的一实施例中，上述的薄膜晶体管阵列基板更包括一图案化的保护层，配置于彩色滤光图案与基板之间以及彩色滤光图案与复合层之间。此外，保护层的材质可以是氮化硅(SiNx)。
在本发明的一实施例中，源极/漏极例如是由一透明导电层与一第二金属层所构成，且第二金属层位于透明导电层上。此外，像素电极可由该透明导电层所构成。
在本发明的一实施例中，上述的薄膜晶体管阵列基板更可包括多个栅极端埠接点，其配置于所对应的栅极端埠上，并分别通过开口耦接到第一导电层。此外，薄膜晶体管阵列基板更可包括多个数据端埠接点，其连接于所对应的数据配线的一端。另外，栅极端埠接点或数据端埠接点也可由上述的透明导电层所构成。
基于上述，本发明提出一种薄膜晶体管阵列基板的制作方法，其中由于整合了彩色滤光图案的制作，因此可以提升液晶显示面板的分辨率与像素的开口率，并且可避免彩色滤光基板与薄膜晶体管阵列基板接合时的对位误差。此外，本发明所提出的薄膜晶体管阵列基板的制作方法可减少光罩制造工艺数，制造工艺较为简单。另外，本发明所提出的薄膜晶体管阵列基板不需在彩色滤光层与平坦层等较厚的膜层中形成接触窗，以连接像素电极与源极/漏极，因此可有效降低制造工艺的困难度，并进一步提高制造工艺合格率。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A-1C绘示公知的一种整合彩色滤光图案的薄膜晶体管阵列基板的上视图。
图2A-2C为图1A-1C的薄膜晶体管阵列基板的局部剖面图。
图3A～3G依序为本发明的较佳实施例的一种薄膜晶体管阵列基板的制作方法的上视图。
图4Aa-4Ad依序绘示图3A中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
图4Ba-4Bd依序绘示图3B中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
图4Ca-4Cd依序绘示图3C中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
图4Da-4Dd依序绘示图3D中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
图4Ea-4Ed依序绘示图3E中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
图4Fa-4Fd依序绘示图3F中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
图4Ga-4Gd依序绘示图3G中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
图5Aa-5Ad～图5Ga-5Gd依序绘示本发明的较佳实施例的另一种薄膜晶体管阵列基板的制作方法。
附图标记说明：
101：透明玻璃基板
102：栅极
103：闸绝缘层
104：非晶硅层
105：n型掺杂非晶硅层
106：铬层
107：平坦层
108：透明电极层
201：栅极配线
202：数据配线
203：像素电极
206：源极/漏极
221：接触窗
240：黑色感光树脂
250：栅极端埠接点
251：栅极端埠
252：栅极端埠接触窗
260：数据端埠接点
261：数据端埠
262：数据端埠接触窗
302：基板
302a：次像素区
312：第一导电层
314：绝缘层
316：通道层
318：欧姆接触层
319：接触金属层
320：透明电极层
322：第二导电层
330：保护层
410：栅极配线
410a：栅极端埠
420：共用配线
432：红色滤光图案
434：绿色滤光图案
436：蓝色滤光图案
412：栅极端埠接点
440：数据配线
442：数据端埠接点
450：电极图案
460：源极/漏极
470：黑色矩阵
具体实施方式
图3A～3G依序为本发明的较佳实施例的一种薄膜晶体管阵列基板的制作方法的上视图，而图4Aa-4Ad～图4Ga-4Gd依序绘示图3A～3G中的A-A’剖面，B-B’剖面，C-C’剖面与D-D’剖面。
首先，如图3A与图4Aa-4Ad所示，提供一基板302，此基板例如是玻璃材质的透明基板，且基板302上划分有多个次像素区302a。接着，在基板302上依序形成多个膜层，包括一第一导电层312，一绝缘层314与一通道层316。其中，第一导电层312可以是由钛/铝/钛(Ti/Al/Ti)所构成的金属叠层，而形成第一导电层312的方法例如是通过溅射(sputtering)的方式依序沉积钛/铝/钛等金属层于基板302上。在本实施例中，第一导电层312的厚度约为0.1～0.3μm。此外，绝缘层314的材质例如是氮化硅，其例如是通过进行等离子体增强型化学气相沉积(PECVD)而被形成于第一导电层312上。通道层316的材质例如是非晶硅，厚度约为0.05～0.3μm，其同样可通过进行等离子体增强型化学气相沉积而被形成于绝缘层314上。
另外，为了改善后续形成的源极/漏极与通道层316之间的电性，以大幅降低电子穿隧机率，避免产生短通道效应，本发明更可以在形成通道层316之后，继续形成一掺杂非晶硅层(如n型掺杂)于通道层316上，以作为欧姆接触层318，其厚度约为20～100nm。再者，本发明亦可选择性地通过例如溅射等方法于欧姆接触层318上形成一接触金属层319，以提高后续形成的源极/漏极与欧姆接触层318的接合效果，其中此接触金属层319的材质例如是钛或钼(Mo)，而其厚度约为30～50nm。
形成上述多个膜层之后，可进行第一道光罩制造工艺，其中包括在该些膜层上形成一第一光刻胶层(未绘示)，并且对第一光刻胶层进行曝光和显影的动作，以图案化该第一光刻胶层。之后，再将图案化的第一光刻胶层作为罩幕，对该些膜层进行刻蚀制造工艺，例如是干式刻蚀，以在基板302上定义出多条相互平行的栅极配线410，且每一栅极配线的一端具有一栅极端埠410a。本实施例更可在进行上述步骤的同时，于基板302上制作多条与栅极配线410相互平行且通过次像素区302a的共用配线420。
然后，如图3B与图4Ba-4Bd所示，在次像素区302a内形成对应的多个彩色滤光图案。举例而言，本发明形成彩色滤光图案的方法例如是依序形成不同颜色的彩色滤光层于所对应的次像素区302a内。更详细地说，本实施例所形成的彩色滤光图案可以包括红色滤光图案432、绿色滤光图案434以及蓝色滤光图案436，以使液晶显示面板达到全彩化的显示效果。因此在制作时，可先于基板302上全面形成一厚度约为1.5μm的红色滤光层，其材质例如是感旋光性的丙烯酸树脂(acrylic resin)，并且通过第二道光罩制造工艺对红色滤光层进行曝光和显影等动作，以在特定的次像素区302a形成红色滤光图案432。同理，改用不同颜色的感旋光性树脂来制作绿色与蓝色滤光层，并经由相同的步骤，便可在其它的次像素区302a内形成绿色滤光图案434以及蓝色滤光图案436。当然，本发明并不限定滤光图案的颜色与数量，其可随实际的设计需求而有所不同。此外，值得一提的是，本实施例在形成彩色滤光图案432、434与436的同时，更可以使用任何一种颜色的彩色滤光图案432、434或436来覆盖栅极端埠410a的至少一部份。
然后，如图3C与图4Ca-4Cd所示，对栅极端埠410a进行刻蚀制造工艺，例如是干式刻蚀，以暴露出栅极端埠410a的至少部份第一导电层312。在本实施例中，第一导电层312上共计有绝缘层314、通道层316、欧姆接触层318与接触金属层319等膜层，而栅极端埠410a上覆盖有部份的蓝色滤光图案436，因此可由蓝色滤光图案436作为刻蚀罩幕来移除栅极端埠410a的绝缘层314、通道层316、欧姆接触层318与接触金属层319，以暴露出第一导电层312。
接着，如图3D与图4Da-4Dd所示，移除部份厚度的彩色滤光图案432、434与436，以暴露出栅极配线410，而在有形成共用配线420的情形下，此动作也可暴露出共用配线420。亦即，暴露出原先被彩色滤光图案432、434与436所覆盖的接触金属层319。本实施例用以移除部份厚度的彩色滤光图案432、434与436的方法例如是对彩色滤光图案432、434与436进行一灰化制造工艺，也就是以等离子体刻蚀彩色滤光图案432、434与436的表面。
接着，如图3E与图4Ea-4Ed所示，通过例如溅射的方式，在基板302上方形成一透明电极层320与一第二导电层322，并图案化第二导电层322与透明电极层320，以定义出多个栅极端埠接点412、多条数据配线440、多个数据端埠接点442、多个电极图案450与多个源极/漏极460，其中栅极端埠接点412对应位于栅极端埠410a被暴露的第一导电层322上，数据配线440相互平行并与栅极配线410(以及共用配线420)相交。此外，每一数据配线440的一端对应连接一个数据端埠接点442，而电极图案450对应位于次像素区302a内，源极/漏极460对应于次像素区302a而配置于所属的栅极配线410上方，且每一源极/漏极460分别连接其所对应的数据配线440与电极图案450。在本实施例中，通道层316上例如更具有欧姆接触层418以及接触金属层419，因此在图案化第二导电层322与透明电极层320之后，需进一步移除第二导电层322与透明电极层320所暴露的接触金属层319与欧姆接触层318，以使源极/漏极460与其下方的通道层316以及第一金属层312构成薄膜晶体管。
进一步而言，上述的透明电极层320的材质例如是铟锡氧化物(Indium TinOxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)或是其它透明导电材质，而透明电极层320的厚度例如介于50～130nm。此外，第二导电层322的材质例如是钛/铝构成的金属叠层，而第二导电层322的厚度例如介于0.1～0.2μm。本实施例用以图案化第二导电层322与透明电极层320的方法，例如是先在第二导电层322与透明电极层320上形成一第二光刻胶层(未绘示)，并且进行第五道光罩制造工艺来对第二光刻胶层进行曝光和显影的动作，以图案化第二光刻胶层。之后，再将图案化的第二光刻胶层作为罩幕，对第二导电层322与透明电极层320进行刻蚀制造工艺，例如是湿式刻蚀，以得到图案化的第二导电层322与透明电极层320。此外，进一步移除第二导电层322与透明电极层320所暴露的接触金属层319与欧姆接触层318的方法，例如是进行干式刻蚀。
然后，如图3F与图4Fa-4Fd所示，在基板302上形成一黑色矩阵470，且黑色矩阵470至少暴露出部份的栅极端埠接点412、部份的数据端埠接点442与电极图案450。在本实施例中，例如是先在基板302上方全面性形成一层不透光的黑色感光树脂，例如是丙烯酸树脂，其厚度约为1.0μm。之后，进行第六道光罩制造工艺，以对黑色感光树脂进行曝光和显影等动作，而形成覆盖栅极配线410、数据配线440、部份栅极端埠接点412与部份数据端埠接点442的黑色矩阵470。
之后，如图3G与图4Ga-4Gd所示，以黑色矩阵470为罩幕来移除栅极端埠接点412、数据端埠接点442与电极图案450中的第二导电层322，其中移除第二导电层322的方法例如是对第二导电层322进行干式刻蚀。换言之，经过刻蚀之后，将暴露出电极图案450下层的透明电极层320，以作为像素电极，而栅极端埠接点412与数据端埠接点442下层的透明电极层320也将被暴露出来。
经由上述多道步骤，本发明的薄膜晶体管阵列基板的制作大致完成，所得到的薄膜晶体管阵列基板如图3G与图4Ga-4Gd所示。其中，基板302上具有由第一导电层312、绝缘层314、通道层316所构成的复合层，以在基板302上定义出栅极配线410、栅极端埠410a，且栅极端埠410a上具有开口，用以暴露出第一导电层312。彩色滤光图案432、434与436配置于基板302上，并暴露出复合层。数据配线440配置于彩色滤光图案432、434与436上，并与栅极配线410相交，以在基板302上划分出多个次像素区302a。
另外，栅极端埠接点412配置于所对应的栅极端埠410a上，并分别耦接到开口所暴露的第一导电层312。数据端埠接点442连接于所对应的数据配线440的一端。像素电极450配置于所对应的次像素区302a内，并位于所对应的彩色滤光图案432、434与436上。源极/漏极460对应于次像素区302a而配置于所属的栅极配线410上方，以分别与第一导电层312以及半导体层316构成薄膜晶体管，且源极/漏极460分别连接其所对应的数据配线440与像素电极450。黑色矩阵470配置于基板302上方，并暴露出像素电极450。
在上述实施例中，复合层更可以包括欧姆接触层318与接触金属层319，并可定义出与栅极配线410相互平行且通过次像素区302a的共用配线420，而彩色滤光图案432、434与436同时暴露出这些共用配线420。此外，上述实施例的源极/漏极460是由透明导电层320与第二金属层322所构成，其中第二金属层322位于透明导电层320上，而像素电极450、栅极端埠接点412与数据端埠接点442同样可由透明导电层320所构成。此像素电极450、栅极端埠接点412与数据端埠接点442例如是在制作源极/漏极460时，一并被定义出来，并且通过刻蚀制造工艺移除上层的第二金属层322而得。
值得一提的是，上述的薄膜晶体管阵列基板可以直接与一对向基板相互接合，以构成一液晶显示面板。由于本发明在薄膜晶体管阵列基板上整合了彩色滤光图案，因此对向基板上只需制作透明共用电极，而在对位时也不需担心彩色滤光图案会产生对位误差，有助于提升生产合格率。此外，本发明的薄膜晶体管阵列基板上的黑色矩阵除了具有遮光的效果之外，亦可作为薄膜晶体管阵列基板与对向基板之间的间隙物(spacer)，用以维持薄膜晶体管阵列基板与对向基板之间的间距(cell gap)。
在上述实施例中，由于彩色滤光图案的材质组成复杂且可能含有离子，因此通道层可能会受到这些离子的污染。为了避免这样的问题，本发明更提出另一种薄膜晶体管阵列基板及其制作方法。请依序参考图5Aa-5Ad～图5Ga-5Gd，其依序绘示本发明的较佳实施例的另一种薄膜晶体管阵列基板的制作方法。本实施例采用与上述实施例相同的标号来标示类似的构件，而对于相关膜层的制造工艺步骤与材料或膜厚等特性将不再重复赘述，请参考上述实施例的内容。
首先，如图5Aa-5Ad所示，本实施例在基板302上形成图案化的复合层，包括第一导电层312，绝缘层314与通道层316，甚至欧姆接触层318与接触金属层319，以定义出栅极配线410、栅极端埠410a、共用配线420之后，会在基板302上全面形成一保护层330，其厚度约为0.1～0.3μm，材质例如是氮化硅。
接着，如图5Ba-5Bd所示，在基板302上依序形成不同颜色的彩色滤光层，例如包括红色滤光图案432、绿色滤光图案(未绘示)以及蓝色滤光图案436，其中蓝色滤光图案436覆盖部分的栅极端埠410a。并且，如图5Ca-5Cd所示，以红色滤光图案432、绿色滤光图案(未绘示)以及蓝色滤光图案436为罩幕进行刻蚀制造工艺，例如是干式刻蚀，以移除未被红色滤光图案432、绿色滤光图案(未绘示)以及蓝色滤光图案436所覆盖的膜层，包括保护层330、绝缘层314、通道层316、欧姆接触层318与接触金属层319等膜层，进而暴露出部分的第一导电层312，包括栅极端埠410a的第一导电层312。
之后，如图5Da-5Dd所示，通过进行例如灰化制造工艺来移除部份厚度的彩色滤光图案432、434与436，并且移除部份的保护层330，以暴露出栅极配线410。在有形成共用配线420的情形下，此动作也可暴露出共用配线420。
然后，如图5Ea-5Ed所示，进行类似前述实施例图3与图4Ea-4Ed所示的步骤，包括在基板302上方形成图案化的透明电极层320与第二导电层322，以构成栅极端埠接点412、数据配线440、数据端埠接点442、电极图案450与源极/漏极460。并且，进一步移除第二导电层322与透明电极层320所暴露的接触金属层319与欧姆接触层318，以使源极/漏极460与其下方的通道层316以及第一金属层312构成薄膜晶体管。
之后，如图5Fa-5Fd所示，进行类似前述实施例图3F与图4Fa-4Fd所示的步骤，包括在基板302上形成黑色矩阵470，并且如图5Ga-5Gd所示，以黑色矩阵470为罩幕来移除栅极端埠接点412、数据端埠接点442与电极图案450中的第二导电层322，以暴露出电极图案450下层的透明电极层320作为像素电极，并且暴露出栅极端埠接点412与数据端埠接点442下层的透明电极层320。
本实施例因为在彩色滤光图案与基板302之间以及彩色滤光图案与复合层之间形成保护层330，因此可以有效避免通道层受到彩色滤光图案中的离子的污染。值得注意的是，本实施例如同前述实施例，仅需通过六道或甚至更少光罩制造工艺，便可形成整合彩色滤光图案的薄膜晶体管阵列基板。
综上所述，本发明所提出的薄膜晶体管阵列基板及其制造工艺至少具有下列特征与优点：
(一)本发明所提出的薄膜晶体管阵列基板的制作方法具有较少的光罩制造工艺数，在实施上较为简单，并具有较低的生产成本。
(二)本发明不需如公知在平坦层及彩色滤光层等较厚的膜层中形成接触窗来连接像素电极与源极/漏极，因此可有效降低制造工艺的困难度，并进一步提高制造工艺合格率。
(三)本发明的薄膜晶体管阵列基板整合了彩色滤光图案的制作，有助于提升液晶显示面板的分辨率与像素的开口率，并且可避免以往彩色滤光基板与薄膜晶体管阵列基板接合时可能产生的对位误差。
(四)本发明的薄膜晶体管阵列基板上的黑色矩阵除了具有遮光的效果之外，亦可作为薄膜晶体管阵列基板与对向基板之间的间隙物，用以维持薄膜晶体管阵列基板与对向基板之间的间距。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (26)
1.一种薄膜晶体管阵列基板的制作方法，包括：
提供一基板，其中该基板上划分有多个次像素区；
在该基板上形成图案化的一第一导电层、一绝缘层与一通道层，以在该基板上定义出多条相互平行的栅极配线，且每一栅极配线的一端具有一栅极端埠；
在该些次像素区内形成对应的多个彩色滤光图案；
移除每一栅极端埠的至少部份该绝缘层与该通道层，以暴露出该第一导电层；
移除部份厚度的该些彩色滤光图案，以暴露出该些栅极配线；
形成图案化的一透明电极层与一第二导电层，以定义出多条数据配线、多个电极图案与多个源极/漏极，其中该些数据配线相互平行并与该些栅极配线相交，该些电极图案对应位于该些次像素区内，该些源极/漏极对应于该些次像素区而配置于所属的该栅极配线上方，且每一源极/漏极分别连接其所对应的该数据配线与该电极图案；
在该基板上形成一黑色矩阵，且该黑色矩阵至少暴露出该些电极图案；以及
以该黑色矩阵为罩幕移除该些电极图案中的该第二导电层。
2.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征是，在形成图案化的该透明电极层与该第二导电层时，更包括定义出多个栅极端埠接点以及多个数据端埠接点，其中该些栅极端埠接点对应位于该些栅极端埠被暴露的该第一导电层上，且每一数据配线的一端对应连接一数据端埠接点。
3.如权利要求2所述的薄膜晶体管阵列基板的制作方法，其特征是，在该基板上形成该黑色矩阵时，更包括使该黑色矩阵暴露出该些栅极端埠接点与该些数据端埠接点。
4.如权利要求3所述的薄膜晶体管阵列基板的制作方法，其特征是，更包括以该黑色矩阵为罩幕移除该些栅极端埠接点与该些数据端埠接点中的该第二导电层。
5.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征是，在形成该通道层之后，更包括形成一欧姆接触层，并且一并图案化该第一导电层、该绝缘层、该通道层与该欧姆接触层，而在图案化该第二导电层与该透明电极层之后，更包括进一步移除该第二导电层与该透明电极层所暴露的该欧姆接触层。
6.如权利要求5所述的薄膜晶体管阵列基板的制作方法，其特征是，在形成该欧姆接触层之后，更包括形成一接触金属层，并且一并图案化该第一导电层、该绝缘层、该通道层、该欧姆接触层与该接触金属层，而在图案化该第二导电层与该透明电极层之后，更包括进一步移除该第二导电层与该透明电极层所暴露的该接触金属层与该欧姆接触层。
7.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征是，在该基板上定义出该些栅极配线的同时，更定义出与该些栅极配线相互平行且通过该些次像素区的多条共用配线。
8.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征是，形成该些彩色滤光图案的步骤包括依序形成不同颜色的彩色滤光层于所对应的次像素区内。
9.如权利要求8所述的薄膜晶体管阵列基板的制作方法，其特征是，在形成该些彩色滤光图案的同时，更包括使至少一种颜色的彩色滤光层覆盖每一栅极端埠的至少一部份，以通过该彩色滤光层作为罩幕来移除每一栅极端埠的至少部份该绝缘层与该通道层，而暴露出该第一导电层。
10.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征是，移除部份厚度的该些彩色滤光图案的方法包括进行一灰化制造工艺。
11.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征是，在定义出该些栅极配线之后，并且在形成该些彩色滤光图案之前，更包括在该基板上全面形成一保护层，而在移除部份厚度的该些彩色滤光图案时，更包括移除该些栅极配线上方的该保护层，以暴露出该些栅极配线。
12.如权利要求11所述的薄膜晶体管阵列基板的制作方法，其特征是，在该基板上定义出该些栅极配线的同时，更定义出与该些栅极配线相互平行且通过该些次像素区的多条共用配线，而在移除该些栅极配线上方的该保护层时，亦同时移除该些共用配线上方的该保护层，以同时暴露出该些栅极配线与该些共用配线。
13.如权利要求11所述的薄膜晶体管阵列基板的制作方法，其特征是，移除部份厚度的该些彩色滤光图案以及部份的该保护层的方法包括进行一灰化制造工艺。
14.一种薄膜晶体管阵列基板，包括：
一基板；
一图案化的复合层，包括一第一导电层、一绝缘层与一通道层，以在该基板上定义出多条相互平行的栅极配线，其中每一栅极配线的一端具有一栅极端埠，且该栅极端埠上具有一开口，用以暴露出该第一导电层；
多个彩色滤光图案，配置于该基板上，并暴露出该复合层；
多条数据配线，配置于该些彩色滤光图案上，并与该些栅极配线相交，以在该基板上划分出多个次像素区；
多个像素电极，配置于所对应的该些次像素区内，并位于所对应的该彩色滤光图案上；
多个源极/漏极，对应于该些次像素区而配置于所属的该栅极配线上方，以分别与该第一导电层以及该半导体层构成一薄膜晶体管，且该些源极/漏极分别连接其所对应的该数据配线与该像素电极；以及
一黑色矩阵，配置于该基板上方，并暴露出该些像素电极。
15.如权利要求14所述的薄膜晶体管阵列基板，其特征是，更包括一欧姆接触层，配置于该通道层与该些源极/漏极之间。
16.如权利要求15所述的薄膜晶体管阵列基板，其特征是，更包括一接触金属层，配置于该欧姆接触层与该些源极/漏极之间。
17.如权利要求14所述的薄膜晶体管阵列基板，其特征是，该复合层更定义出与该些栅极配线相互平行且通过该些次像素区的多条共用配线，而该些彩色滤光图案更暴露出该些共用配线。
18.如权利要求14所述的薄膜晶体管阵列基板，其特征是，该些彩色滤光图案包括红色、绿色与蓝色彩色滤光图案。
19.如权利要求14所述的薄膜晶体管阵列基板，其特征是，更包括一图案化的保护层，配置于该些彩色滤光图案与该基板之间以及该些彩色滤光图案与该复合层之间。
20.如权利要求19所述的薄膜晶体管阵列基板，其特征是，该保护层的材质包括氮化硅。
21.如权利要求14所述的薄膜晶体管阵列基板，其特征是，该些源极/漏极是由一透明导电层与一第二金属层所构成，且该第二金属层位于该透明导电层上。
22.如权利要求21所述的薄膜晶体管阵列基板，其特征是，该些像素电极是由该透明导电层所构成。
23.如权利要求21所述的薄膜晶体管阵列基板，其特征是，更包括多个栅极端埠接点，配置于所对应的该些栅极端埠上，并分别通过该些开口耦接到该第一导电层。
24.如权利要求23所述的薄膜晶体管阵列基板，其特征是，该些栅极端埠接点是由该透明导电层所构成。
25.如权利要求21所述的薄膜晶体管阵列基板，其特征是，更包括多个数据端埠接点，连接于所对应的该些数据配线的一端。
26.如权利要求25所述的薄膜晶体管阵列基板，其特征是，该些数据端埠接点是由该透明导电层所构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101157759A CN100452363C (zh) | 2006-08-16 | 2006-08-16 | 薄膜晶体管阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101157759A CN100452363C (zh) | 2006-08-16 | 2006-08-16 | 薄膜晶体管阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1905166A true CN1905166A (zh) | 2007-01-31 |
| CN100452363C CN100452363C (zh) | 2009-01-14 |
Family
ID=37674378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101157759A Expired - Fee Related CN100452363C (zh) | 2006-08-16 | 2006-08-16 | 薄膜晶体管阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100452363C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102722056A (zh) * | 2011-03-29 | 2012-10-10 | 京东方科技集团股份有限公司 | 彩色滤光阵列基板及其制造方法和液晶显示面板 |
| CN103105711A (zh) * | 2011-11-09 | 2013-05-15 | 三菱电机株式会社 | 布线构造和具备其的薄膜晶体管阵列基板以及显示装置 |
| CN106646997A (zh) * | 2016-12-27 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种佳能光罩制作色阻层的挡板标识及其使用方法 |
| WO2018170971A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| CN109343269A (zh) * | 2018-10-12 | 2019-02-15 | 友达光电股份有限公司 | 阵列基板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| JP4961077B2 (ja) * | 2001-03-15 | 2012-06-27 | 大日本印刷株式会社 | 液晶表示装置用の電極基板およびその製造方法 |
| KR100916603B1 (ko) * | 2002-12-09 | 2009-09-14 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100951731B1 (ko) * | 2002-12-31 | 2010-04-08 | 하이디스 테크놀로지 주식회사 | 티에프티-엘씨디 및 그 제조방법 |
| KR100607519B1 (ko) * | 2004-05-24 | 2006-08-02 | 엘지.필립스 엘시디 주식회사 | 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법 |
| US7612373B2 (en) * | 2004-06-30 | 2009-11-03 | Lg Display Co., Ltd. | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor |
-
2006
- 2006-08-16 CN CNB2006101157759A patent/CN100452363C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102722056A (zh) * | 2011-03-29 | 2012-10-10 | 京东方科技集团股份有限公司 | 彩色滤光阵列基板及其制造方法和液晶显示面板 |
| CN103105711A (zh) * | 2011-11-09 | 2013-05-15 | 三菱电机株式会社 | 布线构造和具备其的薄膜晶体管阵列基板以及显示装置 |
| CN103105711B (zh) * | 2011-11-09 | 2016-04-06 | 三菱电机株式会社 | 布线构造和具备其的薄膜晶体管阵列基板以及显示装置 |
| CN106646997A (zh) * | 2016-12-27 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种佳能光罩制作色阻层的挡板标识及其使用方法 |
| WO2018170971A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| US10181479B2 (en) | 2017-03-22 | 2019-01-15 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method thereof |
| CN109343269A (zh) * | 2018-10-12 | 2019-02-15 | 友达光电股份有限公司 | 阵列基板 |
| CN109343269B (zh) * | 2018-10-12 | 2021-08-20 | 友达光电股份有限公司 | 阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100452363C (zh) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100350319C (zh) | 液晶显示板及其制造方法 | |
| CN1610110A (zh) | 显示器件的薄膜晶体管基板及其制造方法 | |
| CN1275075C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1677207A (zh) | 液晶显示器及其制造方法 | |
| CN1991539A (zh) | 液晶显示器件及其制造方法 | |
| CN101079429A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1550827A (zh) | 液晶显示装置及其制造方法 | |
| CN1794076A (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
| CN1677209A (zh) | 液晶显示器件及其制造方法 | |
| CN1797150A (zh) | 液晶显示器件及其制作方法 | |
| CN1702531A (zh) | 液晶显示器件及其制造方法 | |
| CN1892394A (zh) | 液晶显示器件及其制造方法 | |
| CN1495477A (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
| CN1866083A (zh) | 液晶显示器件的阵列基板及其制造方法 | |
| CN1819217A (zh) | 有源矩阵衬底及其制造方法 | |
| CN1605918A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1991456A (zh) | 液晶显示器及其制造方法 | |
| CN101060130A (zh) | 有源式有机发光二极管显示装置及其制造方法 | |
| CN1885549A (zh) | 电光显示装置及其制造方法 | |
| CN1896821A (zh) | 半透射型液晶显示装置及其制造方法 | |
| CN1614742A (zh) | 采用水平电场的薄膜晶体管基板及其制造方法 | |
| CN1755469A (zh) | 薄膜半导体装置及其制造方法、电光装置和电子机器 | |
| CN101060162A (zh) | 有机薄膜晶体管及其制造方法和显示器件 | |
| CN1606125A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN1975544A (zh) | 液晶显示装置基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD. Effective date: 20071123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071123 Address after: Hsinchu City, Taiwan, China Applicant after: AU OPTRONICS Corp. Address before: China Taiwan Taoyuan County Applicant before: QUANTA DISPLAY INCORPORATION |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090114 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |