CN1892588A - 基于存储器访问指令生成执行指令的装置、系统和方法 - Google Patents

基于存储器访问指令生成执行指令的装置、系统和方法 Download PDF

Info

Publication number
CN1892588A
CN1892588A CN 200610100782 CN200610100782A CN1892588A CN 1892588 A CN1892588 A CN 1892588A CN 200610100782 CN200610100782 CN 200610100782 CN 200610100782 A CN200610100782 A CN 200610100782A CN 1892588 A CN1892588 A CN 1892588A
Authority
CN
China
Prior art keywords
address
execution command
instruction
memory reference
address date
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610100782
Other languages
English (en)
Other versions
CN100424634C (zh
Inventor
A·纳韦
E·威斯曼
I·卡扎钦斯基
I·索拉尼
Y·卡扎里诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1892588A publication Critical patent/CN1892588A/zh
Application granted granted Critical
Publication of CN100424634C publication Critical patent/CN100424634C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Power Sources (AREA)
  • Devices For Executing Special Programs (AREA)
  • Advance Control (AREA)

Abstract

本发明的实施例提供了一种生成执行指令的装置、系统和方法。一些说明性实施例可包括根据表示存储器地址的存储器访问指令的存储器地址数据生成预定可执行格式的执行指令。描述和声明了其它实施例。

Description

基于存储器访问指令生成执行指令的装置、系统和方法
背景技术
电源管理操作例如可涉及核心计时控制、活动状态操作、空闲状态操作和/或热控制，例如高级配置和电源接口(ACPI)规范所定义的。
常规的计算平台可执行一操作系统，它能通过生成指示代表要激活的操作的存储器地址的输入/输出映射事务来激活电源管理操作。
附图说明
在说明书的结论部分中特别指出并清楚地声明了被认为是本发明的主题。然而，有关组织和操作方法的本发明连同其目的、特征和优点可在阅读附图时通过参考以下的详细描述加以理解，其中：
图1足示出根据本发明的一些说明性实施例的包括执行指令生成器的计算平台的示意图。
图2是示出根据本发明的一个说明性实施例的执行指令生成器的示意图。
图3是示出根据本发明的另一说明性实施例的执行指令生成器的示意图。
图4是示出根据本发明的一些说明性实施例的生成执行指令的方法的示意性流程图。
可以理解，为了说明的简化和清楚，图中示出的元件不必按比例绘制，例如，为清楚起见，相对于其它元件可以夸大一些元件的尺寸。此外，只要认为是合适的，可在附图之间重复标号以指示相应或相似的元件。
具体实施方式
在以下的详细描述中，阐述了大量具体细节以提供对本发明的透彻理解。然而，本领域的普通技术人员可以理解，本发明可在没有这些具体细节的情况下实施。在其它实例中，不详细描述公知方法、程序、组件和电路以免模糊本发明。
除非另外特别声明，如以下讨论中显见的，可以理解：贯穿本说明书，使用诸如“处理”、“计算”、“确定”等的术语的讨论表示计算机或计算系统或者类似电子计算设备的动作和/或过程，它们将被表示为计算系统的寄存器和/或存储器中的物理量(诸如电子量)操作和/或转换成类似地表示为计算系统的存储器、寄存器或其它这种信息存储、传输或显示装置内的物理量的其它数据。此外，术语“多个”可贯穿说明书用于描述两个或更多的组件、设备、参数等。
这里使用的短语“存储器访问指令”表示用于访问一个或多个存储器地址的指令、命令、指示和/或函数，例如通过读写一个或多个存储器地址。在本发明的一些说明性实施例中，存储器访问指令可包括输入/输出(I/O)映射事务指令，例如如本领域中已知的。在本发明的一些说明性实施例中，存储器访问指令可由操作系统(OS)和/或任何其它合适的模块生成，并例如可包括I/O映射指令，如2000年7月27日出版的高级配置和电源接口(ACPI)规范、版本2.0所定义的。存储器访问指令可指示期望的操作，例如核心计时控制操作、活动状态控制操作(也称作“P状态操作”)、空闲状态控制操作(也称作“C状态操作”)、热控制操作和/或要执行的任何其它合适的操作，例如作为控制方案的一部分，如ACPI规范所定义的电源管理控制方案和/或电源优化控制方案。例如，存储器访问指令可包括与表示期望操作的存储器地址相对应的地址数据。
这里所使用的短语“执行指令”可表示可由处理器，例如由处理器的一个或多个逻辑元件执行的类型和/或格式的指令、命令、指示和/或函数。在本发明的一些示例性实施例中，执行指令可包括监视器等待(MWAIT)指令，例如由2005年4月出版的IA-32 IntelArchitecture Software Developer’s Manual，卷2A：Instruction Set Reference A-M所定义的。MWAIT指令例如可涉及期望的C状态操作。例如，MWAIT指令可包括表示期望的C状态操作的目标C状态参数。例如，C-1状态可涉及执行状态，C-2状态可涉及低节能状态，C-3状态可涉及中间节能状态，C-4状态可涉及高节能状态，例如ACPI规范所定义的。
本发明的一些说明性实施例包括根据接收到的存储器访问指令的地址数据生成预定可执行格式的执行指令的设备、系统和/或方法，如以下详细描述的。在本发明的一些说明性实施例中，存储器地址指令可至少部分转换为执行指令，如以下所描述的。
参考图1，其中示意性地示出了根据本发明的一些说明性实施例的计算平台100。
在本发明的一些实施例中，计算平台100可包括或可以是便携式计算平台，例如可以由诸如电池的便携式电源供电。在本发明的其它实施例中，计算平台100可包括或可以是非便携式计算平台。
尽管本发明在这方面不受限制，平台100例如可包括和/或可以是个人计算机、台式计算机、移动计算机、膝上计算机、笔记本计算机、终端、工作站、服务器计算机、个人数字助理(PDA)设备、平板计算机、网络设备、微控制器、移动电话、照相机或任何其它合适的计算和/或通信设备。
根据本发明的一些说明性实施例，平台100可包括处理器102。处理器102例如可包括中央处理单元(CPU)、数字信号处理器(DSP)、微处理器、主机处理器、多个处理器、控制器、芯片、微芯片或任何其它合适的多用途或专用处理器或控制器。处理器101可包括处理器核心104，例如包括本领域已知的一个或多个运算逻辑单元(ALU)。
根据本发明的一些说明性实施例，平台100也可包括输入单元118、输出单元120、存储器单元114和/或存储单元122。平台100可附加地包括其它合适的硬件组件和/或软件组件。
输入单元118例如可包括键盘、鼠标、触摸垫或其它合适的指示设备或输入设备。输出单元120例如可包括阴极射线管(CRT)监视器、液晶显示器(LCD)监视器或其它合适的监视器或显示器单元。
存储单元122例如可包括硬盘驱动器、软盘驱动器、光盘(CD)驱动器、可记录CD(CD-R)驱动器或其它合适的可拆卸和/或固定的存储单元。
存储器单元114例如可包括随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步DRAM(SD-RAM)、闪存、易失性存储器、非易失性存储器、高速缓存、缓冲器、短期存储器单元、长期存储器单元或其它合适的存储器单元或存储单元。
根据本发明的一些说明性实施例，存储器单元例如可存储一个或多个OS指令116。当由处理器102执行时，OS指令116可导致OS应用程序108，例如如本领域已知的。OS 108可生成至少一个存储器访问指令110，例如作为根据ACPI规范的电源管理控制方案的一部分。存储器访问指令110例如可包括I/O读指令，它包含与例如存储器114的存储器地址相对应的地址数据，它可表示一预定操作。该预定操作例如可包括电源管理/优化操作，例如C状态操作。因此，地址数据可对应于表示要执行的C状态操作的存储器114的数据地址。
根据本发明的一些说明性实施例，处理器102可包括执行指令生成器106，以根据存储器访问指令110的地址数据生成例如可由处理器核心104执行的预定格式的执行指令112。例如，指令生成器106可生成与存储器访问指令110的地址数据相对应的MWAIT指令，如下所述。
这里在例如计算平台100的计算平台的说明性实施例的环境中描述本发明的各方面，其中包括作为处理器一部分(如处理器102)的指令生成器(如生成器106)。但是，本领域的熟练技术人员可以理解，根据本发明的其它实施例，指令生成器可与处理器分开作为计算平台的一部分。
参考图2，其中示意性地示出了根据本发明的一说明性实施例的指令生成器200。虽然本发明在这方面不受限制，但指令生成器200可执行指令生成器106(图1)的功能。
根据本发明的一些说明性实施例，指令生成器200可包括指令俘获模块204以俘获(“标记”)一接收到的存储器访问指令信号202。存储器访问指令信号202例如可包括地址数据，例如对应于存储器114(图1)的地址。存储器访问指令202还可包括任何合适的非地址数据，例如包括指令数据和/或指令参数，如本领域已知的。指令俘获模块204可生成一个与存储器访问指令信号202基本一致的信号206，以及包含指令信号202的地址数据的信号228。俘获模块204还可生成包含指令信号202的非地址数据的至少一部分的信号208。
根据本发明的一些说明性实施例，指令生成器200可根据存储器访问指令信号202的地址数据生成例如要提供给处理器核心104(图1)的指令信号210，如下所述。
在本发明的一些说明性实施例中，指令生成器200例如可根据存储器访问指令202的地址数据选择性地生成指令信号210，包括存储器访问指令202或与存储器访问指令202的地址数据相对应的执行指令214，如下所述。
根据本发明的一些说明性实施例，指令生成器200也可包括控制器226、转换器222、组合器218和/或选择器212，如下所述。
根据本发明的一些说明性实施例，控制器226可确定存储器访问指令202的地址数据是否对应于一个或多个预定的执行指令，如下所述。
根据本发明的一些说明性实施例，控制器226可比较信号228的地址数据和与一个或多个预定执行指令相对应的一个或多个存储器地址的组的预定地址数据。例如，一个或多个预定执行指令可通过例如存储器114(图1)的存储器地址序列来表示。该存储器序列例如可由与存储器地址序列的第一个存储器地址相对应的基指针值230以及与序列中的地址数相对应的范围值232来限定。本领域的熟练技术人员可以理解，在本发明的其它实施例中，存储器地址序列可按任何其它合适的方式来限定。例如，存储器地址序列可通过基指针值230和与地址序列中的最后一个地址相对应的端指针来限定。
尽管这里针对由存储器地址序列所表示的一个或多个执行指令来描述本发明的一些说明性实施例，但本领域的熟练技术人员将理解，在本发明的其它实施例中，这一个或多个执行指令可由任何其它存储器地址的所需配置来表示，例如存储器地址的非连续组。
根据本发明的一些说明性实施例，控制器226可将信号228的地址数据与基指针值230和/或范围值232的值进行比较。控制器226例如可根据信号228的存储器地址数据与基指针值230和/或范围值232之间的比较来确定存储器访问指令202是否对应于预定执行指令之一。例如，如果信号228的地址数据对应于一地址值，则控制器226可确定存储器访问指令202对应于预定执行指令之一，其中所述地址值等于或大于基指针值230；且等于或小于基指针值230和范围值232之和。
根据本发明的一些说明性实施例，例如如果控制器226确定存储器访问指令202对应于预定执行指令之一，则指令生成器200能确定与信号228的地址数据所表示的操作相对应的至少一个执行指令参数220，如下所述。
根据本发明的一些说明性实施例，转换器222可将存储器访问信号202所表示的存储器地址转换成执行指令参数220。例如，转换器222可包括一表，例如查找表(LUT)223，它包括由一组索引值229标识的一组预定执行指令参数227，例如C状态参数。控制器226可生成索引信号224，它的值对应于指示执行指令参数的索引值229之一，例如对应于信号202的存储器地址。例如，参数227可按照表示与参数227相对应的执行指令的存储器地址的顺序进行排列。根据该示例，索引值229可包括值的预定序列，例如序列1，2，3...。因此，控制器226可生成索引信号224，它的值对应于信号228的地址值和基指针值230之差。
在本发明的一个说明性实施例中，上述一个或多个预定执行指令可包括分别由N个存储器地址n、n+1、n+2...n+N-1的序列表示的N个执行指令。因此，表223可包括由具有值i、i+1、i+2...i+N-1的N个相应索引值229所标识的N个指令参数227，例如其中i＝1或任何其它期望的数。因此，控制器226可生成索引信号224，例如具有值j＝m-bp+i，其中m表示信号228的存储器地址，且bp表示基指针值230。
根据本发明的一些说明性实施例，组合器218可通过将执行指令参数220与信号208的非地址数据组合来生成执行指令214。例如根据参数220和/或信号208的非地址数据的类型，组合器218可执行任何合适的组合方法。
根据本发明的一些说明性实施例，例如，控制器226可用控制信号216控制选择器212，以选择性地生成包含执行指令214或信号206的存储器访问指令的指令信号210。例如，如果控制器226确定存储器访问指令202的存储器地址数据对应于预定执行指令之一，则控制器226可控制选择器212以生成包含执行指令214的指令信号210；以及例如如果控制器226确定存储器访问指令202的存储器地址数据不对应于预定执行指令中的任一个，则生成包含存储器访问指令202的指令信号210。
再参考图1，在本发明的一些说明性实施例中，处理器核心104能执行一个或多个MWAIT指令，例如用于激活相应的C状态操作。MWAIT指令可包括与目标C状态有关的一MWAIT(目标C状态)指令，例如根据ACPI规范。在本发明的这些示例性实施例中，指令生成器106能生成包括与存储器访问指令110所表示的目标C状态相对应的MWAIT(目标C状态)的执行指令112，如下所述。
现参考图3，其中示意性地示出了根据本发明的另一说明性实施例的指令生成器300。虽然本发明在这方面不受限制，但指令生成器300可执行指令生成器106(图1)的功能。
根据本发明的一些说明性实施例，指令生成器300可根据存储器访问指令信号302的地址数据生成例如要提供给处理器核心104(图1)的指令信号310。在本发明的一些说明性实施例中，指令生成器300例如可根据存储器地址指令302的地址数据选择性地生成指令信号310，它包括存储器访问指令302或者与存储器访问指令302的地址数据相对应的MWAIT指令314，如下所述。
根据本发明的一些说明性实施例，指令生成器300可包括指令俘获模块304以标记存储器访问指令信号302。存储器访问指令信号302例如可包括地址数据，例如对应于存储器114(图1)的地址。指令俘获模块304可生成与存储器访问指令信号302基本一致的信号306；以及包括指令信号302的地址数据的信号328。
根据本发明的一些说明性实施例，指令生成器300还可包括控制器326、转换器322和/或选择器312，如下所述。
根据本发明的一些说明性实施例，控制器326可确定存储器访问指令302的地址数据是否分别对应于一个或多个预定MWAIT指令，如下所述。
根据本发明的一些说明性实施例，控制器326可将信号328的地址数据和与一个或多个MWAIT指令相对应的一个或多个存储器地址组的预定地址数据进行比较。在一个示例性实施例中，这一个或多个MWAIT指令可由存储器114(图1)的存储器地址序列表示。该存储器地址的序列例如可由与表示C-2状态操作的存储器地址相对应的2级基点(“LVL2B”)值330；以及与存储器地址序列中的地址数相对应的C状态范围(“CST_RANGE”)值332来确定。
根据本发明的一些说明性实施例，控制器326例如可根据信号328的存储器地址数据与LVL2B值330和/或CST_RANGE值332之间的比较来确定存储器访问指令302是否对应于MWAIT指令之一。例如，如果信号328的地址数据对应于一地址值，控制器326可确定存储器访问指令302对应于MWAIT指令之一，其中所述地址值等于或大于LVL2B值330；且等于或小于LVL2B值330和CST_RANGE值332之和。
根据本发明的一些说明性实施例，转换器322可将存储器访问指令302所表示的存储器地址转换成MWAIT指令314。例如，控制器326可生成索引信号324，其值指示存储器访问指令302的存储器地址数据所表示的C状态参数，且转换器322可基于索引信号324生成MWAIT指令314。。
在本发明的一个说明性实施例中，这一个或多个MWAIT指令可包括N’MWAIT指令，它们分别由N’个存储器地址n’、n’+1、n’+2...n’+N’-1的序列表示。例如，MWAIT指令可包括分别对应于状态C-2、C-3和C-4的三个MWAIT指令。
因此，控制器326可生成索引信号324，例如具有值m’-L，其中m’表示信号328的存储器地址，且L表示LVL2B 330的值。转换器322可生成与状态j’+2相对应的MWAIT指令314，其中j’表示索引324的值。
根据本发明的一些说明性实施例，例如，控制器326可用控制信号316控制选择器312，以选择性地生成包含MWAIT指令314或信号306的存储器访问指令的指令信号310。例如，如果控制器326确定存储器访问指令302的存储器地址数据对应于预定MWAIT指令之一，则控制器326可控制选择器312以生成包含执行指令314的指令信号310；以及例如如果控制器326确定存储器访问指令302的存储器地址数据不对应于预定执行指令中的任一个，则生成包含存储器访问指令302的指令信号310。
虽然本发明的范围在这方面不受限制，但本发明的一些说明性实施例可涉及能生成执行指令的指令生成器，例如指令生成器300，其依照一个或多个节能方案，例如电源优化方案和/或电源管理方案。然而，本领域的熟练技术人员可以理解，本发明的其它实施例可包括执行指令生成器，它能依照任何其它的合适方案(例如温度方案、频率方案和/或电压缩放方案)生成执行指令，如本领域已知的。
现参考图4，其中示意性地示出了根据本发明的一些说明性实施例的生成执行指令的方法。
如框402所示，该方法可包括根据表示存储器地址的接收到的存储器访问指令的地址数据生成预定可执行格式的执行指令。根据接收到的存储器访问指令的地址数据生成执行指令例如可包括根据用于访问存储器地址的接收到的输入/输出映射指令的地址数据来生成执行指令。
如框404所示，生成执行指令例如可包括根据地址数据选择性地生成执行指令。例如，该方法可包括将存储器访问指令的地址数据和与一个或多个预定执行指令相对应的一个或多个存储器地址的组的预定地址数据进行比较，如框406所示。该方法还包括：例如如果存储器访问指令的地址数据与所示存储器地址的组之一的地址数据相匹配，则生成执行指令，如框408所示。该方法可包括：例如如果存储器访问指令的地址数据不匹配存储器地址组之一的地址数据，则选择存储器访问指令，如框415所示。
如框410所示，生成执行指令可包括根据地址数据确定执行指令的一个或多个参数。生成执行指令可包括将执行指令的一个或多个参数与存储器访问指令的非地址数据组合，如框412所示。
根据具体用或根据具体的设计要求，本发明的实施例可通过软件、硬件、固件或软件、硬件和/或固件的任何组合来执行。本发明的实施例可包括单元和子单元，它们可整体或部分地相互分开或组合在一起，并可用特定的多用途或通用处理器或设备实现，如本领域已知的。本发明的一些实施例可包括缓冲器、寄存器、存储单元和/或存储器单元，用于临时或长期存储数据和/或便于特定实施例的操作。
虽然这里已示出并描述了本发明的某些特点，本领域的普通技术人员可进行许多修改、替换、改变和等效。因此，可以理解，所附权利要求书旨在覆盖落在本发明的真实范围内的所有这些修改和变化。

Claims (22)

1.一种设备，包括：
指令生成器，用于根据表示存储器地址的存储器访问指令的存储器地址数据生成预定可执行格式的执行指令。
2.如权利要求1所述的设备，其特征在于，所述存储器访问指令包括用于访问所述存储器访问指令的存储器地址的输入/输出映射指令。
3.如权利要求1所述的设备，其特征在于，所述指令生成器能根据所述地址数据选择性地生成所述执行指令。
4.如权利要求3所述的设备，其特征在于，所述指令生成器包括：
控制器，用于将所述存储器访问指令的地址数据与表示一个或多个预定执行指令的一个或多个存储器地址的组的预定地址数据进行比较，
其中，所述指令生成器能生成由与地址数据匹配的地址存储器所代表的所述执行指令。
5.如权利要求4所述的设备，其特征在于，所述一个或多个存储器地址的组包括存储器地址的序列，其中所述预定地址数据至少包括定义所述存储器地址的序列的第一和第二值。
6.如权利要求5所述的设备，其特征在于，所述第一值包括指示所述序列的第一存储器地址的基指针值，且其中所述第二值包括指示所述序列中存储器地址数的范围值。
7.如权利要求6所述的设备，其特征在于，所述基指针包括2级基指针值，且其中所述范围值包括c状态范围值。
8.如权利要求4所述的设备，其特征在于，所述指令生成器能根据所述地址数据确定所述执行指令的一个或多个参数，并将所述所述执行指令的一个或多个参数与所述存储器访问指令的非地址数据组合。
9.如权利要求4所述的设备，其特征在于，所述控制器能根据所述地址数据生成指示所述执行指令的索引值，其中所述指令生成器进一步包括：
转换器，用于将所述索引值转换成所述执行指令的一个或多个参数；以及
组合器，用于通过将所述执行指令的一个或多个参数与所述存储器访问指令的非地址数据组合来生成所述执行指令。
10.如权利要求1所述的设备，其特征在于，所述执行指令包括要由处理器执行的电源管理指令。
11.如权利要求1所述的设备，其特征在于，所述执行指令包括与目标c状态操作相对应的MWAIT指令，它与所述存储器地址相关联。
12.一种方法，包括：
根据表示存储器地址的存储器访问指令的存储器地址数据，生成预定可执行格式的执行指令。
13.如权利要求12所述的方法，其特征在于，根据所述接收到的存储器访问指令的地址数据生成所述执行指令包括根据用于访问所述存储器地址的接收到的输入/输出映射指令的地址数据生成所述执行指令。
14.如权利要求12所述的方法，其特征在于，生成所述执行指令包括根据所述地址数据选择性地生成所述执行指令。
15.如权利要求14所述的方法，其特征在于，选择性地生成所述执行指令包括：
将所述存储器访问指令的地址数据与表示一个或多个预定执行指令的一个或多个存储器地址的组的预定地址数据进行比较；以及
如果所述存储器访问指令的地址数据与所述存储器地址的组之一的地址数据相匹配，生成所述执行指令。
16.如权利要求15所述的方法，其特征在于，将所述存储器访问指令的地址数据与所述预定地址数据进行比较包括将所述存储器访问指令的地址数据与包括存储器地址的序列的所述存储器地址组的预定地址数据进行比较，所述预定的地址数据至少包括定义所述存储器地址的序列的第一和第二值。
17.如权利要求16所述的方法，其特征在于，将所述存储器访问指令的地址数据与所述预定地址数据进行比较包括将所述存储器访问指令的地址数据与所述预定地址数据进行比较，该预定地址数据包括含所述序列的第一存储器地址的所述第一值以及含所述序列中的存储器地址数的第二值。
18.如权利要求12所述的方法，其特征在于，根据所述地址数据生成所述执行指令包括：
根据所述地址数据确定所述执行指令的一个或多个参数；以及
将所述执行指令的一个或多个参数与所述存储器访问指令的非地址数据组合。
19.如权利要求12所述的方法，其特征在于，生成所述执行指令包括生成与目标c状态操作相对应的MWAIT指令，它与所述存储器地址相关联。
20.一种系统，包括：
存储器，它具有一个或多个存储器地址；以及
指令生成器，它根据表示所述存储器地址之一的存储器访问指令的存储器地址数据生成预定可执行格式的执行指令。
21.如权利要求20所述的系统，其特征在于，包括处理器核心，以执行所述执行指令。
22.如权利要求20所述的系统，其特征在于，所述指令生成器能根据所述地址数据选择性地生成所述执行指令。
CNB2006101007821A 2005-06-30 2006-06-30 基于存储器访问指令生成执行指令的装置、系统和方法 Expired - Fee Related CN100424634C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/170,115 US8281083B2 (en) 2005-06-30 2005-06-30 Device, system and method of generating an execution instruction based on a memory-access instruction
US11/170,115 2005-06-30

Publications (2)

Publication Number Publication Date
CN1892588A true CN1892588A (zh) 2007-01-10
CN100424634C CN100424634C (zh) 2008-10-08

Family

ID=37081611

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101007821A Expired - Fee Related CN100424634C (zh) 2005-06-30 2006-06-30 基于存储器访问指令生成执行指令的装置、系统和方法

Country Status (4)

Country Link
US (2) US8281083B2 (zh)
EP (1) EP1739548A2 (zh)
JP (2) JP4805037B2 (zh)
CN (1) CN100424634C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731616A (zh) * 2015-03-25 2015-06-24 浪潮集团有限公司 一种关闭Linux OS下Intel CPU节能模式的方法
CN110647234A (zh) * 2019-09-27 2020-01-03 联想(北京)有限公司 一种指令处理方法及电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US9085872B2 (en) * 2011-06-03 2015-07-21 Darin R. Kruse Lubricated soil mixing system and methods
WO2013147865A1 (en) * 2012-03-30 2013-10-03 Intel Corporation A mechanism for saving and retrieving micro-architecture context
US10372616B2 (en) * 2015-06-03 2019-08-06 Renesas Electronics America Inc. Microcontroller performing address translations using address offsets in memory where selected absolute addressing based programs are stored
US10108529B2 (en) 2015-10-13 2018-10-23 International Business Machines Corporation Dynamic instrumentation based on detected errors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802338A (en) * 1996-10-01 1998-09-01 International Business Machines Corporation Method of self-parallelizing and self-parallelizing multiprocessor using the method
JP4020500B2 (ja) 1998-07-03 2007-12-12 富士通株式会社 メモリアクセス命令削減装置および記録媒体
US6360327B1 (en) * 1999-03-12 2002-03-19 Compaq Information Technologies Group, L.P. System with control registers for managing computer legacy peripheral devices using an advanced configuration power interface software power management system
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US6789184B1 (en) * 2000-09-29 2004-09-07 Intel Corporation Instruction address generation and tracking in a pipelined processor
CN100351935C (zh) * 2000-10-23 2007-11-28 松下电器产业株式会社 主系统、驱动装置、及用于该主系统和驱动装置的信息记录和读取方法
US7418714B2 (en) * 2002-02-26 2008-08-26 Microsoft Corporation Employing three parameter buffer access in connection with SMBus notifications
JP3851289B2 (ja) 2003-04-22 2006-11-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム、記録媒体、及び制御方法
JP2005141522A (ja) * 2003-11-07 2005-06-02 Naltec Inc データ処理装置
US7457936B2 (en) * 2003-11-19 2008-11-25 Intel Corporation Memory access instruction vectorization
US7451333B2 (en) * 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7386688B2 (en) * 2004-07-29 2008-06-10 Hewlett-Packard Development Company, L.P. Communication among partitioned devices
US7257679B2 (en) * 2004-10-01 2007-08-14 Advanced Micro Devices, Inc. Sharing monitored cache lines across multiple cores

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731616A (zh) * 2015-03-25 2015-06-24 浪潮集团有限公司 一种关闭Linux OS下Intel CPU节能模式的方法
CN110647234A (zh) * 2019-09-27 2020-01-03 联想(北京)有限公司 一种指令处理方法及电子设备

Also Published As

Publication number Publication date
JP5172979B2 (ja) 2013-03-27
CN100424634C (zh) 2008-10-08
US8281083B2 (en) 2012-10-02
JP2007026436A (ja) 2007-02-01
US20130036317A1 (en) 2013-02-07
US20070005910A1 (en) 2007-01-04
US9063729B2 (en) 2015-06-23
EP1739548A2 (en) 2007-01-03
JP4805037B2 (ja) 2011-11-02
JP2011134340A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
CN1892588A (zh) 基于存储器访问指令生成执行指令的装置、系统和方法
US8239724B2 (en) Error correction for a data storage device
CN102483703B (zh) 计算机线程至异构资源的映射
US8327220B2 (en) Data storage device with verify on write command
Yang et al. Online memory compression for embedded systems
Bae et al. {FlashNeuron}:{SSD-Enabled}{Large-Batch} Training of Very Deep Neural Networks
US20130031298A1 (en) Including performance-related hints in requests to composite memory
JP2013137770A (ja) Ｌｂａビットマップの使用
CN1442772A (zh) 用于数字计算机的节电技术
CN112115067A (zh) 闪存物理资源集合管理装置及方法及计算机可读取存储介质
CN105094691A (zh) 一种数据操作的方法、设备和系统
US8433873B2 (en) Disposition instructions for extended access commands
US8972629B2 (en) Low-contention update buffer queuing for large systems
CN1752917A (zh) 与非门快闪存储器的物理接口、接口方法和管理设备
CN1869936A (zh) 电子设备及其引导方法
RU2285286C2 (ru) Использование контекстного идентификатора в кэш-памяти
CN116860665A (zh) 由处理器执行的地址翻译方法及相关产品
CN1828538A (zh) 嵌入式系统中直接从文件系统运行程序的实现方法
JPWO2010058440A1 (ja) メモリ初期化方法、メモリ初期化プログラム
KR100809293B1 (ko) 가상 머신에서 스택을 관리하는 장치 및 그 방법
CN112214162A (zh) 存储装置和控制方法
JP2004240965A (ja) Ｊａｖａ（登録商標）プログラムでのクラスローディング過程を短縮するシステム及び方法
CN110851273B (zh) 一种基于混合内存的程序处理方法和基于混合内存的设备
CN1295624C (zh) 高速缓冲存储器及控制方法
CN1831800A (zh) 应用于usb装置间数据复制的方法与系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20130630