CN1888994A

CN1888994A - 多串行总线无源背板

Info

Publication number: CN1888994A
Application number: CNA2005100467787A
Authority: CN
Inventors: 于海斌; 康凯; 赵海燕
Original assignee: Shenyang Zhongke Bowei Automation Technology Co Ltd
Current assignee: Shenyang Zhongke Bowei Automation Technology Co Ltd
Priority date: 2005-06-29
Filing date: 2005-06-29
Publication date: 2007-01-03
Anticipated expiration: 2025-06-29
Also published as: CN100414465C

Abstract

本发明涉及自动控制领域中分散控制站、分布式控制系统、可编程逻辑控制器等的背板组件，具体公开一种多串行总线无源背板。它包括电源背板，控制器背板，I/O背板，背板延长器，终端匹配模块，其中终端匹配模块与末端I/O背板相连；总体采用多串行总线技术，低速串行总线与中速串行总线混合设计，多种串行总线同时工作；具体体现为I/O背板的3种串行总线通路，3种串行总线通路分别连接不同的I/O模块。本发明同时具有可靠性高、支持模块数量多、支持模块种类全、通信速度高、成本低等特点。

Description

多串行总线无源背板

技术领域

本发明涉及自动控制领域中分散控制站、DCS(分布式控制系统)、PLC(可编程逻辑控制器)等的背板组件，具体的说是一种多串行总线无源背板，用于上述产品的电源模块、控制器模块、各种I/O模块的连接，实现模块间的供电和通信功能。

背景技术

目前，国内外用于自动控制的分散控制站、DCS(分布式控制系统)、PLC(可编程逻辑控制器)基本都采用背板和模块的组成方式。背板按有无有源器件可分为有源背板和无源背板；按可插接的模块数量可分为单模块背板和多模块背板；按安装方式可分为机柜架式和导轨式背板；按总线形式可分为并行总线和串行总线。下面对各种形式背板的优缺点作一个简单介绍。

分类	优点	缺点
分类	优点	缺点	有源背板	可简化模块设计	可靠性差，维护困难，背板成本高。
无源背板	无源设计，可靠性高，背板成本低	模块设计稍复杂，不绝对。	有源背板	可简化模块设计	可靠性差，维护困难，背板成本高。
无源背板	无源设计，可靠性高，背板成本低	模块设计稍复杂，不绝对。	单模块背板	不会浪费I/O模块槽位	当多个背板连接时，容易产生机械故障，可靠性差，所以一般只能连接少数模块，以减小故障率。
多模块背板	只需较少背板即可支持很多I/O模块	模块安装数量少时会浪费I/O模块槽位。	单模块背板	不会浪费I/O模块槽位	当多个背板连接时，容易产生机械故障，可靠性差，所以一般只能连接少数模块，以减小故障率。
多模块背板	只需较少背板即可支持很多I/O模块	模块安装数量少时会浪费I/O模块槽位。	并行背板	可实现高通信速率	占用较多的连接器引脚，可靠性差，总长度受限，支持模块数量少，抗干扰差。
低速单串行总线背板	连接器引脚少，可靠性高，总长度可以很长，抗干扰强。设计简单，低成本。	速度低，无法支持大数据量及高速模块。	并行背板	可实现高通信速率	占用较多的连接器引脚，可靠性差，总长度受限，支持模块数量少，抗干扰差。
低速单串行总线背板	连接器引脚少，可靠性高，总长度可以很长，抗干扰强。设计简单，低成本。	速度低，无法支持大数据量及高速模块。	高速单串行总线背板	连接器引脚少，可靠性高，速度高。	设计复杂，成本高，PCB布线难度高，功耗大，抗干扰能力稍差，支持模块数量中等。

上述各种形式背板在很多相关产品上都有采用。如美国NI公司的FP3000分散控制站上采用的是有源、单模块、导轨式、并行背板，美国MTL的MOST系统采用的是无源、多模块、导轨式、低速串行背板。

然而，目前已有的技术方案均无法在所有方面进行较好的权衡，还没有专利或文献在同时兼顾可靠性、支持模块数量、支持模块种类、通信速度、成本等方面做过相关介绍。

发明内容

为了解决现有设计中不能同时兼顾可靠性、支持模块数量、支持模块种类、通信速度、成本等方面的问题，本发明目的在于提供一种同时具有可靠性高、支持模块数量多、支持模块种类全、通信速度高、成本低等特点的多串行总线无源背板。

为了实现上述目的，本发明的具体技术方案包括：

-电源背板，与其他背板电连接，用于安装电源模块；

-控制器背板，与I/O背板及电源背板相连，用于安装控制器模块；

-I/O背板，用于安装I/O模块，与控制器背板、及电源背板相连；所述I/O背板具有：电源通路、背板地址移位电路、模块相对地址形成电路、串行总线通路；

-背板延长器用于实现I/O背板的连接；

还包括终端匹配模块，与未端I/O背板相连，用于I/O背板内部差分串行总线的终端匹配；总体采用多串行总线技术，低速串行总线与中速串行总线混合设计，多种串行总线同时工作；具体体现在I/O背板的3种串行总线通路，3种串行总线通路分别连接不同的I/O模块，具体为：

1)第1串行总线，采用1Mbps半双工异步通信，具有一对差分串行总线，通信方式为485通信方式，控制器与I/O模块通信为主从查询方式，控制器发送读写请求，I/O模块返回相应的响应；用于常规的低速I/O模块；

2)第2串行总线，采用6Mbps半双工同步通信；具有两对差分串行总线，即：一对用于传输同步时钟，另一对用于传输数据；通过可编程逻辑器件实现控制器与I/O模块的数据传输；用于高速DI、DO(数字量输入、数字量输出模块)；

3)第3串行总线，采用6Mbps全双工同步自仲裁通信方式，适用于各种协议转换模块；利用CPU(中央处理器)的高速同步串行通信功能，同时加入优先级仲裁机制；

其中所述第2串行总线有两种操作模式，其通信格式如下：

1)控制器读操作：由命令帧和数据帧组成，控制器发送命令帧，I/O模块返回数据帧；

2)控制器写操作：由命令帧、数据帧、I/O返回值构成，控制器发送命令帧、数据帧，I/O模块发送返回值；

所述第3串行总线通路具体由时钟信号、I/O模块数据发送、I/O模块数据接收、总线忙四对差分信号组成，其中：

时钟信号提供数据通信同步时钟，由控制器产生；

I/O模块数据发送信号由控制器接收，与控制器数据接收线相连；

I/O模块数据接收信号由控制器发送，与控制器数据发送线相连；

总线忙信号在I/O模块发送前检测，总线空闲则发送数据；同时有多个模块请求发送时，根据优先级决定哪个模块先发送；

所述第3串行总线的优先级仲裁机制实现流程如下：

I/O模块发送数据时先检测总线忙信号，在检测到总线忙时，等待并继续检测；当检测到总线闲后，将总线设为忙，在规定的时间片内(时间片由I/O模块优先级决定)I/O模块反复检测总线中的I/O模块数据发送线是否有信号，直到时间片结束；如果I/O模块数据发送线没有信号可马上占用总线，通过I/O模块数据发送线发送起始信号；如果I/O模块数据发送线有信号则表示有别的高优先级的I/O模块要占用总线，该I/O模块退出竞争；将总线设为忙后的一段时间规定为仲裁时间，仲裁时间长度为(N-1)×Δt，其中N为第3串行总线上参与竞争的I/O模块个数，Δt为一个时间片的周期；按优先级顺序给I/O模块分配不同个数的时间片，每个I/O模块的优先级由模块的地址决定，地址越低优先级越高；优先级最高的I/O模块在检测到总线空闲时直接发送起始位；优先级为次高的I/O模块在检测到总线空闲后，等待检测一个时间片周期Δt，在Δt期间内I/O模块数据发送线上一直为高，即等待确认比它高优先级的I/O模块不使用总线后情况下占用总线，发送起始信号；优先级最低的I/O模块，要等待检测2个时间片周期2Δt，只有当高优先级的I/O模块、优先级为次高I/O模块都不占用总线时，即在I/O模块数据发送线一直保持为高电位的情况下，优先级最低的I/O模块才能占用总线发送起始信号。

本发明采用多串行总线技术，低速串行总线与中速串行总线混合设计，根据不同模块的特点采用不同的总线，满足不同模块的要求。多种串行总线可同时工作，提高通信速度。更具有如下优点：

1.可靠性高。采用无源背板设计，仅由少数接插件和无源器件组成，极大的降低了背板的故障率；采用多模块背板设计，减少了背板数量，从而减少了背板间的连接故障；采用串行设计，大大减少了信号数量，提高了系统的可靠性。

2.电磁兼容性好。无源背板本身不会产生任何辐射；串行设计由于信号数量少，所以辐射自然小；差分设计也保证了每对差分信号的低辐射，同时提高了信号的抗干扰能力。

3.灵活性强。可支持各种I/O模块，本发明不但支持普通的数据采集和输出模块，还支持各种协议转换模块，便于系统的功能扩充。

4.成本低。无源背板设计大大简化背板的成本；多串行总线的设计保证各种模块采用最合适的串行总线，所以也降低了相应模块的成本。

5.可支持模块数量多。本发明在保证模块通信速度的同时，每个背板可安装8个I/O模块，一个分散控制站可最多安装8个背板，一套分散控制站总共可安装64个I/O模块。

6.自然支持热插拔。与现有技术中有源背板需专用电路或结构支持热插拔相比，本发明采用无源设计，与相关的模块配合，可轻松支持热插拔，热插拔功能可方便的对模块进行在线维护。

7.温度适应性好。本发明采用无源背板可轻易工作在工业级温度范围(-40℃～85℃)甚至更宽的温度范围。

附图说明

图1为本发明的硬件总体结构图。

图2为I/O背板原理框图。

图3为I/O背板地址移位电路原理图。

图4为I/O模块相对地址形成电路原理图。

图5为控制器读操作命令帧格式。

图6为控制器读操作I/O模块返回数据帧格式。

图7为控制器写操作命令帧格式。

图8为控制器写操作数据帧格式。

图9为控制器写操作I/O模块返回值格式。

图10为第3串行总线仲裁机制。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。

如图1所示，本发明由电源背板、控制器背板、背板延长器、终端匹配模块、I/O背板组成，其中：

-电源背板，与其他背板电连接，用于安装电源模块。

-控制器背板，与I/O背板及电源背板相连，用于安装控制器模块，控制器背板支持控制器冗余、热插拔等功能，实现控制器模块与I/O模块的通讯功能。

-I/O背板，用于安装I/O模块，是本发明的核心部分；与控制器背板、及电源背板相连，I/O背板支持I/O模块的热插拔，相互连接的任何一个I/O背板的任何一个槽位都可产生一个唯一的地址，用于I/O模块的定位。模块地址是自动产生的，不需额外的跳线配置。

-背板延长器用于实现I/O背板的连接，在安装空间受限时使用，如安装在机柜中。

-终端匹配模块，与未端I/O背板相连，用于I/O背板内部差分串行总线的终端匹配。

如图2所示，I/O背板在硬件上由三部分组成，左连接器、I/O模块插槽、右连接器。左/右连接器用于I/O背板之间及与控制器背板或电源背板的连接。I/O模块插槽可为1～8个，本实施例为8个，用于安装I/O模块，由于空间原因图2未全部画出。

如图2所示，I/O背板在原理上由4部分构成：电源通路、背板地址移位电路、模块相对地址形成电路、串行总线通路。其中：

电源通路负责将电源传输到I/O模块及下一个背板。

如图3所示，背板地址移位电路采用PCB走线循环移位方法，实现I/O背板地址的自动改变，每一个I/O背板都有一个唯一的背板地址。以4个I/O背板为例，位于最左侧即第1个I I/O背板的起始地址为0001，该地址由控制器背板提供。0001地址直接提供给I/O模块，给下一个I/O背板的地址经过循环移位，移位后地址变成0010。依此类推，第4个I/O背板的地址变成1000。需要支持更多的I/O背板只需增加I/O背板地址信号数即可。

如图4所示，模块相对地址形成电路采用对I/O模块地址信号直接接地或悬空的方式，对于悬空的地址，由I/O模块利用上拉电阻进行上拉。以8模块背板为例，设有第1～第8 I/O模块插槽，第1 I/O模块的相对地址为000，只需将对应0的地址信号接逻辑地即可，此例全接地，第2 I/O模块的相对地址为001，将对应1的地址信号悬空，I/O模块地址以二进制递增，依此类推。

串行总线通路共设3种，分别连接不同的I/O模块。

1、第1串行总线，采用1Mbps半双工异步通信，用于常规的低速I/O模块，如AI(模拟输入)、AO(模拟输入)、RTD(热电阻)、TC(热电偶)、交流DI(数字量输入)、交流DO(数字量输出)。这些模块自身的采集或输出速度较低，所以使用本通信方式可以最大程度简化设计，降低成本，提高可靠性。

所述第1串行总线仅使用一对差分串行总线，采用通用的485通信方式；控制器(安装在控制器背板上)与I/O模块通信采用主从查询方式，控制器发送读写请求，I/O模块返回相应的响应。

2、第2串行总线，采用6Mbps半双工同步通信，用于一些高速的DI、DO模块，如SOE(事件序列)模块。这类I/O模块要求采集或输出速度较快，但数据简单，仅包含模块的开关状态。

所述第2串行总线使用两对差分串行总线。一对用于传输同步时钟，另一对用于传输数据。采用CPLD(可编程逻辑)器件实现控制器与I/O模块的数据传输。CPLD位于控制器与I/O模块中，根据第2串行总线的通信格式进行通信。

第2串行总线有两种操作模式，其通信格式如下：

1)控制器读操作：由命令帧和数据帧组成。控制器发送命令帧，I/O模块返回数据帧。

a)读操作命令帧格式(如图5所示)：读操作命令帧由10位组成，各位含义如下：

起始位：表示开始传输。

R/W：读写标志，0：写；1：读。

A4-A0：模块地址，从0至31。

AA1、AA0：模块通道地址；AA1、AA0有下面4种组合：

00：访问第0至第7通道；

01：访问第8至第15通道；

10：访问第16至第23通道；

10：访问第24至第31通道。

b)I/O模块返回数据帧格式(如图6所示)：控制器读命令帧发送结束后第一个时钟总线上为高阻态，第二个时钟I/O模块发送数据帧，下降沿输出。

a)写操作命令帧数据格式(如图7所示)：写操作命令帧由10位组成，各位含义如下：

起始位：表示开始传输。

R/W：读写标志，0：写；1：读。

RE_WR：0：表示本次写操作为初次操作，I/O模块只需锁存本次数据，不进行输出；1：表示本次写操作为重复操作，I/O模块应将本次数据与锁存数据进行比较，如相同则输出，同时在返回帧返回正确信息，如不同则返回错误信息；本标志主要用于纠错。

A4-A0：模块地址，从0至31。

AA1、AA0：模块内部地址。AA1、AA0有下面4种组合：

00：访问第0至第7通道；

01：访问第8至第15通道；

10：访问第16至第23通道；

10：访问第24至第31通道。

控制器写操作数据帧格式(如图8所示)：数据帧紧跟在命令帧的后面，以停止位结束。数据帧发送结束后，I/O模块改为接收状态。

c)I/O模块返回值格式(如图9所示)：在b)中所述控制器数据帧发送结束后第一个时钟总线上为高阻态，第二个时钟I/O模块应发送返回值；返回值应在时钟下降沿输出。01代表写操作成功，其他表明有错误。

3、第3串行总线，采用6Mbps全双工同步自仲裁通信方式，适用于各种协议转换模块，如FF现场总线、HART、PROFIBUS、Modbus等各种现场总线协议的协议转换模块。通过协议转换模块可使分散控制站不但具有通用的数据采集和输出功能，也可以支持各种标准或非标准的总线协议，极大的增强了分散控制站的功能。使用本背板的分散控制站从系统规模上已经具有替代中小型DCS系统的能力。

第3串行总线利用了CPU的高速同步串行通信功能，并加入了优先级仲裁机制，实现了I/O模块与控制器的高速全双工通信，并且模块的数据发送不需控制器控制，发送前可自行判断总线空闲状态。第3串行总线由以下4对差分信号组成：CLK(时钟信号)、TXD(I/O模块数据发送)、RXD(I/O模块数据接收)、BUSY(总线忙信号)。其中：

CLK：提供同步时钟，由控制器产生。

TXD：I/O模块数据发送，由控制器接收，与控制器数据接收线相连。

RXD：I/O模块数据接收，由控制器发送，与控制器数据发送线相连。

BUSY：总线忙信号，I/O模块发送前检测，总线空闲则发送；同时有多个模块请求发送时，根据优先级决定哪个模块先发送。

第3串行总线的数据通信格式符合标准的USART(通用同步异步接收发送器)格式。

第3串行总线的优先级仲裁实现的流程如下：

I/O模块发送数据时先检测总线忙信号，在检测到总线忙时，等待并不断检测；当检测到总线闲后，将总线设为忙，这期间需要几个时钟周期。在这段时间内，其他的I/O模块仍会检测到BUSY＝1(总线闲)，也认为总线空闲并企图占用，这时就出现了竞争与冲突。按优先级顺序给I/O模块分配不同个数的时间片，在规定的时间片内I/O模块反复检测总线中的I/O模块数据发送线是否有信号，直到时间片结束；如果I/O模块数据发送线没有信号可马上占用总线，通过I/O模块数据发送线发送起始信号；如果I/O模块数据发送线有信号则表示有别的高优先级的I/O模块要占用，该I/O模块退出竞争；仲裁时序图如图10所示。

将BUSY设为0(总线忙)后的一段时间规定为仲裁时间，仲裁时间长度为(N-1)×Δt，其中N为总线上参与竞争的I/O模块个数，Δt为一个时间片的长度。按优先级顺序给I/O模块分配不同个数的时间片，每个I/O模块的优先级由I/O模块的地址决定，地址越低优先级越高。假设有3个I/O模块，第1 I/O模块，第2 I/O模块，第3 I/O模块，分别安装在I/O背板0、1、2三个地址的插槽上。第1 I/O模块优先级最高，它不必进行时间片测试，在检测到总线空闲时直接发送起始位；第2 I/O模块优先级为次高，在检测到总线空闲后，它需要等待检测一个时间片周期Δt，在Δt期间内I/O模块数据发送线上一直为高，即等待确认比它高优先级的第1I/O模块不使用总线后，第2 I/O模块才能占用总线，发送起始信号；第3 I/O模块优先级最低，它等待检测2个时间片周期2Δt，只有当第1 I/O模块、第2 I/O模块都不占用总线时(I/O模块数据发送线一直保持为高)，I/O模块2才能占用总线发送起始信号。

Claims

1.一种多串行总线无源背板，包括：

-电源背板，与其他背板电连接，用于安装电源模块；

-背板延长器用于实现I/O背板的连接；

其特征在于：还包括终端匹配模块，与未端I/O背板相连，用于I/O背板内部差分串行总线的终端匹配；总体采用多串行总线技术，低速串行总线与中速串行总线混合设计，多种串行总线同时工作；具体体现在I/O背板的3种串行总线通路，3种串行总线通路分别连接不同的I/O模块，具体为：

2)第2串行总线，采用6Mbps半双工同步通信；具有两对差分串行总线，即：一对用于传输同步时钟，另一对用于传输数据；通过可编程逻辑器件实现控制器与I/O模块的数据传输；用于高速数字量输入模块、数字量输出模块；

3)第3串行总线，采用6Mbps全双工同步自仲裁通信方式，适用于各种协议转换模块；利用中央处理器的高速同步串行通信功能，同时加入优先级仲裁机制。

2.按权利要求1所述多串行总线无源背板，其特征在于：其中第2串行总线所述可编程逻辑器件位于控制器与I/O模块中，根据第2串行总线的通信格式进行通信。

3.按权利要求1所述多串行总线无源背板，其特征在于：所述第2串行总线有两种操作模式，其通信格式如下：

2)控制器写操作：由命令帧、数据帧、I/O返回值构成，控制器发送命令帧、数据帧，I/O模块发送返回值。

4.按权利要求1所述多串行总线无源背板，其特征在于：所述第3串行总线通路具体由时钟信号、I/O模块数据发送、I/O模块数据接收、总线忙四对差分信号组成，其中：

时钟信号提供数据通信同步时钟，由控制器产生；

总线忙信号在I/O模块发送前检测，总线空闲则发送数据；同时有多个模块请求发送时，根据优先级决定哪个模块先发送。

5.按权利要求1所述多串行总线无源背板，其特征在于：所述第3串行总线的优先级仲裁机制实现流程如下：

I/O模块发送数据时先检测总线忙信号，在检测到总线忙时，等待并继续检测；当检测到总线闲后，将总线设为忙，在规定的时间片内I/O模块反复检测总线中的I/O模块数据发送线是否有信号，直到时间片结束；如果I/O模块数据发送线没有信号可马上占用总线，通过I/O模块数据发送线发送起始信号；如果I/O模块数据发送线有信号则表示有别的高优先级的I/O模块要占用总线，该I/O模块退出竞争；将总线设为忙后的一段时间规定为仲裁时间，按优先级顺序给I/O模块分配不同个数的时间片，每个I/O模块的优先级由模块的地址决定；优先级最高的I/O模块在检测到总线空闲时直接发送起始位；优先级为次高的I/O模块在检测到总线空闲后，等待检测一个时间片周期，在时间片期间内I/O模块数据发送线上一直为高，即等待确认比它高优先级的I/O模块不使用总线后情况下占用总线，发送起始信号；优先级最低的I/O模块，要等待检测2个时间片周期，只有当高优先级的I/O模块、优先级为次高I/O模块都不占用总线时，即在I/O模块数据发送线一直保持为高电位的情况下，优先级最低的I/O模块才能占用总线发送起始信号。

6.按权利要求5所述多串行总线无源背板，其特征在于：所述仲裁时间长度为(N-1)×Δt，其中N为第3串行总线上参与竞争的I/O模块个数，Δt为一个时间片的周期。

7.按权利要求5所述多串行总线无源背板，其特征在于：所述模块的地址越低优先级越高。