CN1874206A - 采用数字提取时钟作为模拟参考源的实现方法 - Google Patents

采用数字提取时钟作为模拟参考源的实现方法 Download PDF

Info

Publication number
CN1874206A
CN1874206A CN 200610035991 CN200610035991A CN1874206A CN 1874206 A CN1874206 A CN 1874206A CN 200610035991 CN200610035991 CN 200610035991 CN 200610035991 A CN200610035991 A CN 200610035991A CN 1874206 A CN1874206 A CN 1874206A
Authority
CN
China
Prior art keywords
phase
loop circuit
locked loop
digital processing
reference source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610035991
Other languages
English (en)
Other versions
CN1874206B (zh
Inventor
钱玫
杨波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Comba Telecom Technology Guangzhou Ltd
Original Assignee
Comba Telecom Technology Guangzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Comba Telecom Technology Guangzhou Ltd filed Critical Comba Telecom Technology Guangzhou Ltd
Priority to CN2006100359912A priority Critical patent/CN1874206B/zh
Publication of CN1874206A publication Critical patent/CN1874206A/zh
Application granted granted Critical
Publication of CN1874206B publication Critical patent/CN1874206B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种采用数字提取时钟作为模拟参考源的实现方法。主要是在远端机中，数字处理板的复用/解复用器负责从光纤中提取出时钟信号作为一级锁相环电路的参考源，经过一级锁相环电路锁相后进行时钟分发，给数字处理板上各个芯片提供同步信号，同时作为参考源经二级锁相环电路锁相后给模拟变频板提供本振。如此，本发明使整个直放站系统的参考源都具有相关性，从而保证了系统的频率误差较小；再者避免使用昂贵的恒温控制晶体振荡器，可以大幅度地降低成本；此外，还可以自由选择各锁相环电路的级数和电压控制晶体振荡器与电压控制振荡器的频率，可避免使用高频的电压控制晶体振荡器。

Description

采用数字提取时钟作为模拟参考源的实现方法
【技术领域】
本发明涉及移动通信直放站领域，尤其涉及一种在远距离数字光纤通信设备中采用数字提取时钟作为模拟参考源的实现方法。
【技术背景】
请参阅图1，在传统的数字直放站中，在中断端机和远端机中，均设有模拟变频板和数字处理板，以完成信号的上行和下行的传输处理工作。在中继端机中，由恒温控制晶体振荡器1作为参考源为模拟变频板和数字处理板提供本振和时钟，信号传输至远端机后，对由光纤传输过来的信号进行时钟提取，以实现信号同步，但远端机的模拟变频板中，则需由恒温控制晶体振荡器2独立提供参考源。
目前广泛应用的振荡器包括温度补偿控制晶体振荡器(TCXO)、电压控制晶体振荡器(VCXO)、恒温控制晶体振荡器(OCXO)、电压控制振荡器(VCO)等，其中，TCXO、VCXO、OCXO三者之间，性能越来越好，但价格越来越昂贵，而且差价很大。即使同样是VCXO，也会根据不同的频率体现出不同的价格，频率越高，价格也越高。
传统的中继端机和远端机中，一般使用恒温控制晶体振荡器。如果采用其它频率较低的振荡器，则会影响频率的准确性，从而影响中继端机与远端机之间的正常运转。为了满足系统的频率误差的要求，中继端机和远端机的锁相源的参考必须用频率稳定度很高的恒温控制晶体振荡器，多载波的情况下，还要用到电压控制晶体振荡器。因此，传统的处理参考源的方法难以在性能与价格之间得以平衡，在保持高性能的前提下，便会导致中继端机和远端机的造价高涨，增加网络运营商的成本。
【发明内容】
本发明的目的就是要克服上述不足，提供一种在远端系统和中继端系统中建立参考源的相关性，以较低的成本保证较小的误差的采用数字提取时钟作为模拟参考源的实现方法。
本发明的目的是通过如下技术方案实现的：该采用数字提取时钟作为模拟参考源的实现方法，包括中继端机和远端机以及传输光纤，中继端机内包括模拟变频板、数字处理板、锁相环电路和参考源，参考源通过两路锁相环电路向模拟变频板和数字处理板分别提供本振和时钟；远端机包括数字处理板、模拟变频板、锁相环电路以及参考源，信号经中继端机的模拟变频板处理后输送至其数字处理板进行处理，再通过光纤传输至远端机的数字处理板，数字处理板进一步将信号传输至模拟变频板，由模拟变频板进一步输出以最终完成信号的覆盖，此外，在远端机中，数字处理板的复用/解复用器负责从光纤中提取出时钟信号作为一级锁相环电路的参考源，经过一级锁相环电路锁相后进行时钟分发，给数字处理板上各个芯片提供同步信号，同时作为参考源经二级锁相环电路锁相后给模拟变频板提供本振。
为适应多载波系统，在远端机中，当经过一级锁相环电路锁相后分发给数字处理板之前，先经过一个二级锁相环电路进行锁相后，再进行时钟分发分配给数字处理板的各个芯片作为同步信号。
在中继端机中，所述参考源采用温度补偿控制晶体振荡器，并且采用电压控制振荡器与鉴相器组成中继端机的锁相环电路。
在远端机中，采用温度补偿控制晶体振荡器与鉴相器组成其一级锁相环电路。
在远端机中，采用电压控制振荡器与鉴相器组成所述二级锁相环电路。
与现有技术相比，本发明具备如下优点：
1.使整个系统的参考源都具有相关性，即远端系统与中继端系统参考源具有相关性，且远端系统中数字处理板电路和模拟变频板电路参考源具有相关性，从而保证了系统的频率误差较小。
2.避免使用昂贵的恒温控制晶体振荡器，可以大幅度地降低成本，便于运营商投资。
3.可以自由选择各锁相环电路的级数和电压控制晶体振荡器与电压控制振荡器的频率，可避免使用高频的电压控制晶体振荡器。
【附图说明】
图1为传统数字直放站的参考源的原理示意图；
图2为本发明参考源的原理示意图；
图3为本发明为适应多载波系统而改进的参考源的原理示意图。
【具体实施方式】
下面结合附图和实施例对本发明作进一步的说明：
请参阅图2，本实用采用数字提取时钟作为模拟参考源的实现方法，包括中继端机1和远端机2以及传输光纤，中继端机1内包括模拟变频板11、数字处理板12、锁相环电路14和参考源13，参考源13通过两路锁相环电路14向模拟变频板11和数字处理板12分别提供本振和时钟，其中参考源14采用温度补偿控制晶体振荡器，并且采用电压控制振荡器与鉴相器组成中继端机1的锁相环电路14。
远端机2包括数字处理板22、模拟变频板21、锁相环电路24以及参考源26。
信号经中继端机1的模拟变频板11处理后输送至其数字处理板12进行处理，再通过光纤传输至远端机2的数字处理板22，数字处理板22进一步将信号传输至模拟变频板21，由模拟变频板21进一步输出以最终完成信号的覆盖。
此外，在远端机2中，数字处理板22的复用/解复用器(未图示)负责从光纤中提取出时钟信号作为一级锁相环电路25的参考源26，一级锁相环电路25由温度补偿控制晶体振荡器与鉴相器组成，经过一级锁相环电路25进行定时判决、抑制抖动和噪声，锁相后，输出稳定的恢复时钟信号，它具有低抖动、高精度及高频抖动衰减等特性。
从一级锁相环电路25输出的时钟信号再经过时钟芯片(未图示)进行分发，此时可产生多个不同频率的稳定时钟信号，从而给数字处理板22上各个芯片提供所需的同步信号，同时给模拟变频板21提供参考源，这个参考源再经过二级锁相环电路24锁相后能给模拟变频板21提供本振，所述二级锁相环电路24由电压控制振荡器与鉴相器组成。
如此，保证了远端机2和中继端机1参考源13是以价格较为便宜的温度补偿控制晶体振荡器为基准而相关联的，也保证了整个系统的频率误差符合要求，这样可以避免如传统技术一样使用昂贵的恒温控制晶体振荡器，从而大幅度降低成本。
请参阅图3，众所周知，多载波系统中，采样带宽一旦增加，由采样定理知采样频率必然也会提高，那么给数字处理板提供的时钟频率也会提高。如果按照图2的设计方法，必须采用频率高的电压控制晶体振荡器，其相对价格依然略嫌昂贵。为适应多载波系统的需要，本发明中，使用价格更低的低频率电压控制晶体振荡器，换用不同频率的电压控制振荡器，经过两级锁相环电路24’，25’便轻易将频率锁到需要的高频率上，避免了使用价格贵的高频率电压控制晶体振荡器。
具体实施步骤如下，在远端机2’中，选用一个频率较低的电压控制晶体振荡器与鉴相器组成一级锁相环电路25’，当经过一级锁相环电路25’锁相后将频率锁到电压控制晶体振荡器的标称频率上，并分为两路，同时给两个锁相环路24’做为参考源。其中一路经过一个二级锁相环电路24’进行锁相后，锁到高的时钟频率，再进行时钟分发分配给数字处理板22’的各个芯片作为同步信号；另外一路也经过一个二级锁相环电路24’进行锁相，锁到所需的高的频率上，给模拟变频板21’提供本振。这样两级锁相环的设计会牺牲一点PCB板的空间，但是从节约成本的角度考虑，是很值得的，当然这些改动需要先利用公知常识进行整体参数的权衡。
由此可见，本发明扩大了选用部件的范围，大大降低了直放站系统中锁相环部件的造价，并且使远端机与中继端机之间的参考源建立了相关性。

Claims (5)

1、一种采用数字提取时钟作为模拟参考源的实现方法，包括中继端机和远端机以及传输光纤，
中继端机内包括模拟变频板、数字处理板、锁相环电路和参考源，参考源通过两路锁相环电路向模拟变频板和数字处理板分别提供本振和时钟；
远端机包括数字处理板、模拟变频板、锁相环电路以及参考源；
信号经中继端机的模拟变频板处理后输送至其数字处理板进行处理，再通过光纤传输至远端机的数字处理板，数字处理板进一步将信号传输至模拟变频板，由模拟变频板进一步输出以最终完成信号的覆盖，
其特征在于：
在远端机中，数字处理板的复用/解复用器负责从光纤中提取出时钟信号作为一级锁相环电路的参考源，经过一级锁相环电路锁相后进行时钟分发，给数字处理板上各个芯片提供同步信号，同时作为参考源经二级锁相环电路锁相后给模拟变频板提供本振。
2、根据权利要求1所述的采用数字提取时钟作为模拟参考源的实现方法，其特征在于：为适应多载波系统，在远端机中，当经过一级锁相环电路锁相后分发给数字处理板之前，先经过一个二级锁相环电路进行锁相后，再进行时钟分发分配给数字处理板的各个芯片作为同步信号。
3、根据权利要求1或2所述的采用数字提取时钟作为模拟参考源的实现方法，其特征在于：在中继端机中，所述参考源采用温度补偿控制晶体振荡器，并且采用电压控制振荡器与鉴相器组成中继端机的锁相环电路。
4、根据权利要求3所述的采用数字提取时钟作为模拟参考源的实现方法，其特征在于：在远端机中，采用温度补偿控制晶体振荡器与鉴相器组成其一级锁相环电路。
5、根据权利要求4所述的采用数字提取时钟作为模拟参考源的实现方法，其特征在于：在远端机中，采用电压控制振荡器与鉴相器组成所述二级锁相环电路。
CN2006100359912A 2006-06-16 2006-06-16 采用数字提取时钟作为模拟参考源的实现方法 Expired - Fee Related CN1874206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006100359912A CN1874206B (zh) 2006-06-16 2006-06-16 采用数字提取时钟作为模拟参考源的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006100359912A CN1874206B (zh) 2006-06-16 2006-06-16 采用数字提取时钟作为模拟参考源的实现方法

Publications (2)

Publication Number Publication Date
CN1874206A true CN1874206A (zh) 2006-12-06
CN1874206B CN1874206B (zh) 2010-04-14

Family

ID=37484499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100359912A Expired - Fee Related CN1874206B (zh) 2006-06-16 2006-06-16 采用数字提取时钟作为模拟参考源的实现方法

Country Status (1)

Country Link
CN (1) CN1874206B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255665A (zh) * 2010-05-17 2011-11-23 福建先创通信有限公司 一种数字光纤时钟恢复系统的方法及装置
CN106230436A (zh) * 2016-07-26 2016-12-14 中国电子科技集团公司第十研究所 高可靠性频率源设备
CN115842616A (zh) * 2023-02-27 2023-03-24 成都九洲迪飞科技有限责任公司 一种用于远程通信的宽带接收机与发射机同步通信系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320656A (ja) * 2003-04-18 2004-11-11 Nippon Telegr & Teleph Corp <Ntt> 周波数同期システム及び時刻同期システム及び、周波数同期方法及び時刻同期方法及びマスタ局及びスレーブ局
CN2622968Y (zh) * 2003-05-23 2004-06-30 厦门厦华特力通科技有限公司 一种直放站的移频变频装置
CN100477555C (zh) * 2005-04-05 2009-04-08 武汉虹信通信技术有限责任公司 一种ism频段移动通信移频传输直放站

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255665A (zh) * 2010-05-17 2011-11-23 福建先创通信有限公司 一种数字光纤时钟恢复系统的方法及装置
CN106230436A (zh) * 2016-07-26 2016-12-14 中国电子科技集团公司第十研究所 高可靠性频率源设备
CN106230436B (zh) * 2016-07-26 2019-02-05 中国电子科技集团公司第十研究所 高可靠性频率源设备
CN115842616A (zh) * 2023-02-27 2023-03-24 成都九洲迪飞科技有限责任公司 一种用于远程通信的宽带接收机与发射机同步通信系统

Also Published As

Publication number Publication date
CN1874206B (zh) 2010-04-14

Similar Documents

Publication Publication Date Title
US8750338B2 (en) Symmetrical clock distribution in multi-stage high speed data conversion circuits
US7890788B2 (en) Clock data recovery and synchronization in interconnected devices
US8726062B2 (en) Data recovery architecture (CDR) for low-voltage differential signaling (LVDS) video transceiver applications
US7334153B2 (en) Low-speed DLL employing a digital phase interpolator based upon a high-speed clock
CN101150316B (zh) 一种多通道时钟同步方法及系统
US7289543B2 (en) System and method for testing the operation of a DLL-based interface
US10133301B2 (en) Method and apparatus for exchanging data between devices operating at different clock rates
EP2852071A2 (en) Distributed digital reference clock
CN111565046B (zh) 基于jesd204b的多板同步采集电路与方法
CN102347763A (zh) 校正装置与校正方法以及时钟产生装置
CN101512956A (zh) 用于高速lvds通信的同步的方法和设备
CN101145864B (zh) 一种提高基准钟性能的方法及系统
CN103354493B (zh) 一种时钟恢复电路、光接收机及无源光网络设备
CN1874206B (zh) 采用数字提取时钟作为模拟参考源的实现方法
US20050190004A1 (en) System and method for tuning output drivers using voltage controlled oscillator capacitor settings
US20100054384A1 (en) Signal delay structure in high speed bit stream demultiplexer
CN108011683A (zh) 大型综合传感器系统多级分发时频统一方法
US6636532B1 (en) Apparatus for adjusting phase
CN101159535B (zh) 时钟信号调节装置和方法
CN102255665A (zh) 一种数字光纤时钟恢复系统的方法及装置
CN102394808A (zh) 以太网串行介质无关接口相位适配和帧对齐的方法及装置
US20100207674A1 (en) Method for synchronizing a plurality of measuring channel assemblies and/or measuring devices, and appropriate measuring device
CN102176677A (zh) 转换器及信号转换方法
CN101656576B (zh) 用于spi4.2总线的相位调整方法和装置
KR20030046686A (ko) 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100414

Termination date: 20180616