CN1860445A - 任务管理方法、任务管理装置、半导体集成电路、电子装置以及任务管理系统 - Google Patents

任务管理方法、任务管理装置、半导体集成电路、电子装置以及任务管理系统 Download PDF

Info

Publication number
CN1860445A
CN1860445A CNA2005800011081A CN200580001108A CN1860445A CN 1860445 A CN1860445 A CN 1860445A CN A2005800011081 A CNA2005800011081 A CN A2005800011081A CN 200580001108 A CN200580001108 A CN 200580001108A CN 1860445 A CN1860445 A CN 1860445A
Authority
CN
China
Prior art keywords
task
unit
frequency band
time
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800011081A
Other languages
English (en)
Other versions
CN100533388C (zh
Inventor
安达健一
矢泽知明
泷口严
今井敦彦
田村哲司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Publication of CN1860445A publication Critical patent/CN1860445A/zh
Application granted granted Critical
Publication of CN100533388C publication Critical patent/CN100533388C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

该任务管理方法将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在处理器的处理能力降低时，适当跳过要在非保护频带执行的任务的执行。以抑制处理器的发热的目的而降低了工作频率的情况下，代替尽全力处理要在非保护频带执行的任务，保持要在保护频带执行的任务的实时性。由此，即使在工作频率变动的情况下也可以适当地进行任务的管理，充分地发挥处理器的处理能力。

Description

任务管理方法、任务管理装置、半导体集成电路、 电子装置以及任务管理系统
技术领域
本发明涉及管理由处理器执行的任务的方法、利用该方法管理任务的装置、作为该装置的实体的半导体集成电路、以及包括该半导体集成电路的电子装置。
背景技术
在LSI设计中，制造工艺的细微化和元件的高集成化进一步推进，作为芯片的性能极限，考虑发热量在设计上非常重要。芯片变为高温时，引起工作不良，或者长期可靠性下降，因此采取各种发热对策。例如，采用在芯片的上部设置散热片，从而将从芯片发生的热散热的方法。
此外，也在研究基于芯片的消耗功率分布来安排处理器的任务。此外，作为避免芯片成为高温的方法，也在研究降低处理器中的工作频率的方法。(例如，参照专利文献1)。
专利文献1：美国专利申请公开第2002/0065049号说明书
发明内容
通过降低工作频率可以降低芯片的发热量，但由于单位时间内的处理步骤数降低，因此存在在单位时间内无法完成应在单位时间内完成的任务的情况。因此，需要预先以最低的工作频率基础进行程序的设计。但是这样的话，处理器的处理能力不能充分发挥。
本发明鉴于这样的课题而完成，其目的在于实现这样的二律背反的目标，提供一种有效的任务的管理方法、基于该方法的任务管理装置、作为该装置的实体的半导体集成电路、以及包括该半导体集成电路的电子装置。
本发明的方式涉及任务的执行方法。该方法在通过处理器执行任务时，将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在处理器的处理能力降低时，适当跳过要在非保护频带执行的任务的执行。严密地说，执行任务、或跳过任务是指执行或跳过与该任务有关的处理、即程序，但以下为了简洁而简单地表现为‘执行任务’或‘跳过任务’等。‘任务’与程序上的容量无关，是指一个功能的集合。从而，有时也指比实际普及的OS掌握的任务大的功能单位。
‘处理器的处理能力的降低’也可以由于处理器的工作频率的降低。处理器的工作频率在处理器或其周围电路的温度超过规定的阈值时被降低。此外，也可以根据处理器的消耗功率被降低。
根据该方式，由于在处理器的处理能力降低时，应在非保护频带执行的任务的执行被适当跳过，所以保证了要在保护频带执行的任务的实时性，或者至少其可靠性大幅增加(另外，以后简称作‘被保证’)。换言之，如果将要保证实时性的任务设计为被包含在保护频带中，则可以在不低于保护频带的范围内变更处理器的处理能力，并且可以灵活地进行处理器的热控制。
本发明的其它实施方式是任务管理装置。该装置包括：切换指示单元，进行由处理器执行的多个任务的切换指示；以及检测单元，检测处理器的处理能力，切换指示单元将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在处理器的处理能力降低时，适当跳过要在非保护频带执行的任务的执行。
该装置还可以包括解释单元，用于对记述在各任务中执行的程序内的对于实时性的要求进行解释。在该情况下，切换指示单元基于该解释，将各任务分配给保护频带或非保护频带的其中一个。‘对于实时性的要求’例如可以是可用于判定任务是否是要在保护频带中执行的可利用信息，也可以是记述在程序内的表示属性的信息，还可以是表示任务的重要度或优先度的信息。
该装置还可以包括判断单元，用于由处理器判断各任务中执行的程序的性质。在该情况下，切换指示单元基于该判断，将各任务分配给保护频带或非保护频带的其中一个。‘程序的性质’可以是由该程序调用的命令，也可以是该程序对处理器的占有率或占有时间，还可以是通过执行任务而间接地得到的特征。
本发明的其它方式是任务管理系统，该系统包括：处理器，以规定的工作频率执行任务；时钟生成单元，对处理器供给工作频率的时钟；以及切换指示单元，进行使处理器执行的多个任务的切换指示，切换指示单元将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在处理器的工作频率降低时，适当跳过要在非保护频带执行的任务的执行。
另外，将以上的构成元件的任意组合、本发明的表现在方法、装置、系统、计算机程序等之间变换的产物，作为本发明的方式也有效。
根据本发明，即使在通过多任务执行实时任务和非实时任务时处理器的处理能力降低的情况下，也可以保证实时任务的实时性。
附图说明
图1(a)是以时间序列表示通常时的工作频率下工作的处理器中的任务的处理状态的图，图1(b)是以时间序列表示工作频率降低的情况下的处理器中的任务的处理状态的图，图1(c)是以时间序列表示工作频率进一步降低的情况下的处理器中的任务的处理状态的图。
图2(a)是表示工作频率为f0的情况下、即不需要抑制处理器的发热的通常的工作频率时的任务的执行状态的图，图2(b)是表示工作频率为0.7f0时的任务的执行状态的图，图2(c)是表示基于本实施方式的任务管理方法管理任务的情况下的、工作频率为0.7f0时的任务的执行状态的图。
图3是利用用图2说明的任务管理方法执行任务的处理系统的结构图。
图4是图3的任务管理单元的内部结构图。
图5是对图3的控制目标表中保持的数据进行曲线图表示的图。
图6是表示图4的任务表的数据结构的一例的图。
图7是时间表制作单元156的内部结构图。
图8是管理图4的任务管理单元中的任务的处理的流程图。
图9是实施方式2的任务管理单元的内部结构图。
图10是对由图9的更新单元最佳化了的控制目标表中保持的数据进行曲线图显示的图。
图11是图9的任务管理单元中的任务管理处理的流程图。
图12是图9的控制目标表更新处理的详细的流程图。
图13(a)是表示工作频率为f0的情况下的任务的执行状态的图，图13(b)是表示工作频率为0.8f0的情况下的任务的执行状态的图。
图14是表示实施方式3的任务管理单元的内部结构图的一例的图。
图15是对图14的控制目标表中保持的数据进行曲线图表示的图。
图16是实施方式4的任务管理单元的内部结构图。
图17是对由图16的更新单元最佳化了的控制目标表中保持的数据进行曲线图显示的图。
符号说明
10处理系统，12总线，14主存储器，16程序，18运算结果，30基础时钟供给单元，100半导体集成电路，102温度传感器，110频率控制单元，120主处理单元，130内部时钟生成单元，150任务管理单元，152频率检测单元，154切换指示单元，156时间表制作单元，158指示单元，160控制目标表，162注册单元，164任务表，170第一计划单元，172第二计划单元，174设定单元，176计数器，190处理器使用率检测单元，192更新单元。
具体实施方式
在说明实施方式之前明确课题。例如在游戏的情况下，设计为在帧期间，CG的渲染(rendering)等绘制处理结束。这样，将必需在规定的时间内完成处理的任务在以下称作‘实时任务’。将不像实时任务这样被设置时间限制的任务在以下称作‘非实时任务’。这样的对于时间的设计思想在并行执行不同的两种任务的情况下，实时任务的实时性受非实时任务的处理时间很大影响。
图1(a)是以时间序列表示通常时的工作频率f0下工作的处理器中的任务的处理状态的图。从时刻T0至T1、从时刻T1至T2、以及从时刻T2至T3分别为一帧期间。在本图中，依次执行用于进行帧的绘制的实时任务RT以及两个非实时任务NRT。设为从时刻T1、T2、T3进行帧的显示。从时刻T0至T1之间依次执行实时任务RT、第一非实时任务NRT1以及第二非实时任务NRT2。然后，在时刻T2执行绘制显示的帧的实时任务RT，接着第一非实时任务NRT1、第二非实时任务NRT2被依次执行。由于用于在时刻T1、T2、T3显示帧的实时任务RT分别在时刻T1、T2、T3之前结束处理，因此帧被显示而不会丢帧。
图1(b)是以时间序列表示工作频率0.8f0的情况的处理器中的任务的处理状态的图。处理器的工作频率例如为了处理器中的热控制而被调整，处理器的温度升高时，工作频率被调整得低。工作频率降低时，帧期间中的处理器的执行循环数减少。因此，各任务完成之前的时间增长，要在每个帧期间执行的实时任务RT、第一非实时任务NRT1以及第二非实时任务NRT2超过本来要被执行的帧期间而在下一帧期间被执行。在本图中，实时任务RT的实时性大致被保持，长期产生丢帧。
图1(c)是以时间序列表示工作频率0.7f0的情况的处理器中的任务的处理状态的图。在本图中，立即产生丢帧，不能达成作为游戏的功能。这样，在工作频率降低了的状态下，与通常时的工作频率同样地执行任务时，难以保证实时任务的实时性。
以往，在计算机的一般的使用方法中，在文字处理软件和邮件软件并行动作的程度，不需要过于意识到任务的实时性。但是，带有通用的功能的游戏机开始普及，需要由于处理器的热的问题而降低处理器的工作频率的节流(throttling)技术，因此本发明人认识到前述的CG视频的丢帧等过去不存在的问题。
(实施方式1)
实施方式1以及实施方式2中，说明在进行非优先控制的任务管理的情况下、即任务的切换被委托给任务的自主性的情况下的任务管理方法。实施方式1的任务管理方法将处理的单位时间分割为保证实时性的保护频带和不保证实时性的非保护频带，在处理器的处理能力降低时，适当跳过要在非保护频带中执行的任务的执行。即，以抑制处理器的发热的目的而降低了工作频率的情况下，代替尽全力(best effort)处理要在非保护频带执行的任务，保持要在保护频带执行的任务的实时性。
‘保护频带’是要在单位时间内保证的处理器的执行循环数，是固定值。‘非保护频带’是在单位时间内不保证的处理器的执行循环数，是从0到规定的值具有规定的范围的变动值。在处理器的处理能力为最大时，该执行循环数为保护频带中的执行循环数和非保护频带中的最大执行循环数的合计值。例如，在为了处理器的热控制而降低工作频率的情况下，降低工作频率，以使执行循环数的变动收敛在可在非保护频带中取的执行循环数的范围内。反之，如果在该范围内控制工作频率，则要在保护频带执行的任务的实时性被保证。
实施方式1的任务管理方法在混合存在实时任务和非实时任务时，将实时任务分配给保护频带，将非实时任务分配给非保护频带来执行任务。而且，为了处理器的热控制而进行的工作频率的控制在伴随工作频率的控制的执行循环数的变动收敛于非保护频带的范围内执行。由此，可以将为了处理器的热控制而进行的工作频率的控制与程序设计分离进行。换言之，可以灵活地进行热控制而不会限制程序设计的自由度。从而，可以充分地发挥处理器的处理能力，并且可以高效地进行通过改变工作频率进行的热控制。
图2(a)是表示工作频率为f0的情况下、即不需要抑制处理器的发热的通常的工作频率时的任务的执行状态的图。在工作频率为f0的情况下，在各个帧期间执行A、B、C的三个任务。任务A是要被分配在保护频带的实时任务。任务B以及C是要被分配在非保护频带的非实时任务。
图(b)是表示工作频率为0.7f0时的任务的执行状态的图。实时任务A2以及A3超过时刻T2以及T3后处理结束。这样产生丢帧。
图2(c)是表示基于本实施方式的任务管理方法管理任务的情况下的、工作频率为0.7f0时的任务的执行状态的图。在本图中，非实时任务C1被跳过。这样，通过不执行非实时任务，执行后续的实时任务的定时提前。由此，可以保证实时任务的实时性。即，在本实施方式中，由于保护频带被设定为0.7f0，所以非保护频带成为0。因此，以0.7f0为边界来切换任务管理的控制。
图3是利用用图2(c)说明的任务管理方法执行任务的处理系统10的结构图。该处理系统10被装载在游戏机中。处理系统10包含作为处理器的半导体集成电路100和主存储器14，它们被连接到总线12。总线12包含地址总线、数据总线以及控制总线。半导体集成电路100具有主处理单元120、内部时钟生成单元130、任务管理单元150以及频率控制单元110。主存储器14保持由半导体集成电路100执行的程序16、通过执行各程序16而得到的运算结果18。程序16通过被读入半导体集成电路100而被执行。
半导体集成电路100例如包含未图示的高速缓冲存储器、命令寄存器、运算寄存器、解码器、控制单元、运算单元等电路，利用这些电路执行任务。高速缓冲存储器或主存储器14中存储的命令被锁存并取入命令寄存器。解码器对保持在命令寄存器中的命令进行解码后对控制单元供给与操作码对应的控制信号。控制单元例如基于控制信号，选择用于执行对于该操作码的处理的运算器，从由操作数指定的地址取入运算所需的数据并写入运算寄存器。运算器利用例如运算寄存器中保持的数据进行运算处理，并写入由操作数指定的地址中。
本图以及此后说明的各图不仅表示硬件单位的结构，而且表示功能单位的结构。此外，各功能块不必同时静态地形成在半导体集成电路100内部，也可以一定时间动态地形成。本实施方式中，任务管理单元150以及频率控制单元110通过执行组装在例如操作系统中的程序，从而动态地形成在半导体集成电路100中。此外，主处理单元120可以认为是半导体集成电路100整体，这里为了有助于理解，是指除了频率控制单元110、内部时钟生成单元130、任务管理单元150的功能部分。
基础时钟供给单元30对半导体集成电路100供给基础时钟。内部时钟生成单元130例如包含PLL(Phase Locked Loop，锁相环)，生成基础时钟的频率的整数倍的时钟。内部时钟生成单元130生成的时钟称作工作时钟，工作时钟的频率称作工作频率。半导体集成电路100中包含的各电路在工作时钟的上升或下降的定时工作。内部时钟生成单元130通过调整构成PLL的电路中包含的计数器的计数值从而可以改变工作频率。
温度传感器102测定主处理单元120或其周围电路的温度，将测定的温度输出到频率控制单元110。温度传感器102可以设在半导体集成电路100的外部，也可以设在半导体集成电路100的内部、即管芯(die)上。
频率控制单元110根据半导体集成电路100的温度，推断热控制所需的工作频率，控制内部时钟生成单元130，从而在该频率生成工作时钟。在温度高于规定的阈值的情况下，频率控制单元110控制内部时钟生成单元130，以降低工作频率。通过降低工作频率，可以抑制半导体集成电路100中的发热量，进而，散热器等散热机构作用，从而可以降低半导体集成电路100的温度。
为了控制而调整的工作频率的范围优选不低于保护频带，也可以根据半导体集成电路100的温度分级地调整工作频率。要执行的任务少时或判断为半导体集成电路100的发热量大、仅能在非保护频带中充分地降低温度的非常状态的情况下，频率控制单元110可以使工作频率低于保护频带。这样的对于发热量的工作频率的控制方法有各种各样，频率控制单元110基于任意的方法推测工作频率也可以。
例如，频率控制单元110参照将半导体集成电路100的温度和工作频率对应的表来推测工作频率。而且，频率控制单元110使内部时钟生成单元130生成其工作频率的工作时钟。
主处理单元120从主存储器14中读入由任务管理单元150指示的任务所对应的程序16，并执行任务。而且，主处理单元120将通过执行该任务而得到的运算结果18写入主存储器14。
任务管理单元150从频率控制单元110接受确定主处理单元120的工作频率的频率信息，基于该信息按照所述任务管理方法进行任务的安排。
图4是图3的任务管理单元150的内部结构图。频率检测单元152检测工作频率。在本实施方式中，频率检测单元152通过从频率控制单元110中接受频率信息从而掌握工作频率。频率检测单元152将频率信息输出到切换指示单元154。
切换指示单元154具有时间表制作单元156以及指示单元158，进行由主处理单元120执行的任务的切换指示。后面详细叙述，时间表制作单元156参照控制目标表160和任务表164进行与工作频率对应的任务的安排。指示单元158基于由时间表制作单元156生成的时间表，对主处理单元120进行各个任务的执行指示。
图5是对图3的控制目标表160中保持的数据进行图表显示的图。控制目标表160将工作频率、决定何种程度执行非实时任务的控制目标对应保持。该控制目标是非实时任务的执行次数对于非实时任务的执行次数的比例。以下将该比例称作‘执行率’。对于控制目标表160中保持的这些数据，在横轴上取工作频率、在横轴上取非实时任务的执行率，从而设为曲线图时，如本图所示，成为以0.7f0为边界的不同的情况。在本实施方式中，保护频带被设定为0.7f0。在作为非保护频带的f0至0.9f0时，非实时任务的执行率为100％，在从0.9f0至0.7f0时，非实时任务的执行率线性地从100％减少至10％。此外，工作频率低于作为保护频带的0.7f0时，非实时任务的执行率为10％。在低于0.7f0的情况下，表示保证实时任务的实时性，虽然也可以将非实时任务的执行率设为0％，但在本实施方式中为了避免完全不执行非实时任务的状况，执行率为10％。例如，执行率‘30％’相对于执行10次实时任务，表示执行3次非实时任务。图3的时间表制作单元156基于该控制目标，调整执行非实时任务的定时。
图6是表示图4的任务表164的表结构的一例的图。任务表164对应具有属性栏184、任务栏186、优先度栏188。属性栏184保持表示任务的属性的属性信息。在本实施方式中，作为属性，有实时任务和非实时任务。在本图中‘RT’表示实时任务，‘NRT’表示非实时任务。任务栏186例如保持程序的文件名或任务的识别信息等用于确定任务的信息。在本图中，例如，‘渲染’任务被注册为实时任务，‘浏览’任务被注册为非实时任务。优先度栏188保持表示任务的优先度的信息。在本图中，优先度以10级表示，‘10’的优先度最高，‘1’的优先度最低。
返回图4，例如在用户进行程序的执行指示的情况下，注册单元162解释程序码中包含的属性信息，并与用于确定该程序的信息对应注册在任务表164中。在属性信息不包含于程序码中的情况下，注册单元162将该程序作为实时任务注册在任务表164中。由此，也可以执行例如不包含属性信息的旧的程序。
此外，在其它例子中，注册单元162判断各任务中执行的程序的性质，基于其判断推定该程序的属性并注册在任务表164中也可以。注册单元162根据该程序中包含的命令、该程序对处理器的占有率或占有时间等通过执行任务而间接得到的特征来推定属性。例如，注册单元162在进行非优先控制的任务管理的情况下，对每个任务测定一定期间中的处理器的占有时间，将占有时间长的任务推定为实时任务，将占有时间短的任务推定为非实时任务也可以。由此，对于程序码中不包含属性信息的程序也可以进行适当的任务管理。
图7是图4的时间表制作单元156的内部结构图。第一计划单元170参照任务表164决定实时任务的执行顺序。在实时任务存在多个的情况下，第一计划部170参照图6的优先度栏188，决定执行顺序，以使优先度高的实时任务位于先。然后第一计划单元170对综合单元178输出实时任务的执行顺序。
第二计划单元172参照任务表164决定非实时任务的执行顺序，将执行顺序输出到综合单元178。第二计划单元172具有设定单元174、第一计数器176a以及第二计数器176b。第一计数器176a以及第二计数器176b总称为计数器176。计数器176每次进行非实时任务的安排处理时进行计数，以设定的比例许可非实时任务的执行。
例如，第一计数器176a是以25％的比例许可非实时任务的执行的计数器，相对于执行3次实时任务，许可执行1次非实时任务。此外，许可的定时可以任意地决定。在本图中，第一计数器176a的许可定时被图示为‘○×××。‘○’表示许可，‘×’表示不许可，所以表示第一计数器176a在最初许可了非实时任务的执行之后，进行3次跳过。
设定单元174从频率检测单元152接受当前的工作频率，从控制目标表160中读入与其工作频率对应的非实时任务的控制目标。然后，设定单元174根据控制目标设定计数器176许可非实时任务的执行的比例。例如，在以25％执行非实时任务的情况下，设定单元174对计数器176设定为以4次中1次的比例许可非实时任务的执行。
在非实时任务存在多个的情况下，设定单元174对每个非实时任务设置计数器176，并进行各个计数器176的设定，以使多个非实时任务的执行次数的合计值成为控制目标。例如，非实时任务为两个，以25％的比例执行非实时任务的情况下，设定单元174设定为分别对第一计数器176a以及第二计数器176b执行8次实时任务，而许可1次执行非实时任务。进而，为了执行两个非实时任务的定时不重叠，设定单元174设定许可定时。换言之，将第一计数器176a的许可定时设为‘×○××××××’，将第二计数器176b的许可定时设为‘××××××○×’。
此外，例如以50％的比例执行非实时任务的情况下，设定单元174将许可定时设为不是‘○○××’而是‘○×○×’这样将‘○’和‘×’开离，即设定许可定时，以将许可非实时任务的执行的定时分散。这样，通过将许可非实时任务的执行的定时分散，感到非实时任务更顺畅。
综合单元178将从第一计划单元170供给的实时任务的执行顺序和从第二计划单元172供给的非实时任务的执行顺序，以实时任务的执行顺序在先这样排列，从而制作时间表。然后，综合单元178对指示单元158输出制作的时间表。
图8是对图4的任务管理单元150中的任务进行安排的处理的流程图。图4的频率检测单元152检测工作频率(S10)。图4的时间表制作单元156基于工作频率，参照图4的控制目标表160，安排实时任务和非实时任务的执行顺序(S12)。图4的指示单元158以时间表制作单元156安排的顺序进行任务的执行(S14)。
(实施方式2)
图9是实施方式2的任务管理单元150的内部结构图。实施方式2是根据半导体集成电路100的使用率将控制目标表160最佳化的方式。赋予与已经说明的结构相同符号的本图结构的功能以及工作与已经说明的结构大致相同。以下，以与已经说明的结构中的功能不同的点为中心进行说明。
处理器使用率检测单元190例如在每个帧期间检测图3的半导体集成电路100的使用率。而且，处理器使用率检测单元190对更新单元192输出使用率。更新单元192计算规定的期间中的使用率的平均值，基于该平均值，将控制目标表160最佳化，以增加非实时任务的执行率。例如，更新单元192计算0.5秒即30帧的使用率的平均值。而且，在平均值低于阈值的情况下，即负载比较少的情况下，更新单元192提高控制目标表160中的非实时任务的执行率。在平均值高于阈值的情况下，更新单元192将控制目标表返回默认值。阈值或非实时任务的执行率的上升幅度可以通过实验设定适当的值，也可以随着执行而缓慢地被反映。
图10是对通过图9的更新单元192最佳化了的控制目标表160中保持的数据进行曲线表示的图。在本图中，保护频带被移动到0.5f0，从0.9f0到0.5f0时，非实时任务的执行率线性地从100％减少到10％。这样，通过根据处理器的使用率来调整保护频带，从而可以有效地利用处理器的处理能力。
图11是对图9的任务管理单元150中的任务进行安排的处理的流程图。图9的任务管理单元150中的安排处理通过对使用图8说明的图4的任务管理单元150中的安排处理增加将控制目标表最佳化的处理(S20)从而实现。
图12是将图11的控制目标表最佳化的处理(S20)的详细的流程图。图9的处理器使用率检测单元190检测图3的半导体集成电路100的使用率(S22)。图9的更新单元192判定是否经过了规定的期间(S24)。在经过了规定的期间的情况下(S24为是)，更新单元192计算该期间中的使用率的平均值(S26)。然后，在使用率高于规定的阈值的情况下(S28为是)，返回默认的控制目标表(S34)。在步骤28中，在使用率低于规定的阈值的情况下(S28为否)，更新单元192变更控制目标表，以提高非实时任务的执行率(S30)。在步骤24中，在未经过规定的期间的情况下(S24为否)，进至图11的步骤10。通过这样根据主处理单元120的使用率将控制目标表160最佳化，可以导出主处理单元120的处理能力。
(实施方式3)
在实施方式3以及实施方式4中，说明在进行优先控制的任务管理的情况下，即通过定时器中断而强制地进行任务切换的情况下的任务管理方法。以下，将帧期间设为‘t’。实施方式3的任务管理方法在作为非保护频带分配的期间执行非实时任务。以下，将作为保护频带分配的期间称作‘保护期间tr’，将作为非保护频带分配的期间称作‘非保护期间tn’。在存在多个非实时任务的情况下，将非保护期间tn等分，执行各个非实时任务。
图13(a)是表示工作频率为f0的情况下的任务的执行状态的图。工作频率为f0时，保护期间tr为0.7t，非保护期间tn为0.3t。由于存在两个非实时任务，所以各个非实时任务依次每次被执行0.15t的期间。
图13(b)是表示工作频率为0.8f0的情况下的任务的执行状态的图。由于工作频率为0.8f0时，工作频率的周期为t/(0.8·f0)，所以保护期间tr为0.7f0·t/(0.8·f0)＝7/8·t，非保护期间tn为1/8·t。由于存在两个非实时任务，所以各个非实时任务依次每次被执行1/16·t的期间。在本图中，实时任务RT占有保护期间tr之间，但由于实时任务RT的程序被设计为在短于保护期间tr的期间内结束处理，所以一般不会占有保护期间tr的全部。
图14是表示实施方式3的任务管理单元150的内部结构图的一例的图。赋予与已经说明的结构相同符号的本图的结构的功能以及工作与已经说明的结构大致相同。以下，以与已经说明的结构中的功能不同的点为中心进行说明。时间表制作单元156如使用图13进行说明的，进行任务的安排。时间表制作单元156从任务表164中读入实时任务和非实时任务，并制作时间表，以接着实时任务执行非实时任务。此外，时间表制作单元156为了安排而参照控制目标表160，推测与工作频率对应的非实时任务的执行时间。而且，时间表制作单元156例如将执行时间与每个非实时任务对应而制作时间表。指示单元158基于时间表中包含的执行时间，执行用于切换非实时任务的中断定时器。
图15是对图14的控制目标表160中保持的数据进行曲线图显示的图。控制目标表160将工作频率和为了执行非实时任务而可以占有处理器的时间、即非保护期间tn对应保持。对于控制目标表160中保持的这些数据，在横轴上取工作频率、在横轴上取非保护期间tn而构成曲线图时，如本图所示，以0.7f0为边界成为不同的情况。在本实施方式中，保护频带被设定为0.7f0。在作为非保护频带的f0至0.9f0时，非保护期间tn为0.3t，在从0.9f0至0.7f0时，非保护期间tn线性地从0.3t缩短至0.01t。此外，工作频率低于作为保护频带的0.7f0时，保护期间tn成为0.01t。在低于0.7f0的情况下，表示保证实时任务的实时性，虽然也可以将非保护期间tn设为0，但在本实施方式中为了避免完全不执行非实时任务的状况，非保护期间tn为0.01t。例如，在非保护期间tn为‘0.1t’，存在两个非实时任务的情况下，各个非实时任务的执行时间为0.05t。图14的时间表制作单元156基于该控制目标，调整执行非实时任务的定时。
(实施方式4)
图16是实施方式4的任务管理单元150的内部结构图。实施方式4是根据半导体集成电路100的使用率将控制目标表160最佳化的方式。赋予与已经说明的结构相同符号的本图的结构的功能以及工作与已经说明的结构大致相同。以下，以与已经说明的结构中的功能不同的点为中心进行说明。
更新单元192计算规定的期间中的半导体集成电路100的使用率的平均值，基于该平均值，将控制目标表160最佳化，以增加非保护期间tn。在平均值小于阈值的情况下，即负载比较少的情况下，更新单元192将控制目标表160中的非保护期间tn增长。在平均值高于阈值的情况下，控制单元192将控制目标表返回默认值。将更新的判断所利用的阈值或非保护期间tn延长的长度可以通过实验而设定适当的值，也可以伴随执行而缓慢地反映。
图17是对由图16的更新单元192最佳化了的控制目标表160中保持的数据进行曲线图显示的图。在本图中，保护频带被移动到0.5f0，从0.9f0到0.5f0时，非保护期间tn从0.3t缩短至0.01t。这样，通过根据处理器的使用率来调整保护频带，从而可以有效地利用处理器的处理能力。
以上，基于实施方式说明了本发明。这些实施方式为例示，这些各构成元件或各处理过程的组合可以有各种变形例，而且这样的变形例也属于本发明的范围，这一点本领域技术人员应该理解。作为这样的变形例，从实施方式1至实施方式4中，作为将应在一帧期间中结束绘制处理的有时间制约的任务分配给保护频带，将没有时间制约的任务分配给非保护频带，进行了说明，但分配给保护频带或非保护频带的条件不限定于此。
根据与时间制约不同的观点，将任务分配给保护频带或非保护频带，例如，根据是否需要可靠地记录数据的观点，将任务分配给保护频带或非保护频带的其中一个也可以。在该情况下，例如存在录像广播节目的任务和文字处理的任务的情况下，根据可靠地记录数据的观点，将录像的任务分配给保护频带，将文字处理的任务分配给非保护频带也可以。这样，通过改变分配给保护频带和非保护频带的条件，可以在例如飞机的控制用计算机或汽车的控制用计算机等装载实时OS的电子装置中采用实施方式中说明的任务管理方法。
作为其它变形例，在实施方式中，根据热控制的观点，半导体集成电路100的工作频率被控制，但是，例如根据功率消耗的观点，也可以控制工作频率。消耗功率与时钟的工作频率、电路的晶体管数、以及电源电压的平方成正比。反之，如果知道工作频率、构成负载的晶体管数、以及电源电压，则可以计算消耗功率。例如，图3的频率控制单元110从测定调整器的输出电压值的传感器中取得电压值，在根据该电压值计算出的消耗功率高于规定的阈值的情况下，为了防止热失控，也可以降低工作频率。此外，判断电源模式是电池模式还是AC电源模式，在电池模式的情况下，为了节电，也可以降低工作频率。即使在这样的情况下，根据实施方式中说明了的任务管理方法，确保实时任务的实时性。
作为其它的变形例，在实施方式中，根据主处理单元120中的工作频率调整了非实时任务的执行率，但也可以根据主处理单元120或其周围电路的温度调整非实时任务的执行率。例如，在设置了根据主处理单元120或其周围电路的温度与软件独立地控制对主处理单元120供给的时钟的工作频率的电路的情况下，工作频率根据主处理单元120或其周围电路的温度而由硬件控制。在这样的电路中，可通过软件取得的信息不是频率信息而是温度信息的情况下，即图3的任务管理单元150不能取得频率信息而能取得温度信息的情况下，也可以根据温度信息来调整任务的执行率。在该情况下，例如图4的控制目标表160将主处理单元120或其周围电路的温度与执行率对应保持，图4的时间表制作单元156根据该表，调整执行非实时任务的定时。
此外，也可以根据主处理单元120或半导体集成电路100的消耗功率来调整非实时任务的执行率。图3的任务管理单元150可以从各种电源管理软件等取得消耗功率信息而不是频率信息的情况下，也可以根据消耗功率信息来调整任务的执行率。在该情况下，例如图4的控制目标表160将消耗功率信息和执行率对应保持，图4的时间表制作单元156基于该表来调整执行非实时任务的定时。
产业上的可利用性
本发明可以应用于处理器的任务管理的领域。

Claims (28)

1.一种任务管理方法，其特征在于，在通过处理器执行任务时，将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在处理器的处理能力降低时，适当跳过要在非保护频带执行的任务的执行。
2.如权利要求1所述的任务管理方法，其特征在于，在处理器或其周围电路的温度超过规定阈值时，处理器的工作频率被降低。
3.如权利要求1所述的任务管理方法，其特征在于，根据处理器的消耗功率而降低处理器的工作频率。
4.一种任务管理方法，将要由处理器执行的任务根据其性质而分类为第一类型和第二类型，在处理的实时性由于规定的原因而可能受损时，执行第一类型的任务，同时适当跳过要在第一类型的任务的空闲时间执行的第二类型的任务的执行。
5.如权利要求4所述的任务管理方法，其特征在于，所述第一类型的任务是通过规定的方法由处理器识别作为要保证实时性的任务，所述第二类型的任务是通过规定的方法由处理器识别作为不保证实时性的任务。
6.一种任务管理装置，其特征在于，包括：
切换指示单元，进行由主处理单元执行的多个任务的切换指示；以及
检测单元，检测所述主处理单元的处理能力，
所述切换指示单元将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在所述主处理单元的处理能力降低时，适当跳过要在非保护频带执行的任务的执行。
7.如权利要求6所述的任务管理装置，其特征在于，所述检测单元检测所述主处理单元中的工作频率。
8.如权利要求6或7所述的任务管理装置，其特征在于，该装置还包括解释单元，用于对在各任务中执行的程序内记述的对于实时性的要求进行解释，
所述切换指示单元基于该解释将各任务分配给所述保护频带或所述非保护频带的其中一个。
9.如权利要求6或7所述的任务管理装置，其特征在于，该装置还包括判断单元，用于判断各任务中执行的程序的性质，
所述切换指示单元基于该判断，将各任务分配给所述保护频带或所述非保护频带的其中一个。
10.如权利要求6至9的任何一项所述的任务管理装置，其特征在于，所述单位时间是与显示关联的单位时间。
11.如权利要求6至10的任何一项所述的任务管理装置，其特征在于，该装置还包括第二检测单元，用于检测所述主处理单元的使用率，
所述切换指示单元根据所述使用率变更要在非保护频带中执行的任务的执行率。
12.如权利要求11所述的任务管理装置，其特征在于，该装置还包括将与所述主处理单元的处理能力有关的信息以及与在该处理能力下的要在非保护频带中执行的任务的执行率相对应来保持的表，在所述主处理单元的使用率低于规定的阈值的情况下，所述切换指示单元将要在非保护频带中执行的任务的执行率比由所述表设定的执行率提高。
13.一种任务管理装置，其特征在于，包括：
切换指示单元，进行由主处理单元执行的多个任务的切换指示；以及
检测单元，检测所述主处理单元的处理能力，
所述切换指示单元将要由所述主处理单元执行的任务根据其性质而分类为第一类型和第二类型，在处理的实时性由于规定的原因而可能受损时，执行第一类型的任务，同时适当跳过要在第一类型的任务的空闲时间执行的第二类型的任务的执行。
14.一种半导体集成电路，其特征在于，该电路包括：
主处理单元，执行规定的任务；以及
任务管理单元，将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在所述主处理单元的处理能力降低时，适当跳过要在非保护频带执行的任务的执行。
15.如权利要求14所述的半导体集成电路，其特征在于，该电路还包括对所述主处理单元供给规定的工作频率的时钟的时钟生成单元，
在所述工作频率降低时，所述任务管理单元适当跳过要在非保护频带中执行的任务的执行。
16.如权利要求15所述的半导体集成电路，其特征在于，所述主处理单元或其周围的温度超过规定的阈值时，所述时钟生成单元降低所述工作频率。
17.如权利要求16所述的半导体集成电路，其特征在于，所述时钟生成单元根据消耗功率来降低所述工作频率。
18.如权利要求15所述的半导体集成电路，其特征在于，在所述主处理单元或其周围的温度超过规定的阈值时，所述任务管理单元适当跳过要在非保护频带中执行的任务的执行。
19.如权利要求15所述的半导体集成电路，其特征在于，所述任务管理单元根据消耗功率适当跳过要在非保护频带中执行的任务的执行。
20.一种半导体集成电路，其特征在于，该电路包括：
以规定的工作频率执行任务的主处理单元；
对所述主处理单元供给所述工作频率的时钟的时钟生成单元；以及
用于通过从外部读入用于实现任务管理功能的程序而动态地实现任务管理功能的电路，
所述任务管理功能将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在所述工作频率降低时，适当跳过要在非保护频带执行的任务的执行。
21.一种电子装置，其特征在于，该装置包括：
以规定的工作频率执行任务的处理器；以及
保持由所述处理器执行的程序的存储单元，
所述程序使所述处理器实现如下功能，即将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，并安排任务，以便在所述工作频率降低时，适当跳过要在非保护频带执行的任务的执行。
22.如权利要求21所述的电子装置，其特征在于，该装置还包括频率控制单元，用于在所述处理器或其周围电路的温度超过规定的阈值时，降低所述工作频率。
23.如权利要求21所述的电子装置，其特征在于，该装置还包括频率控制单元，用于根据消耗功率来降低所述工作频率。
24.一种程序，使计算机实现如下功能，即在由处理器执行任务时，将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在所述处理器的处理能力降低时，适当跳过要在非保护频带执行的任务的执行。
25.一种程序，使计算机实现如下功能，即将要由处理器执行的任务根据其性质而分类为第一类型和第二类型，在处理的实时性由于规定的原因而可能受损时，执行第一类型的任务，同时适当跳过要在第一类型的任务的空闲时间执行的第二类型的任务的执行。
26.一种任务管理系统，其特征在于，该系统包括：
处理器，以规定的工作频率执行任务；
时钟生成单元，对所述处理器供给所述工作频率的时钟；以及
切换指示单元，进行使所述处理器执行的多个任务的切换指示，
所述切换指示单元将处理的单位时间分割为用于保证实时性的保护频带和不保证实时性的非保护频带，在所述处理器的工作频率降低时，适当跳过要在非保护频带执行的任务的执行。
27.如权利要求26所述的任务管理系统，其特征在于，所述时钟生成单元在所述处理器或其周围电路的温度超过规定的阈值时，降低所述工作频率。
28.如权利要求26所述的任务管理系统，其特征在于，所述时钟生成单元根据所述处理器的消耗功率降低所述工作频率。
CNB2005800011081A 2004-06-01 2005-04-08 任务管理方法、任务管理装置、半导体集成电路、电子装置以及任务管理系统 Expired - Fee Related CN100533388C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004163649A JP3862715B2 (ja) 2004-06-01 2004-06-01 タスク管理方法、タスク管理装置、半導体集積回路、電子装置、およびタスク管理システム
JP163649/2004 2004-06-01

Publications (2)

Publication Number Publication Date
CN1860445A true CN1860445A (zh) 2006-11-08
CN100533388C CN100533388C (zh) 2009-08-26

Family

ID=35463055

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800011081A Expired - Fee Related CN100533388C (zh) 2004-06-01 2005-04-08 任务管理方法、任务管理装置、半导体集成电路、电子装置以及任务管理系统

Country Status (6)

Country Link
US (1) US7954101B2 (zh)
EP (1) EP1691286A4 (zh)
JP (1) JP3862715B2 (zh)
CN (1) CN100533388C (zh)
TW (1) TWI274286B (zh)
WO (1) WO2005119447A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667110A (zh) * 2008-09-04 2010-03-10 三星Techwin株式会社 图像处理设备
CN104303150A (zh) * 2012-05-15 2015-01-21 萨甘安全防护公司 用于管理计算机系统中的任务执行的方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI251171B (en) * 2004-09-21 2006-03-11 Univ Tsinghua Task scheduling method with low power consumption and a SOC using the method
US8112752B2 (en) * 2005-07-06 2012-02-07 Asml Netherlands B.V. Method for performing a software process, controller and lithographic apparatus
JP2007328125A (ja) * 2006-06-07 2007-12-20 Sharp Corp 録音装置
US20080056373A1 (en) * 2006-08-29 2008-03-06 Newlin John B Method and system for dynamic frequency adjustment during video decoding
JP4697805B2 (ja) * 2006-10-24 2011-06-08 ルネサスエレクトロニクス株式会社 データ処理装置
US7779235B2 (en) * 2007-02-06 2010-08-17 International Business Machines Corporation Using performance data for instruction thread direction
US7936153B2 (en) 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
US7895454B2 (en) 2007-02-06 2011-02-22 International Business Machines Corporation Instruction dependent dynamic voltage compensation
US7865750B2 (en) 2007-02-06 2011-01-04 International Business Machines Corporation Fan speed control from adaptive voltage supply
US7971035B2 (en) 2007-02-06 2011-06-28 International Business Machines Corporation Using temperature data for instruction thread direction
US7560945B2 (en) * 2007-02-06 2009-07-14 International Business Machines Corporation Integrated circuit failure prediction
US8022685B2 (en) 2007-02-06 2011-09-20 International Business Machines Corporation Temperature dependent voltage source compensation
US7714635B2 (en) * 2007-02-06 2010-05-11 International Business Machines Corporation Digital adaptive voltage supply
US8615767B2 (en) 2007-02-06 2013-12-24 International Business Machines Corporation Using IR drop data for instruction thread direction
US20080263106A1 (en) * 2007-04-12 2008-10-23 Steven Asherman Database queuing and distributed computing
JP4372804B2 (ja) 2007-05-09 2009-11-25 トヨタ自動車株式会社 画像処理装置
US8146065B2 (en) * 2007-08-13 2012-03-27 International Business Machines Corporation Running time of short running applications by effectively interleaving compilation with computation in a just-in-time environment
US7797131B2 (en) * 2007-08-24 2010-09-14 International Business Machines Corporation On-chip frequency response measurement
US8005880B2 (en) * 2007-08-24 2011-08-23 International Business Machines Corporation Half width counting leading zero circuit
US8185572B2 (en) * 2007-08-24 2012-05-22 International Business Machines Corporation Data correction circuit
KR20080012393A (ko) * 2008-01-17 2008-02-11 김재호 고 내마모성 및 고 투명성의 수용성 광경화형 대전방지조성물 및 이를 코팅한 전도성 타일 바닥재
US8506849B2 (en) * 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
JP2009301500A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp タスク処理システム及びタスク処理方法
TWI401558B (zh) * 2008-12-22 2013-07-11 Tatung Co 頻率調整方法及使用此方法的電子裝置、電腦程式產品與電腦可讀取儲存媒體
US8495403B2 (en) * 2008-12-31 2013-07-23 Intel Corporation Platform and processor power management
US8924975B2 (en) * 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US8819686B2 (en) * 2009-07-23 2014-08-26 Empire Technology Development Llc Scheduling threads on different processor cores based on memory temperature
JP4965638B2 (ja) * 2009-12-25 2012-07-04 インターナショナル・ビジネス・マシーンズ・コーポレーション タスクの切り換えを制御するシステムおよび方法
CN102667725B (zh) * 2010-01-13 2015-09-16 马维尔以色列(M.I.S.L.)有限公司 用于媒体处理的硬件虚拟化
US9141392B2 (en) * 2010-04-20 2015-09-22 Texas Instruments Incorporated Different clock frequencies and stalls for unbalanced pipeline execution logics
US8589942B2 (en) * 2010-05-07 2013-11-19 Qualcomm Incorporated Non-real time thread scheduling
US8873637B2 (en) 2010-05-14 2014-10-28 Qualcomm Incorporated Hardware pixel processing pipeline and video processing instructions
JP5770721B2 (ja) * 2010-05-24 2015-08-26 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 情報処理システム
US8364999B1 (en) * 2010-06-23 2013-01-29 Nvdia Corporation System and method for processor workload metering
US20120079486A1 (en) * 2010-09-23 2012-03-29 International Business Machines Corporation Integration of dissimilar job types into an earliest deadline first (edf) schedule
US9268611B2 (en) 2010-09-25 2016-02-23 Intel Corporation Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores
US9152451B2 (en) * 2013-01-03 2015-10-06 GM Global Technology Operations LLC Method of distributing processor loading between real-time processor threads
KR20150050135A (ko) 2013-10-31 2015-05-08 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
FR3014215B1 (fr) * 2013-12-03 2015-12-11 Thales Sa Procede de gestion des ressources de calcul d'applications logicielles
JP6441166B2 (ja) * 2015-05-15 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US9465664B1 (en) * 2015-09-09 2016-10-11 Honeywell International Inc. Systems and methods for allocation of environmentally regulated slack
JP6580505B2 (ja) * 2016-03-28 2019-09-25 株式会社日立産機システム コントローラ装置およびコントローラ装置のタスク実行管理方法
US10572748B2 (en) * 2017-12-06 2020-02-25 GM Global Technology Operations LLC Autonomous vehicle adaptive parallel image processing system
JP2019192110A (ja) * 2018-04-27 2019-10-31 ルネサスエレクトロニクス株式会社 半導体装置およびプロセッサ制御方法
CN113393146B (zh) * 2021-06-25 2022-12-20 重庆大学 基于贝叶斯网络的多阶段柔性测试系统可靠性评估方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594871A1 (en) * 1992-10-09 1994-05-04 Fujitsu Limited Multi-media scheduling system
US5723998A (en) * 1994-08-10 1998-03-03 Yamaha Corporation Electronic circuit with operation self-control function
JPH0854956A (ja) * 1994-08-10 1996-02-27 Yamaha Corp 処理能力可変機能付きプロセッサ
JP3898789B2 (ja) 1996-12-05 2007-03-28 富士通株式会社 周期プロセス負荷制御システムおよび周期プロセス負荷制御方法
JPH10283204A (ja) * 1997-04-04 1998-10-23 Konica Corp マルチタスク処理方法、マルチタスク処理装置、および、タスクを記録した記録媒体
JP4123640B2 (ja) * 1999-06-16 2008-07-23 ソニー株式会社 情報処理システム及びその制御方法、タスク割当て制御方法及び制御装置、並びにプログラム提供媒体
JP2002099432A (ja) * 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US7174194B2 (en) 2000-10-24 2007-02-06 Texas Instruments Incorporated Temperature field controlled scheduling for processing systems
JP4050027B2 (ja) * 2001-09-28 2008-02-20 株式会社日立製作所 情報処理装置及び情報処理装置の制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667110A (zh) * 2008-09-04 2010-03-10 三星Techwin株式会社 图像处理设备
US8717373B2 (en) 2008-09-04 2014-05-06 Samsung Techwin Co., Ltd. Image processing apparatus
CN104303150A (zh) * 2012-05-15 2015-01-21 萨甘安全防护公司 用于管理计算机系统中的任务执行的方法
CN104303150B (zh) * 2012-05-15 2019-03-12 萨甘安全防护公司 用于管理计算机系统中的任务执行的方法

Also Published As

Publication number Publication date
TW200612340A (en) 2006-04-16
JP2005346301A (ja) 2005-12-15
TWI274286B (en) 2007-02-21
WO2005119447A1 (ja) 2005-12-15
CN100533388C (zh) 2009-08-26
JP3862715B2 (ja) 2006-12-27
EP1691286A1 (en) 2006-08-16
US7954101B2 (en) 2011-05-31
EP1691286A4 (en) 2008-12-31
US20070074216A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1860445A (zh) 任务管理方法、任务管理装置、半导体集成电路、电子装置以及任务管理系统
US11687139B2 (en) Multi-level CPU high current protection
CN1192298C (zh) 按cpu活动调节cpu时钟频率而实时管理cpu温度和节电的方法和系统
CN101379453B (zh) 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置
Wang et al. Concurrent analytical query processing with GPUs
JP6249953B2 (ja) ヘテロジニアスマルチプロセッサシステムオンチップにおける熱駆動作業負荷スケジューリング
KR100880060B1 (ko) 가용 병렬 기능의 양에 따라 명령어 당 에너지를변화시키는 방법 및 장치
US9507640B2 (en) Multicore processor and method of use that configures core functions based on executing instructions
US7373269B2 (en) Processor power consumption control
KR101471303B1 (ko) 그래픽 처리 장치를 위한 전력 관리 장치 및 방법
US20060005082A1 (en) Apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction
EP2207092A2 (en) Software-based thead remappig for power savings
US8589938B2 (en) Composite contention aware task scheduling
JP2009151774A (ja) マルチコア・プロセッサ上での自律型ワークロード分配のための方法、装置、およびシステム
KR20090045944A (ko) 종속 명령 스레드 스케줄링
JP4381459B1 (ja) 情報処理装置、粒度調整方法およびプログラム
WO2020121840A1 (ja) 演算制御装置
EP3979072B1 (en) Firmware boot task distribution to enable low latency boot performance
CN1885282A (zh) 多处理器系统
JP2003271401A (ja) 負荷監視機能を有するマイクロプロセッサ
Sondag et al. Predictive thread-to-core assignment on a heterogeneous multi-core processor
CN115617494A (zh) 多cpu环境下的进程调度方法、装置、电子设备和介质
CN114067917A (zh) 基于调优参数的gatk超级计算机系统
KR20070022198A (ko) 태스크 관리방법, 태스크 관리장치, 반도체 집적회로, 전자장치, 태스크 관리 시스템, 및 프로그램을 격납한 기록매체
Kim et al. Energy-aware core switching for mobile devices with a heterogeneous multicore processor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20130408