CN1835253A - 发光二极管阵列 - Google Patents

Abstract

本发明提供了一种在发光二极管阵列中即使采用LEC法的半绝缘性GaAs衬底，也不会发生由于p型GaAs导电层中的P型掺杂剂的扩散引起短路不良的外延结构。在半绝缘性GaAs衬底(30)上以p型GaAs导电层(11)为中间媒介外延生长多个化合物半导体层，经绝缘、分割后具有作为发光二极管而起作用的多个发光部(1)，在这样的发光二极管阵列中，在上述半绝缘性GaAs衬底(30)和上述p型GaAs导电层(11)之间插入Si掺杂的n型GaAs缓冲层(31)。

Description

发光二极管阵列

技术领域

本发明涉及采用具有通用性的LEC法制作的半绝缘性GaAs衬底的发光二极管阵列，特别涉及可以适用于电子照相方式的打印机光源的光辐射功率输出大的发光二极管阵列。

背景技术

电子照相方式的打印机，是由对应于图像信号的光在感光鼓上形成静电潜像、转印到纸上而得到图像。作为用于形成潜像的光源，激光方式和发光二极管阵列方式被广泛采用。特别是发光二极管阵列方式的光源，不需要象激光方式那样采取长的光程，所以适合于小型的打印机或大尺寸的印刷。

近年来，随着印刷的高速、高画质及打印机的更小型化，要求更高精度、大功率输出且低成本的发光二极管阵列。

图2中示出以往的发光二极管阵列的构成例。该发光二极管阵列的发光部，是由在n型GaAs衬底10上直接或通过p型GaAs导电层11作中间媒介顺序形成的p型AlGaAs腐蚀阻止层12、p型AlGaAs包层13、p型AlGaAs活性层14、n型AlGaAs包层15及n型GaAs盖层16组成，具有所谓的双异质构造。另外，n型GaAs盖层16的台面顶面上设置有负极2，在p型GaAs导电层11上设置有正极3。

象这样使用n型GaAs衬底的发光二极管阵列，例如有特开平6-302856号公报所公开的技术。但是，为了实现发光二极管阵列的低成本，与采用通过VGF法(垂直温度梯度凝固法)制作的n型GaAs衬底相比，采用具有通用性的LEC法(液体密封提升法)制作的半绝缘性GaAs衬底更为有利。

这里所说的VGF法，是将晶种放入由高温气相生长得到的热解氮化硼(PBN)制坩锅的下部，在其上配置GaAs多晶体，将其放入上部高温、下部低温的竖式电炉内，通过从晶种向上方进行晶体成长来制造单晶体的方法(例如参见特开平5-70276号公报)。另外，LEC法是通过在PBN制的坩锅中盛放GaAs原料熔液及液体密封剂，使晶种与原料熔液接触，一边使晶种相对于坩锅旋转一边慢慢向上提升，从而生长出GaAs单晶的方法(例如参见特开平5-24979号公报)。

另外，人们还知道有不是采用半绝缘性GaAs衬底而是采用硅衬底的，在该硅衬底的一面上，通过缓冲层及欧姆接触层作为中间媒介设置发光部的双异质结构(例如参见特开平6-232454号公报(段落号0013))。该缓冲层主要由GaAsP、GaP等构成，其生长层当中存在畸变超点阵层，作为例子，公开了以GaAs结晶体为主要构成，由InGaAs和GaAs构成畸变超点阵层。

但是，特开平6-232454号公报的技术是采用硅衬底，不是采用半绝缘性GaAs衬底。

发光二极管阵列采用半绝缘性GaAs衬底，意味着采用通过具有通用性的LEC法制作的GaAs结晶体，因而对于实现发光二极管阵列的低成本化是非常有利的。

但在图2所示的现有技术的发光部结构的情况下，即使采用LEC法制作的半绝缘性GaAs衬底代替用VGF法制作的n型GaAs衬底，仍存在下面的问题。

即，图2的发光部是在GaAs衬底上直接设置p型GaAs导电层11，然后在该p型GaAs导电层11上依次生长p型AlGaAs腐蚀阻止层12、p型AlGaAs包层13、p型AlGaAs活性层14、n型AlGaAs包层15及n型GaAs盖层16，再经过元件制作工序(暴露于最高400℃的高温下)而完成的。经过该元件制作工序，在以往的发光二极管阵列中，掺杂在p型GaAs导电层11中的P型掺杂剂Zn向半绝缘性GaAs衬底中扩散，利用元件分离沟槽(第2台面型晶体管蚀刻沟20)不能完全分割开而短路，发生不希望的发光部的LED也发光的不良现象。

发明内容

因此，本发明的目的是，解决上述问题，提供一种在发光二极管阵列中即使采用LEC法的半绝缘性GaAs衬底也不会发生因p型GaAs导电层的P型掺杂剂的扩散引起的短路不良的外延结构。

为了达到上述目的，本发明按以下所述构成。

权利要求1的发明是发光二极管阵列，其特征在于，在半绝缘性GaAs衬底上通过p型GaAs导电层作为中间媒介外延生长多个化合物半导体层，绝缘、分割后具有作为发光二极管而起作用的多个发光部，在这样的发光二极管阵列中，在上述半绝缘性GaAs衬底和上述p型GaAs导电层之间插入Si掺杂的n型GaAs缓冲层。

根据该技术特征，通过使Si掺杂的n型GaAs缓冲层存在于中间，可以防止p型GaAs导电层的P型掺杂剂Zn扩散到半绝缘性GaAs衬底中，导致各发光部间发生短路等问题。

权利要求2的发明，其特征在于，在权利要求1所述的发光二极管阵列中，在上述半绝缘性GaAs衬底和上述p型GaAs导电层之间，在Si掺杂的n型GaAs缓冲层的下面，进一步插入Si掺杂的GaAs/AlGaAs超点阵缓冲层。

权利要求3的发明，其特征在于，在权利要求1或2所述的发光二极管阵列中，为了上述绝缘、分割的目的而划分多个发光部的台面型晶体管蚀刻沟的深度设定为分断上述p型GaAs导电层、到达上述Si掺杂的n型GaAs缓冲层的深度。

根据该技术特征，台面型晶体管蚀刻沟可以充分发挥对多个发光部绝缘、分割的作用。

权利要求4的发明，其特征在于，在权利要求1～3中任一项所述的发光二极管阵列中，上述发光部包含有在半绝缘性GaAs衬底上通过p型GaAs导电层作为中间媒介而依次形成的p型AlGaAs腐蚀阻止层、p型AlGaAs包层、p型AlGaAs活性层、n型AlGaAs包层及n型GaAs盖层。

根据本发明，在发光二极管阵列的上述半绝缘性GaAs衬底和上述p型GaAs导电层之间插入了Si掺杂的n型GaAs缓冲层，因而阻止了p型GaAs导电层的掺杂剂Zn向半绝缘性GaAs衬底中扩散，可以防止短路所引起的问题。因此，可以不使用采用昂贵的VGF法制作的n型GaAs衬底，而采用通用性高、成本低的LEC法制作的GaAs衬底。

这样，在晶体生长过程中或制造过程中进行热处理时，虽然p型GaAs导电层的掺杂剂Zn扩散到缓冲层中，但由于插入了Si掺杂的n型GaAs缓冲层，Si掺杂的n型GaAs缓冲层中的掺杂剂Si的浓度与导电层中的Zn的浓度相抵消，从而得到本发明的效果。

附图说明

图1是表示本发明的一个实施方式的发光二极管阵列的发光部的剖面图。

图2是表示现有技术的发光二极管阵列的发光部的剖面图。

图3是表示本发明的其他实施方式的发光二极管阵列的发光部的叠层结构的图。

图4是放大表示本发明的一个实施方式的发光二极管阵列的一部分的平面图。

图5是表示本发明的一个实施方式的图4的发光二极管阵列的剖面结构的图，其中，(a)为A-A’剖面图，(b)为B-B’剖面图。

图6是放大表示现有技术发光二极管阵列的一部分的平面图。

图7是表示现有技术的图6的发光二极管阵列的剖面结构的图，其中，(a)为A-A’剖面图，(b)为B-B’剖面图。

图中：

1  发光部

2  阴极

3  阳极

9  光取出部(发光表面)

10 VGF法的n型GaAs衬底

11 p型GaAs导电层

12 p型AlGaAs腐蚀阻止层

13 p型AlGaAs包层

14 p型AlGaAs活性层

15 n型AlGaAs包层

16 n型GaAs盖层

19 第1台面型晶体管蚀刻沟

20 第2台面型晶体管蚀刻沟

30 半绝缘性GaAs衬底

31 Si掺杂n型GaAs缓冲层

40 超点阵缓冲层

41～43 Si掺杂AlGaAs/GaAs层

具体实施方式

下面基于图示的实施方式来说明本发明。

<发光二极管阵列的结构>

为了便于说明，首先对以往的发光二极管阵列加以说明。

图6是以往的分割为4份的矩阵阵列的结构例。

发光部是排成一列状的配置结构。从负极2通过共用配线4连接的负极用焊接区(bonding pad)6c和阳极用焊接区6a也是排成阵列状配置。图7(a)和图7(b)是表示图6的代表性部分的断面图。以往的发光二极管阵列具有VGF法制作的n型GaAs衬底10、在其上形成的多个发光部1、在各发光部1的上面形成的部分为凸型的负极2、在夹持光取出部(发光表面)的位置在p型GaAs导电层11上形成的正极3。图示的实施方式中，各发光部1为在n型GaAs衬底10上均匀形成的外延层上设置平面型晶体管蚀刻沟，使其绝缘分离而划分成各个独立的外延层部。

本发明除了将衬底和外延结构的一部分改变外，其余与现有技术相比没有变化。

图4和图5表示本发明的分割为4份的矩阵阵列的实施方式。与现有技术例不同，衬底使用LEC法制作的半绝缘性GaAs衬底30，在其上面直接插入Si掺杂的n型GaAs缓冲层31。除此之外与现有技术例的结构相同。

图1(本发明)和图2(现有技术例)中取出一部分表示本发明的衬底—外延层与现有技术的衬底—外延层的比较。

图3是本发明的应用例，表示在Si掺杂的n型GaAs缓冲层31的下面进一步插入例如由3层Si掺杂的AlGaAs/GaAs(50nm/50nm)41～43构成的Si掺杂GaAs/AlGaAs超点阵缓冲层40的结构。

(1)衬底

代替以往的VGF法制作的n型GaAs衬底10，在本实施方式中采用LEC法制作的半绝缘性GaAs衬底30。

(2)发光部

在LEC法制作的半绝缘性GaAs衬底30与p型GaAs导电层11之间插入Si掺杂的n型GaAs缓冲层31。根据所希望的发光波长及光辐射功率输出、驱动电压等适当选择在p型GaAs导电层11上叠层的化合物半导体的种类及结晶层的厚度。采用GaAs/AlGaAs作为化合物半导体。发光部1最好具有由n型的金属包覆层、活性层及p型的金属包覆层组成的双异质结构，最好是由第1台面型晶体管蚀刻沟19将在p型GaAs导电层11上形成的外延层分割形成。进而，为了取得各区块间的隔离绝缘，第2台面型晶体管蚀刻沟20的深度设定为将p型GaAs导电层11分断、到达Si掺杂的n型GaAs缓冲层31的深度。

在图示的实施方式的情况下，本发光二极管阵列的发光部1，是由在LEC法制作的半绝缘性GaAs衬底30上通过Si掺杂的n型GaAs缓冲层31、p型GaAs导电层11中间媒介顺序形成的p型AlGaAs腐蚀阻止层12、p型AlGaAs包层13、p型AlGaAs活性层14、n型A1GaAs包层15及n型GaAs盖层16组成。n型GaAs盖层16在光取出部9的区域通过蚀刻被除去。

上述发光部1中与发光直接有关的区域具有所谓的双异质结构，即，将具有与发光波长对应的能带隙的p型AlGaAs活性层14用比其能带隙大的p型AlGaAs包层13及n型AlGaAs包层15夹持的双异质结构。

(3)台面型晶体管蚀刻沟

为了使发光部1与结合(bonding)部8电绝缘，设置到达p型GaAs导电层11的第1台面型晶体管蚀刻沟19，另外，出于将发光部1的各区块分隔的目的，设置除去p型GaAs导电层11的第2台面型晶体管蚀刻沟20。

第1台面型晶体管蚀刻沟19，最好是除了发光部1外结合部8也各个独立分割形成。这里，通过形成各个独立的结合部8，在Au配线加工时即使在台面型晶体管沟的斜面上残留Au配线，焊接结合区之间也不会使短路。另外，由于结合部8是第1台面型晶体管蚀刻沟19的余留部分，不会增加蚀刻面积。因此，可以避免装填(loading)问题，容易控制同为第1台面型晶体管蚀刻沟19的余留部分的发光部的尺寸。

另外，被第2台面型晶体管蚀刻沟20分断的1区块内的发光二极管的数量与共用配线4的根数相同。

(4)电极及配线层

各电极要求具有结合特性及与下层的电阻接触特性。例如，阳极3使用AuZn/Ni/Au或Ti/Pt/Au等叠层电极，阴极2使用AuGe/Ni/Au等叠层电极。

从阴极2、阳极3和共用配线4引出的配线及共用配线4，要求良好的结合特性及与上层、下层的附着力，因此最好是由多个金属层构成。优选的是，最上层、最下层具有结合特性良好的Ti、Mo、TiW等金属层。例如，可以使用Ti/Au/Ti、Mo/Au/Mo、TiW/Au/TiW等叠层电极。另外，在为了简化工序而同时形成阳极3和共用配线4的场合，也可以使用Ti/Pt/Au/Ti等叠层电极。

各电极的金属层可以采用电阻加热蒸镀法、电子束加热蒸镀法、溅射法等形成，氧化物层可以用各种公知的成膜方法形成。最好是对阴极、阳极金属层再进行热处理(合金化)，以使其具有电阻性。

各发光部1上的阴极2通过阴极用引出配线5c与共用配线4连接。再由共用配线用引出配线5k连接到阴极用焊接结合区6c。另一方面，通过阳极用引出配线5a将在与各发光部1接近位置的每一区块的设置成带状的阳极3延长至阳极用结合部8a，形成阳极用焊接结合区6a。

各引出配线5c、5a、5k是在第2绝缘膜18上形成，通过蚀刻第2绝缘膜18而设置的接触孔7分别连接。

<发光二极管阵列的制造方法>

下面说明适合本发明的发光二极管阵列的制造方法

首先，采用有机金属气相生长法(MOVPE法)，在LEC法制作的半绝缘性GaAs衬底30上依次生长Si掺杂的n型GaAs缓冲层31(载流子浓度：1×10¹⁷～5×10¹⁸cm^-3、厚度：1μm)、p型GaAs导电层11(载流子浓度：4×10¹⁹cm^-3、厚度：1μm)、p型AlGaAs腐蚀阻止层12(载流子浓度：3×10¹⁹cm^-3、厚度：0.1μm)、p型AlGaAs包层13(载流子浓度：1×10¹⁸cm^-3、厚度：1μm)、p型AlGaAs活性层14(载流子浓度：1×10¹⁸cm^-3、厚度：1μm)、n型AlGaAs包层15(载流子浓度：2×10¹⁸cm^-3、厚度：3μm)及n型GaAs盖层16(载流子浓度：1×10¹⁸cm^-3、厚度：0.5μm)。

Si掺杂的n型GaAs缓冲层的载流子浓度1×10¹⁷cm^-3以上的值，是可以防止在制造过程中热处理时P型掺杂剂Zn从上层的p型GaAs导电层向Si掺杂的n型GaAs缓冲层中扩散过来而产生的问题即短路不良的数值范围。另外，载流子浓度的上限为实际可能的掺杂范围。

对形成的结晶层选择性地进行湿法蚀刻。首先，留下发光部1中与阴极2接触的部分以及结合部8，除去n型GaAs盖层16。然后，在p型AlGaAs腐蚀阻止层露出的深度设置第1台面型晶体管蚀刻沟19，将p型GaAs导电层11上的外延层分割成多个发光部1，同时，形成发光部1和各个独立的结合部8。另外，通过第2台面型晶体管蚀刻沟20除去p型GaAs导电层11的区域，将各区块电绝缘。这时如果将第2台面型晶体管蚀刻沟20的深度设定为Si掺杂的n型GaAs缓冲层31也被轻微蚀刻的程度，即使有腐蚀误差也不会残留p型GaAs导电层11。

接着，采用化学气相生长法(CVD法)生长第1绝缘膜17，将发光二极管阵列的整个上面覆盖住，然后，分别反复地使用蒸镀和提升(lift off)法，形成由AuGe/Ni/Au组成的阴极2及由AuZn/Ni/Au组成的阳极3、由Ti/Au/Ti组成的共用配线4。

另外，在生长了第2绝缘膜18后，采用溅射和离子蚀刻法形成由Ti/Au/Ti组成的引出配线5a。

进而，采用CVD法生长第2绝缘膜18，然后，利用蚀刻法在阴极2、阳极3和4根共用配线4上设置接触孔7，采用溅射和离子蚀刻法形成延长至各个接合部8的由Ti/Au/Ti组成的配线层。

光取出部9及划线区域22上的第1绝缘膜17和第2绝缘膜18，是采用使用CHF₃/O₂等公知的混合气体的干腐蚀法除去的。另外，为了防止水分等侵入，蒸镀第3绝缘膜23和第4绝缘膜24。尤其是第4绝缘膜24，它是最后一道钝化膜，因此最好是采用氮化膜等致密膜。在第3绝缘膜23和第4绝缘膜24的折射率不同的场合，必须根据发光波长设定膜厚，使之不形成反射膜。总的膜厚最好设定为1μm以下。

最后，在结合时，通过蚀刻将不需要的焊接结合区上的第3绝缘膜23和第4绝缘膜24开孔。

在这里，作为另一个实施例，将图1所示的发光二极管阵列的发光部分的外延结构改换成图3所示的外延结构来实施。也就是说，采用有机金属气相生长法(MOVPE法)，在用LEC法制作的半绝缘性GaAs衬底30的上面插入由Si掺杂的GaAs(载流子浓度：1×10¹⁷～5×10¹⁸cm^-3、厚度：50nm)/AlGaAs(载流子浓度：1×10¹⁷～3×10¹⁸cm^-3、厚度：50nm)的3层41～43组成的Si掺杂GaAs/AlGaAs超点阵缓冲层40，在其上面与图1同样依次生长Si掺杂的n型GaAs缓冲层31(载流子浓度：1×10¹⁷～5×10¹⁸cm^-3、厚度：1μm)、p型GaAs导电层11(载流子浓度：4×10¹⁹cm^-3、厚度：1μm)、p型AlGaAs腐蚀阻止层12(载流子浓度：3×10¹⁹cm^-3、厚度：0.1μm)、p型AlGaAs包层13(载流子浓度：1×10¹⁸cm^-3、厚度：1μm)、p型AlGaAs活性层14(载流子浓度：1×10¹⁸cm^-3、厚度：1μm)、n型AlGaAs包层15(载流子浓度：2×10¹⁸cm^-3、厚度：3μm)以及n型GaAs盖层16(载流子浓度：1×10¹⁸cm^-3、厚度：0.5μm)，形成外延结构。在这样的外延结构中，也可以得到与图1的实施例同样的效果。该实施例中，特别是通过插入带隙(band gap)不同的GaAs/AlGaAs层40，可以更确实有效地阻止从缓冲层流向衬底的漏电流。

在这里，作为GaAs/AlGaAs层的厚度，最好是30～100nm/30～100nm左右，GaAs/AlGaAs层至少1层以上即可。

Claims (4)

1.发光二极管阵列，在半绝缘性GaAs衬底上以p型GaAs导电层为中间媒介外延生长多个化合物半导体层，经绝缘、分割而具有作为发光二极管而起作用的多个发光部，其特征在于，在上述半绝缘性GaAs衬底和上述p型GaAs导电层之间插入Si掺杂的n型GaAs缓冲层。

2.如权利要求1所述的发光二极管阵列，其特征在于，在上述半绝缘性GaAs衬底和上述p型GaAs导电层之间，在Si掺杂的n型GaAs缓冲层的下面，再插入Si掺杂的GaAs/AlGaAs超点阵缓冲层。

3.如权利要求1或2所述的发光二极管阵列，其特征在于，为了上述绝缘、分割的目的，将划分多个发光部的台面型晶体管蚀刻沟的深度设定为分断上述p型GaAs导电层、到达上述Si掺杂的n型GaAs缓冲层的深度。

4.如权利要求1～3中任意一项所述的发光二极管阵列，其特征在于，上述发光部包含有在半绝缘性GaAs衬底上以p型GaAs导电层为中间媒介而依次形成的p型AlGaAs腐蚀阻止层、p型AlGaAs包层、p型AlGaAs活性层、n型AlGaAs包层以及n型GaAs盖层。

Images