CN1790452A - 显示装置 - Google Patents

Abstract

本发明提供一种显示装置，由数据/电流转换单元(66)将输入显示数据(D0、D1、D2)转换为流过各像素的电流ij，使用该电流ij在电流计算电路(68－2)中计算在行布线端部的电流IN，在电压降计算电路(68－4)中计算在行布线端部的电压降VN。另外，由电流计算电路(68－6)计算电流ij的和，用该电流ij的和与电流IN，在电流计算电路(68－7)中计算在像素间流过的电流Im－1。然后，在电压降计算电路(68－9)中用由电流计算电路(68－8)计算的各像素间的电流Ij和电压降VN，计算电压降Vm－1，并由电压/数据转换单元(67)将该电压降Vm－1转换为数据，由加法电路(64)对该数据和输入显示数据进行加法运算，由此，能得到校正了电压降的量的输出显示数据(D0、D1、D2)。

Description

显示装置

技术领域

本发明涉及校正从两端驱动的扫描线(行布线)上的电压降的显示装置，特别涉及使用MIN型电子发射元件的显示装置。

背景技术

到目前为止，作为冷阴极电子发射元件，例如，金属/绝缘层/金属型电子发射元件(以下称“MIM型电子发射元件”)已为人们所知。该MIM型电子发射元件，通过对夹着绝缘层的上下电极施加电压，使电子从电极的表面发射出来。

在该MIM型电子发射元件中，从下部电极发出的电子的95％左右流入上部电极，而不进行电子发射，所以在使用多个元件的显示装置中，在连接在上部电极上的行布线上产生电压降，从而产生亮度不均。其它冷阴极发射元件有时也会产生这种现象，为了防止产生这种现象，人们正在研究校正列布线电压的方式。

在下述专利文献1中公开了：为了校正被选择的行布线的各部分的电压降，向各列布线输出校正了的驱动脉冲，其中上述被选择的行布线是按照要显示的图像图案确定的。

在专利文献2中公开了：在同时驱动连接在一条行布线上的多个冷阴极元件的图像显示装置中，计算行布线的电压下降量，基于该下降量校正图像信号。

[专利文献1]日本特许第3311201号公报

[专利文献2]日本特开2002-229506号公报

发明内容

在专利文献1中，只在行布线的单侧配置扫描电路，而没有考虑用在行布线的两侧配置的扫描电路进行驱动时的列布线的电压校正方法。另外，在专利文献2中，扫描电路虽然配置在行布线的两侧，但是在不使用近似模型的情况下，对于具有N条列布线的显示板，需要在一个水平扫描期间进行N次N×N的积和运算，从而需要大规模的硬件。

本发明的目的在于：当由配置在两侧的扫描电路驱动行布线时，不必使用大规模的硬件就能进行高精度的电压校正。

在扫描电路配置在两侧的情况下，通过对各像素的从行布线流向列布线的电流中从一端流入的成分进行叠加，求从接地点流入行布线的一端的端部像素的总电流，将该总电流乘以从接地点到两端的像素的电阻，求在端部像素的电压降。

接着，对从端部到第m个像素的从行布线流向列布线的电流依次进行相加，并将所得到的值从总电流中减去，求在相邻像素间流过的电流，从端部开始对该相邻像素间电流依次进行相加，直到第m个，将所得到的值乘以每个像素的扫描线电阻值，得到相邻像素间电压降的和，根据端部像素上的电压降计算所得到的相邻像素间电压降的和，求在各像素上产生的电压降。

在本发明中，一个水平扫描期间内的积和运算为用于计算二极管电流IN的N×N的积和运算与用于计算电压降(Vm-1)的N个1×1的累加运算。因此，相对于现有的进行N次N×N的积和运算，在本发明中，积和运算能够显著地减少为1/N。因为积和运算次数减少，所以能够用简单的硬件实现。

附图说明

图1是本发明的整体结构图。

图2是图1所示的调制电路的数据驱动器的结构图。

图3是图1所示的扫描电路的扫描驱动器的结构图。

图4是图2、图3所示的数据驱动器和扫描驱动器的驱动时序图。

图5是图1所示的行布线的等效电路图。

图6是在图1所示的显示控制器内所设置的电压降校正电路图。

图7是在图1所示的显示控制器内所设置的另一电压降校正电路图。

图8是本发明的另一整体结构图。

具体实施方式

以下，用附图说明本发明的实施例。

[实施例1]

图1是本发明的整体结构图，显示板4包括：背板，具有列布线1、行布线2、MIM型电子发射元件3；前板，在与该背板相对的面具有荧光膜10和覆盖该荧光膜10形成的背金11；以及侧壁(未图示)，为了使在背板和前板上形成有像素的显示板4内形成真空而设置在显示板4的周围。荧光膜10由按MIM型电子发射元件3的各列分开涂敷的红、绿、蓝3原色组成。

调制电路5向列布线1输出调制信号。扫描电路6-1、6-2配置在显示板4的两侧进行行选择。

驱动器电源7向扫描电路6-1、6-2提供选择电压VGH、非选择电压VGL和逻辑电路用电压Vcc，并且，向调制电路5和显示控制器8提供发光电压VEL、非发光电压VEH以及逻辑电路用电压Vcc。

显示控制器8向扫描电路6-1、6-2输出垂直时钟信号VCLK、开始脉冲VIO以及选择期间信号VGO，并且，向调制电路5输出水平时钟信号HCLK、开始脉冲HIO、输出切换信号STB、与红、绿、蓝对应的3输出n位的显示数据D0、D1、D2以及参考电压V0～VM。

这些控制信号中，除了参考电压V0～VM以外，都具有逻辑电路用电压Vcc的振幅。

另外，阳极电源9向背金11提供使荧光膜10发光用的阳极电压VA。

调制电路5由图2所示的数据驱动器组成。该数据驱动器根据需要被串联连接。

在图2中，25是移位寄存器(shift register)，生成用于取入显示数据的锁存信号；24是数据寄存器(data register)，从显示控制器依次取入同时输入的、与红、绿、蓝对应的3输出n位的显示数据D00～D0n-1、D10～D1n-1、D20～D2n-1；23是数据锁存器(data latch)，与输出切换信号STB同步地取入数据寄存器的显示数据；26是灰度等级电压生成单元，由显示控制器8输出的参考电压V0～VM通过电阻分压产生2ⁿ的灰度等级电压，22是解码器(decoder)，按照数据锁存器输出的n位显示数据，从2ⁿ的灰度等级电压中选择电压；21是由电压输出跟随器(voltage follower)组成的输出电路，用于将解码器输出电压作为输出电压Y1～Ym输出给显示板4的各列布线1。另外，灰度等级和输出电压的关系是线性的。

HR/L是用于确定移位寄存器的移位方向的信号，固定为逻辑电路用电压Vcc或接地电压GND。

这里，当一个水平扫描期间开始时，开始脉冲HIO作为第1数据驱动器的信号HIO1(或HIO2)输入到移位寄存器25，在移位寄存器25内与水平时钟信号HCLK同步地移位，当输出锁存信号时，将3输出、n位的显示数据依次取入数据寄存器24。

当第1数据驱动器向数据寄存器24取入显示数据结束时，信号HIO2(或HIO1)的电压变成逻辑电路用电压Vcc，根据需要可以加到第2数据驱动器(未图示)的信号HIO1(或HIO2)，开始第2数据驱动器的显示数据取入。

这样，当向数据寄存器24取入所有显示数据结束时，紧接在一个水平扫描期间之前，与输出切换信号STB同步地从数据寄存器24向数据锁存器23取入所有显示数据。

所取入的显示数据分别由解码器22转换为灰度等级电压，灰度等级电压由输出电路21输出给各列布线。

图1所示的扫描电路6-1、6-2由图3所示的扫描驱动器组成。该扫描驱动器根据需要被串联连接。

在图3中，33是移位寄存器，生成用于按每一水平扫描期间依次切换扫描行的选择信号；32是电平移位器，将来自移位寄存器33的输出从逻辑电路用电压Vcc-GND的电平转换为选择电压VGH-非选择电压VGL的电平；31是由CMOS反转电路组成的输出电路，用于按照进行了电平移位的输出，将选择电压VGH或非选择电压VGL作为输出电压G1～G1输出给显示板4的各行布线2。VR/L是确定移位寄存器的移位方向用的信号，固定为逻辑电路用电压Vcc或接地电压GND。

这里，当一个垂直扫描期间开始时，开始脉冲VIO作为第1扫描驱动器信号VIO1(或VIO2)输入到移位寄存器33，在每一水平扫描期间，在移位寄存器33内与垂直时钟信号VCLK同步地进行移位，依次输出选择信号。

所输出的选择信号与选择期间信号VGO的逻辑积，由电平移位器32进行电平移位，由输出电路31向显示板4的选择行布线输出选择电压VGH，另一方面，向显示板4的非选择行布线输出非选择电压VGL。

当第1扫描驱动器内的移位结束时，信号VIO2(或VIO1)的电压变为逻辑电路用电压Vcc，根据需要可以加到第2扫描驱动器(未图示)的信号VIO1(或VIO2)，开始第2扫描驱动器内的移位。象这样依次选择所有行。

图4是一个水平扫描期间1H内的数据驱动器输出的时序，与输出切换信号STB同步地切换数据驱动器输出。扫描驱动器输出，经过由列布线的电阻和电容、以及数据驱动器的输出阻抗决定的延迟时间后，从非选择电压VGL变化为选择电压VGH。

在一个水平扫描期间结束的时刻，扫描驱动器输出从选择电压VGH变化为非选择电压VGL，并且，切换数据驱动器输出。

在行布线流过电流的情况下，为了防止产生电压降，行布线电阻设定得较低，行布线时间常数比列布线时间常数小。

在本实施例的时序中，发光时间由向布线时间常数小的行布线输出信号的扫描驱动器的输出时间决定。结果，能够减少由布线延迟造成的亮度的不均匀性。

图5是说明将扫描电路配置在两侧时的行布线电压降和校正的情况的等效电路图。3是MIM型电子发射元件，r是每个像素的扫描线电阻，Ro是从接地点到两端的像素的电阻，im是第m个像素的二极管电流，iRm是第m个像素的二极管电流im中从右边流入的成分，iLm是第m个像素的二极管电流中从左边流入的成分，Vm是在第m个像素上产生的行布线电压降，Im是从第m个像素流向第m+1个像素的电流。

为了使MIM型电子发射元件3的流向各像素的二极管电流im为预定值，输出给第m个像素的数据驱动器输出，输出降低了在第m个像素上产生的行布线电压降Vm的电压。

在第m个像素上产生的行布线电压降如下这样求得。

第m个像素的二极管电流im由从两侧的扫描电路流入的iLm和iRm2个成分组成。

设在二极管电流仅流过第m个像素的情况下，在第m个像素上产生的电压降为vm，则两端对接地点的电压降相等，所以下式(1)成立。

vm＝-｛(m-1)r+R₀}iLm＝-{(N-m)r+R₀}iRm  ………(1)

考虑到iRm＝im-iLm，求iLm，可得到下式(2)。

$\mathrm{iLm}=\frac{(N-m)r+R_0}{(N-1)r+2R_0}\mathrm{im}---\left(2\right)$

另外，求iRm，可得到下式(3)。

$\mathrm{iRm}=\frac{(m-1)r+R_0}{(N-10)r+2R_0}\mathrm{im}---\left(3\right)$

根据叠加定理，对式(3)所示的第m个像素的二极管电流im中从右边流入的成分iRm进行相加，得到从接地点流向右端的第N个像素的电流IN，用下式(4)表示。

$\mathrm{IN}=\underset{j=1}{\overset{N}{\mathrm{\Σ}}}\mathrm{iRj}=\underset{j=1}{\overset{N}{\mathrm{\Σ}}}\frac{(j-1)r+R_0}{(N-1)r+2R_0}\mathrm{ij}---\left(4\right)$

根据下式(5)，将该电流IN乘以从接地点到两端的像素的电阻Ro，可以求得在第N个像素上的电压降VN。

VN＝-R₀×IN  ………(5)

另外，根据第m个像素的电流守恒定律，从第m-1个像素流向第m个像素的电流Im-1，其值为从第m个像素流向第m+1个像素的电流Im加上第m个像素的二极管电流im而得到的值。同样的关系从第m+1个像素到第N个像素也成立，所以下式(6)成立。

$\mathrm{Im}-1=\mathrm{Im}+\mathrm{im}=-(\mathrm{IN}-\underset{j=m}{\overset{N}{\mathrm{\Σ}}}\mathrm{ij})---\left(6\right)$

另外，在第m-1个像素上产生的电压降Vm-1，其值为Vm加上相邻像素间的电压降而得到的值，上述相邻像素间的电压降是电流Im-1乘以每个像素的扫描线电阻值r而得到的。同样的关系从第m个像素到第N个像素也成立，所以下式(7)成立。

$\mathrm{Vm}-1=\mathrm{Vm}+\mathrm{rIm}-1=\mathrm{VN}+r\underset{j=m-1}{\overset{N}{\mathrm{\Σ}}}\mathrm{Ij}---\left(7\right)$

如上所述，通过以式(4)、(5)所示的IN、VN为初始值依次计算式(6)、(7)，能够计算出在第m个像素上产生的电压降。因此，为了流过预定的二极管电流，对数据驱动器输出电压只校正该值。

图6表示电压降校正电路(1)的详细结构。

电压降校正电路(1)设置在图1的显示控制器8内，向调制电路5输出校正后的3输出n位的显示数据D0、D1、D2。

显示控制器8的其它部分，从显示装置外部接收图像信号，向电压降校正电路(1)输出与红、绿、蓝对应的3输出n位的显示数据D0、D1、D2，并且，向调制电路5和扫描电路6-1、6-2输出控制信号。

61是逆γ处理单元，62是P/S(parallel/serial)转换电路，按照显示板4上的排列转换与红、绿、蓝对应的显示数据D0、D1、D2，63是行存储器，保持已转换为串行数据的显示数据，64是用于对校正数据进行加法运算的加法电路，65是S/P(serial/parallel)转换电路，将校正后的显示数据转换为与红、绿、蓝对应的显示数据D0、D1、D2。

66是数据/电流转换电路，由将显示数据转换为二极管电流的转换表(table)组成，68-1～68-9是计算校正电压用的校正电压计算单元，67是将校正电压转换为校正数据用的电压/数据转换电路。

68-1是保持各像素的二极管电流值ij的行存储器，68-2是IN计算电路，将各像素的二极管电流值ij与系数相乘并依次进行相加，计算式(4)所示的从接地点流向右端的第N个像素的总电流IN，68-3是保持计算出的总电流IN的电流IN锁存电路，68-4是电压降VN计算电路，将总电流IN与系数相乘，求式(5)所示的第N个像素的电压降VN，68-5是保持计算出的电压降VN的电压降VN锁存电路，68-6是电流ij加法电路，将行存储器68-1中的各像素的二极管电流ij从第N个开始依次进行相加，68-7是电流Im-1计算电路，从电流IN锁存电路68-3所保持的总电流IN中减去电流ij加法电路68-6的相加值，求式(6)所示的从第m-1个像素流向第m个像素的电流Im-1，68-8是电流Ij加法电路，从第N个开始对电流Ij依次进行相加，68-9是Vm-1计算电路，使来自电流Ij加法电路68-8的相加值乘以每个像素的扫描电阻r所得到的值与锁存电路68-5所保存的电压降VN相加，求式(7)所示的在第m-1个像素上产生的电压降Vm-1。

以下，说明动作。被输入到电压降校正电路(1)的、与红、绿、蓝对应的3输出n位的显示数据D0、D1、D2，由逆γ处理单元61基于显示板4的驱动电压和发光特性的关系进行逆γ校正，然后，由P/S转换电路62转换为与显示板4上的排列对应的串行数据，并依次写入行存储器63。同时，串行数据还被输入到数据/电流转换单元66，转换为二极管电流ij，然后，输入到校正电压计算单元68-1～68-9，计算校正电压。

在行存储器68-1中依次保持二极管电流ij。另一方面，在IN计算电路68-2中，对二极管电流ij与系数的乘积进行依次相加，计算式(4)所示的从接地点流向第N个像素的总电流IN，第N个像素的积和结束时刻的值被保持在锁存电路68-3中。

另外，在电压降VN计算电路68-4中，根据所保持的总电流值IN求式(5)所示的在第N个像素的电压降VN，并保持在电压降VN锁存电路68-5中。

当下一水平期间时，与行存储器63从第N个像素开始依次读出显示数据同步地计算校正用的电压降。如下这样计算在第m-1个像素上产生的电压降Vm-1。从行存储器68-1读出第m个二极管电流im，并对该电流im进行加法运算，得到保持在电流ij加法电路68-6内的从第N个像素到第m+1个像素的二极管电流的和。

在电流Im-1计算电路68-7中，通过从电流IN锁存电路68-3所保持的电流IN中减去加法运算所得到的结果，并使符号反转，计算出式(6)所示的从第m-1个像素流向第m个像素的电流Im-1。对所计算出的电流Im-1进行加法运算，得到在电流ij加法电路68-8内所保持的“从右端的第N个像素流向接地点的总电流IN”到“从第m个像素流向第m+1个像素的电流Im”的电流的和。

该加法运算所得到的值被输入到Vm-1计算电路68-9，与每个像素的扫描线电阻r相乘，再与保持在VN锁存电路68-5中的电压降VN相加，求出式(7)所示的在第m-1个像素上产生的电压降Vm-1。该电压降Vm-1由电压/数据转换电路67转换为校正数据，由加法电路64与保持在行存储器中的数据相加。

然后，被校正后的显示数据由S/P转换电路65转换为与红、绿、蓝对应的显示数据D0、D1、D2。

在本实施例中，通过叠加各像素的二极管电流中从右边流入的电流，用式(4)求从接地点流向右端的像素的总电流IN，将该电流IN乘以从接地点到右端像素的电阻Ro，用式(5)求在端部像素上的电压降VN。

接着，从总电流IN中减去对从端部像素到第m个像素的二极管电流im依次进行相加所得到的值，用式(6)求从第m-1个像素流向第m个像素的电流Im-1，进而，从端部开始对该相邻像素间电流Im-1依次进行相加，直到第m-1个，将该相加得到的值乘以每个像素的扫描线电阻r，得到相邻像素间的电压降的和，再使相邻像素间的电压降的和与电压降VN进行运算，用式(7)求出在第m-1个像素上产生的电压降Vm-1。

结果，一个水平扫描期间内的积和运算变成用于计算电流IN的N×N的积和运算与用于计算电压降Vm-1的N次1×1的累加运算。

相对于现有的方式中的进行N次N×N的积和运算，积和运算能够显著地减少为1/N，能够用简单的硬件实现。

[实施例2]

在实施例1中，从由接地点流向右端像素的总电流IN和在右端像素上的电压降VN开始，依次求出电压降Vm-1。

在本实施例中，从由接地点流向左端的像素的电流I0和在左端像素上的电压降V1开始，依次求电压降Vm+1。

在图5中，使用式(2)，根据叠加原理，用下式(8)表示从接地点流向左端的第1个像素的电流I0。

$I0=\underset{j=1}{\overset{N}{\mathrm{\Σ}}}\mathrm{iLj}=\underset{j=1}{\overset{N}{\mathrm{\Σ}}}\frac{(N-j)r+R_0}{(N-1)r+2R_0}\mathrm{ij}---\left(8\right)$

将该电流I0乘以从接地点到左端像素的电阻Ro，通过下式(9)求在第1个像素上的电压降V1。

V1＝-R₀×I0   ………(9)

另外，与式(8)一样，根据第m个像素中的电流守恒定律，从第m个像素流向第m+1个像素的电流Im，其值为从第m-1个像素流向第m个像素的电流Im-1减去第m个像素的二极管电流im所得到的值。同样的关系在从第m-1个到第1个像素中也成立，所以下式(10)成立。

$\mathrm{Im}=\mathrm{Im}-1-\mathrm{im}=I0-\underset{j=1}{\overset{m}{\mathrm{\Σ}}}\mathrm{ij}---\left(10\right)$

另外，在第m+1个像素上产生的电压降Vm+1，其值为电压降Vm减去相邻像素间的电压降rIm所得到的值，上述相邻像素间的电压降是电流Im乘以每个像素的扫描线电阻得到的。同样的关系在从第m-1个到第1个像素中也成立，所以下式(11)成立。

$\mathrm{Vm}+1=\mathrm{Vm}-\mathrm{rIm}=V1-r\underset{j=1}{\overset{m}{\mathrm{\Σ}}}\mathrm{Ij}---\left(11\right)$

这样，通过以式(8)、(9)所示的I0、V1为初始值，依次对式(10)、(11)进行计算，能够计算出在第m个像素上产生的电压降。因此，为了流过预定的二极管电流，对数据驱动器输出电压只校正该值。

在图7中，符号61-67表示与图6相同的部分。78-1～78-9是校正电压计算单元。

78-1是保持各像素的二极管电流值ij的行存储器，78-2是I0计算电路，将各像素的二极管电流值ij与系数相乘并依次相加，计算式(8)所示的从接地点流向左端的第1个像素的总电流I0，78-3是保持所计算出的总电流I0的电流I0锁存电路，78-4是电压降V1计算电路，将总电流I0和系数相乘，求式(9)所示的在第1个像素上的电压降V1，78-5是保持所计算出的电压降V1的电压降V1锁存电路，78-6是电流ij加法电路，从第1个开始对行存储器78-1中的各像素的二极管电流ij依次进行相加，78-7是电流Im计算电路，从电流I0锁存电路78-3所保持的电流I0中减去电流ij加法电路78-6的相加值，求式(10)所示的从第1个像素流向第m个像素的电流Im，78-8是电流Ij加法电路，从第1个开始对电流Ij依次进行相加，78-9是Vm+1计算电路，从锁存电路78-5所保持的电压降V1中减去电流Ij加法电路78-8的相加值与每个像素的扫描电阻r的乘积，求式(11)所示的在第m+1个像素上产生的电压降Vm+1。

说明图7的动作。二极管电流ij被依次保持在行存储器78-1中，另一方面，在I0计算电路78-2中，对二极管电流ij与系数的乘积依次进行加法运算，计算式(8)所示的从接地点流向左端的第1个像素的总电流I0，第N个像素的积和结束时刻的值被保持在电流I0锁存电路78-3中。在电压降V1计算电路78-4中，求出式(9)所示的第1个像素的电压降V1，并保持在电压降V1锁存电路78-5中。

当下一水平期间时，从第1个开始依次读出行存储器78-1所保持的二极管电流ij，由ij加法电路78-6进行加法运算。该加法运算值由电流Im计算电路78-7从电流I0锁存电路78-3所保持的电流I0中减去，计算出式(10)所示的从第m个像素流向第m+1个像素的电流Im。该电流Im由电流Ij的加法电路78-8进行加法运算。

该加法运算所得到的值被输入到Vm+1计算电路78-9，与每个像素的扫描线电阻r相乘，再从V1锁存电路78-5所保持的电压降V1中减去，求出式(11)所示的在第m+1个像素上产生的电压降Vm+1。

在本实施例中，通过叠加各像素的二极管电流中流向左端像素的成分，用式(8)求从接地点流向左端像素的电流I0，该电流I0乘以从接地点到左端像素的电阻Ro，用式(9)求在端部像素的电压降V1。

接着，将对从端部到第m个像素的二极管电流im依次进行加法运算所得到的值从总电流I0中减去，用式(10)依次求从第m个像素流向第m+1个像素的电流Im，进而，从端部开始对该相邻像素间电流依次进行相加，直到第m个，将相加所得到的值乘以每个像素的扫描线电阻r，得到相邻像素间的电压降的和，从电压降V1中减去该相邻像素间的电压降的和，用式(11)求出在第m+1个像素上产生的电压降Vm+1。

结果，一个水平扫描期间内的积和运算变成用于计算电流I0的N×N的积和运算与用于计算电压降Vm+1的N次1×1的累加运算。因此，相对于现有的方法中的进行N次N×N的积和运算，积和运算能够显著地减少为1/N，能够用简单的硬件实现。

[实施例3]

图8是本发明的另一整体结构图，将画面分割为上下块，在上下块同时显示图像。

在图8中，符号2、4、7、9、10、11表示与图1相同的部分。

81-1和81-2是在显示板4的中央被分割开的列布线，85-1、85-2是分别向上下列布线输出调制信号的调制电路，86-11、86-12是配置在显示板4的两侧进行画面上部的行选择的扫描电路，86-21、86-22是配置在显示板4的两侧进行画面下部的行选择的扫描电路。

驱动器电源7向扫描电路86-11、86-12、86-21、86-22提供选择电压VGH、非选择电压VGL以及逻辑电路用电压Vcc。并且，向调制电路85-1、85-2和显示控制器88提供发光电压VEL、非发光电压VEH以及逻辑电路用电压Vcc。

显示控制器88向扫描电路86-11、86-12、86-21、86-22输入垂直时钟信号VCLK、开始脉冲VIO以及选择期间信号VGO，并且，向调制电路85-1、85-2输出水平时钟信号HCLK、开始脉冲HIO、输出切换信号STB、与红、绿、蓝对应的3输出n位的显示数据D0、D1、D2以及参考电压V0～VM。这些控制信号中，除了参考电压V0～VM之外，都具有逻辑电路用电压Vcc的振幅。另外，输入到调制电路85-1、85-2中的与红、绿、蓝对应的3输出n位的显示数据D0、D1、D2是不同的。

在图8中，调制电路85-1、85-2的结构和动作、以及扫描电路86-11、86-12、86-21、86-22的结构和动作，与实施例1相同。

在显示控制器88内设置有2个图6或图7所示的电压降校正电路，分别向调制电路85-1、85-2同时输出3输出n位的显示数据D0、D1、D2。

在显示控制器88的其它部分设置有帧存储器，接收来自显示装置外部的图像信号，向电压降校正电路输出与上下块对应的、且与红、绿、蓝对应的3输出n位的显示数据D0、D1、D2，并且，向调制电路85-1、85-2和扫描电路86-11、86-12、86-21、86-22输出控制信号。

在本实施例中，将画面分割成上下块，在上下块同时显示图像，结果，能够使一行的显示时间为原来的2倍，所以，当亮度相同时，能够使流入行布线的电流为原来的1/2，使要校正的电压下降量为原来的1/2。

另外，因为对列布线进行了分割，所以调制电路85-1、85-2的驱动电容变为1/2，能够使在调制电路85-1和85-2中消耗的功率变为1/2。

在实施例1～3中，从接地点到端部像素的电阻Ro在各行中不同时，用每行不同的Ro计算系数。由此，能防止由Ro的不均匀性引起的图像劣化。

Claims (3)

1.一种显示装置，包括背板，具有配置在多条行布线和多条列布线的各交点的多个电子发射元件；前板，具有被施加阳极电压的背金和荧光体；设置在上述行布线的端部的扫描电路；以及对上述列布线提供显示数据的调制电路；该显示装置的特征在于：

设置有

总电流计算单元，通过对各像素的从上述行布线流向上述列布线的电流中从上述行布线的端部侧流入该像素的成分进行叠加，求在上述行布线的端部从接地点流入端部像素的总电流；

端部像素电压降计算单元，将上述总电流与从上述接地点到上述端部像素的电阻相乘，求在端部像素上的电压降；

相邻像素间电流计算单元，将从上述端部像素到第m个像素的从行布线流向列布线的电流依次相加，并从上述总电流中减去该相加所得到的电流，求在相邻像素间流过的电流；以及

像素电压降计算单元，将对从端部到第m个的相邻像素间电流依次相加所得到的值乘以每个像素的扫描线电阻，求相邻像素间电压降的累加值，再根据端部像素上的电压降进行计算求在各像素上的电压降；

通过向列布线提供用像素电压降计算单元的输出值进行了校正的显示数据，校正由从上述扫描电路流入行布线的电流引起的电压降。

2.根据权利要求1所述的显示装置，其特征在于：

上述列布线在显示板的中央被分割开，

该显示装置设置有向被分割开的列布线提供显示数据的调制电路，在与被分割开的列布线对应的行布线的两端设置有扫描电路，在显示板上同时显示图像。

3.一种显示装置，包括背板，具有配置在多条行布线和多条列布线的各交点的多个电子发射元件；前板，具有被施加阳极电压的背金和荧光膜；设置在上述行布线的端部的扫描电路；以及对上述列布线提供显示数据的调制电路；该显示装置的特征在于：

设置有校正电压计算单元，计算用于校正显示数据的校正电压，使得补偿在按照要显示的图像数据确定的行布线的各部分上产生的电压降，

用于计算校正电压的接地点和行布线端部像素间的电阻值每行都不同。

Images