CN1790282A - 上下文存储方法、信息处理器及中断发生器 - Google Patents

上下文存储方法、信息处理器及中断发生器 Download PDF

Info

Publication number
CN1790282A
CN1790282A CN200510133926.9A CN200510133926A CN1790282A CN 1790282 A CN1790282 A CN 1790282A CN 200510133926 A CN200510133926 A CN 200510133926A CN 1790282 A CN1790282 A CN 1790282A
Authority
CN
China
Prior art keywords
cpu
information
interruption
interrupt
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510133926.9A
Other languages
English (en)
Inventor
竹森康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1790282A publication Critical patent/CN1790282A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)
  • Hardware Redundancy (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种上下文存储方法、信息处理器和中断发生器，用于在CPU复位后恢复诸如在CPU复位前的CPU的中断接受状态这样的上下文信息。中断控制器在复位CPU前将设置在CPU中的CPU上下文信息存储到存储器中。在CPU复位后，中断控制器读出存储在存储器中的CPU上下文信息。中断控制器将包含在CPU上下文信息中的中断接受信息传送到中断发生器。中断发生器生成相应于输入信息的中断。此外，中断控制器在CPU中设置除了中断接受信息之外的CPU上下文信息。

Description

上下文存储方法、信息处理器及中断发生器
技术领域
本发明涉及一种上下文存储方法、信息处理器和中断发生器，用于在CPU复位后恢复诸如在CPU复位前的CPU的中断接受状态这样的上下文信息。
背景技术
在CPU(中央处理单元)中，当输入一复位信号时，诸如中断接受信息这样的CPU上下文信息被设置为默认。因此，关于中断的信息或者复位前出现的信息在复位后就会丢失。
在日本专利申请特开No.2003-162432(第3-4页，图2)中，公开了一种记录中断信号以确定发生哪种类型的中断的装置。
然而，该装置仅仅记录了中断信号，而不能够将CPU中的上下文信息恢复到CPU复位前的状态。
发明内容
因此，本发明的目的在于提供一种上下文存储方法、信息处理器和中断发生器，用于在CPU复位后恢复诸如在CPU复位前的CPU的中断接受状态这样的CPU上下文信息。
根据本发明的第一个方面，为了达到前述目的，提供一种上下文存储方法，包括下述步骤：将设置在CPU中的CPU上下文信息存储在存储器中，在CPU复位后读出存储在存储器中的CPU上下文信息，将包含在从存储器中读出的CPU上下文信息中的中断接受信息(关于已经被CPU接受的中断的信息)传送给中断发生器，以生成对应于中断接受信息的中断，并且在CPU中设置除了中断接受信息之外的CPU上下文信息。
根据本发明的第二个方面，提供一种信息处理器，其包括：存储器，用于存储CPU上下文信息；信息读取器，用于在CPU复位后读出存储在存储器中的CPU上下文信息；信息输入部件，用于接收包含在从存储器中读出的CPU上下文信息中的中断接受信息作为输入；中断发出器，用于发出相应于中断接受信息的中断；以及信息设置部件，用于在CPU中设置除了中断接受信息之外的CPU上下文信息。
根据本发明的第三个方面，提供一种中断生成器，其包括：信息输入部件，用于接收包含在CPU上下文信息中的中断接受信息作为输入，该CPU上下文信息在CPU复位前被存储在存储器中而在CPU复位后从存储器中被读出；以及中断发出器，用于发出相应于中断接受信息的中断。
如上所述，根据本发明，能够在CPU复位后恢复诸如CPU复位前的CPU的中断接受状态的CPU上下文信息。
附图说明
参考下面结合附图的详细描述，将更清楚地理解本发明示范性的方面和特征：
图1示出了根据本发明实施例的信息处理器的结构的范例的图；以及
图2是用于解释上下文信息恢复处理的流程图。
具体实施方式
现在参考附图，详细地给出本发明优选实施例的描述。
图1是示出根据本发明实施例的信息处理器的结构的范例的图。参考图1，该信息处理器包括CPU(中央处理单元)1、中断发生器2、存储器3和芯片组4。该芯片组4是诸如北桥/南桥芯片组的通用芯片组，并且连接到CPU1和存储器3。
CPU1包括中断控制器10。中断控制器10通过执行存储在存储器3中的程序来执行。
中断发生器2是包括中断信息输入部件20和中断发生部件21的电路，并且连接到CPU1。
一旦检测到CPU1需要被复位的状态，中断控制器10就会由于中断而致使CPU1禁用。随后，中断控制器10将CPU上下文信息存储在存储器3中，该CPU上下文信息包括诸如用于复位CPU1的中断接受信息(关于在该点已经被CPU1接受的中断的信息)这样的信息。在CPU1复位后，中断控制器10从存储器3读取包括中断接受信息等的CPU上下文信息。中断控制器10从CPU上下文信息中提取中断接受信息，并将其输入到中断生成器2的中断信息输入部件20。例如，中断接受信息包括指定由CPU1接收的中断的内容(类型)的标志数据。
此外，中断控制器10将除了中断接受信息之外的CPU上下文信息重写到CPU1中的指定区域以解除中断禁用状态。
中断信息输入部件20从CPU1的中断控制器10中接收中断接受信息，并指示中断发生部件21生成相应于中断接受信息的中断。
中断发生部件21根据来自中断信息输入部件20的指令向CPU1发出中断。
图2是用于解释上下文信息恢复处理的流程图。参考图2，将对用于恢复上下文信息的本实施例的信息处理器的操作进行描述。顺便提及，在下面的描述中，例如，假定在双工系统中，复位每个系统中的CPU1使得两个系统同步。该双工系统可以具有如下两个系统，即每个系统都包括本实施例的信息处理器和检测器，该检测器连接到两个信息处理器，用于监视各个系统的CPU1以检测两者之间的差异。
在系统的正常操作期间，在每个信息处理器中，芯片组4的中断控制器向CPU1发出中断。CPU1将关于CPU1已经接收到的中断的信息存储在其中，并随后执行处理。当在两个系统的各CPU1的操作之间发生差异而CPU1在系统运行期间已经接收到某些中断时，检测器检测到该差异。从而，检测器向每个信息处理器的CPU1发送信息信号。
响应信息信号的接收，中断控制器10致使CPU1停止接收中断。另外，中断控制器10在存储器3中存储CPU上下文信息，该CPU上下文信息包括诸如在该点CPU1的中断接受状态这样的信息，也就是，关于CPU1在该点已经接收的中断的信息(步骤S1)。
接着，中断控制器10复位CPU1以使得两个系统中的CPU1的操作同步(步骤S2)。
其后，中断控制器10从存储器3中读取包括中断接受信息等的CPU上下文信息。中断控制器10将中断接受信息输入到中断发生器2(步骤S3)。
一接收到中断接受信息，中断发生器2的中断信息输入部件20就致使中断发生部件21生成相应于中断接受信息的伪中断(步骤S4)。
因此，CPU1接收中断请求，并将中断接受信息设置在寄存器中。结果，在CPU1中恢复了复位前的中断接受状态。
此外，除了中断接受信息之外，中断控制器10将在步骤S3从存储器3读出的CPU上下文信息设置在CPU1的每个寄存器中(步骤S5)。
中断控制器10解除中断禁用状态(步骤S6)。从而，每个系统的CPU1能够在与停止接收中断前相同的环境中重新启动操作。
如前面所阐述的，根据本发明，能够在CPU复位后恢复诸如CPU复位前的CPU的中断接受状态这样的CPU上下文信息。由于中断接受信息存储在只读寄存器中，所以从存储器读出的信息不能够被直接写入CPU。然而，根据本发明，中断发生器生成伪中断，因此，中断接受信息能够被恢复到复位前的状态。
尽管已经示出了本发明的一个优选实施例，但是本发明并不限于上述描述，而是能够对其进行各种改变和修改而不脱离本发明的精神和范围。
在上下文信息恢复处理的上面的描述中，假定由于在双工系统中的两个系统的CPU1之间检测到差异而使CPU1需要被复位。CPU复位所需的条件并不限定于上述情况。例如，当系统操作期间在其中发生任何故障时，或当检测到故障信号时，CPU都可以被复位。另外，在系统操作期间改变CPU的设置以及复位CPU以反映该改变的情况中，CPU上下文信息可以通过上面描述的方式来存储和恢复。
此外，在上述实施例中，当中断发生器2与芯片组4分离开时，芯片组4可以具有中断发生器2的功能。
顺便提及，本发明不但适用于专用系统而且适用于普通计算机系统。例如，如先前描述的那样操作的信息处理器、中断发生器2等可以通过执行上述处理的程序来实现。在这种情况中，程序被存储在计算机可读存储介质中，如软盘、CD-ROM(光盘只读存储器)、和DVD(数字化通用光盘)，并传送到将要被安装的计算机中。或者例如，该程序可以被存储在诸如互连网的网络上的服务器的磁盘存储器中，并且被下载到计算机上。
在通过OS(操作系统)或OS和应用程序的组合提供前述功能的情况中，除了OS提供的部分之外的功能，可以被存储在存储介质中来被传送，或可以被下载到计算机上。
尽管已经参考特定的说明性实施例描述了本发明，但本发明并非被实施例限制，而是仅仅由权利要求限制。应当理解，本领域的技术人员能够对实施例进行改变或修改而不脱离本发明的范围和精神。

Claims (3)

1.一种上下文存储方法，包括步骤：
将设置在CPU中的CPU上下文信息存储在存储器中；
在CPU复位后，读出存储在存储器中的CPU上下文信息；
将包含在从存储器中读出的CPU上下文信息中的中断接受信息传送到中断发生器，以生成相应于中断接受信息的中断；以及
在CPU中设置除了中断接受信息之外的CPU上下文信息。
2.一种信息处理器，包括：
存储器，用于存储CPU上下文信息；
信息读取器，用于在CPU复位后读出存储在存储器中的CPU上下文信息；
信息输入部件，用于接收包含在从存储器中读出的CPU上下文信息中的中断接受信息作为输入；
中断发出器，用于发出相应于中断接受信息的中断；以及
信息设置部件，用于在CPU中设置除了中断接受信息之外的CPU上下文信息。
3.一种中断发生器，包括：
信息输入部件，用于接收包含在CPU上下文信息中的中断接受信息作为输入，该CPU上下文信息在CPU复位前被存储到存储器中并在CPU复位后从存储器中读出；以及
中断发出器，用于发出相应于中断接受信息的中断。
CN200510133926.9A 2004-12-17 2005-12-19 上下文存储方法、信息处理器及中断发生器 Pending CN1790282A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004366695 2004-12-17
JP2004366695A JP2006172316A (ja) 2004-12-17 2004-12-17 コンテキスト維持方法、情報処理装置及び割り込み発生装置

Publications (1)

Publication Number Publication Date
CN1790282A true CN1790282A (zh) 2006-06-21

Family

ID=36353980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510133926.9A Pending CN1790282A (zh) 2004-12-17 2005-12-19 上下文存储方法、信息处理器及中断发生器

Country Status (6)

Country Link
US (1) US20060136641A1 (zh)
EP (1) EP1672496A3 (zh)
JP (1) JP2006172316A (zh)
CN (1) CN1790282A (zh)
AU (1) AU2005244593A1 (zh)
CA (1) CA2530246A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656568A (zh) * 2009-10-15 2012-09-05 株式会社雷捷电子科技 微计算机及其动作方法
CN103164561A (zh) * 2011-12-19 2013-06-19 上海航空电器有限公司 一种基于eda技术的多功能中断波形发生器电路及其控制方法
CN110162421A (zh) * 2019-04-28 2019-08-23 北京航空航天大学 一种含有中断函数的嵌入式软件看门狗测试方法和装置
CN112416536A (zh) * 2020-12-10 2021-02-26 成都海光集成电路设计有限公司 提取处理器执行上下文的方法及处理器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237230B2 (ja) * 2013-12-27 2017-11-29 富士通株式会社 メモリ管理プログラム、メモリ管理方法、及びメモリ管理装置
US11385927B2 (en) * 2020-01-08 2022-07-12 Marvell Asia Pte, Ltd. Interrupt servicing in userspace

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532587A (en) * 1981-08-26 1985-07-30 Texas Instruments Incorporated Single chip processor connected to an external memory chip
US5623674A (en) * 1995-05-08 1997-04-22 Microsoft Corporation Method for determining steerable interrupt request lines used by PCMCIA controllers
US5944816A (en) * 1996-05-17 1999-08-31 Advanced Micro Devices, Inc. Microprocessor configured to execute multiple threads including interrupt service routines
US6412081B1 (en) * 1999-01-15 2002-06-25 Conexant Systems, Inc. System and method for providing a trap and patch function to low power, cost conscious, and space constrained applications
US6957432B2 (en) * 2000-03-21 2005-10-18 Microsoft Corporation Real-time scheduler
US6865688B2 (en) * 2001-11-29 2005-03-08 International Business Machines Corporation Logical partition management apparatus and method for handling system reset interrupts
US6931354B2 (en) * 2003-11-13 2005-08-16 International Business Machines Corporation Method, apparatus and computer program product for efficient, large counts of per thread performance events

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656568A (zh) * 2009-10-15 2012-09-05 株式会社雷捷电子科技 微计算机及其动作方法
US8954801B2 (en) 2009-10-15 2015-02-10 L E Tech Co., Ltd. Microcomputer and method of operation thereof
CN103164561A (zh) * 2011-12-19 2013-06-19 上海航空电器有限公司 一种基于eda技术的多功能中断波形发生器电路及其控制方法
CN103164561B (zh) * 2011-12-19 2017-01-18 上海航空电器有限公司 一种基于eda技术的多功能中断波形发生器的控制方法
CN110162421A (zh) * 2019-04-28 2019-08-23 北京航空航天大学 一种含有中断函数的嵌入式软件看门狗测试方法和装置
CN110162421B (zh) * 2019-04-28 2020-11-10 北京航空航天大学 一种含有中断函数的嵌入式软件看门狗测试方法和装置
CN112416536A (zh) * 2020-12-10 2021-02-26 成都海光集成电路设计有限公司 提取处理器执行上下文的方法及处理器
CN112416536B (zh) * 2020-12-10 2023-08-18 成都海光集成电路设计有限公司 提取处理器执行上下文的方法及处理器

Also Published As

Publication number Publication date
CA2530246A1 (en) 2006-06-17
US20060136641A1 (en) 2006-06-22
AU2005244593A1 (en) 2006-07-06
JP2006172316A (ja) 2006-06-29
EP1672496A3 (en) 2006-09-13
EP1672496A2 (en) 2006-06-21

Similar Documents

Publication Publication Date Title
US7685476B2 (en) Early notification of error via software interrupt and shared memory write
TWI355585B (en) Method, data processing system, and computer progr
US20070038891A1 (en) Hardware checkpointing system
CN100432949C (zh) 在计算机上当软件崩溃时保存用户数据的方法及装置
US20070180315A1 (en) Reconfigurable processor and reconfiguration method executed by the reconfigurable processor
EP1974272B1 (en) Method and apparatus for detecting a fault condition and restoration thereafter using user context information
CN1790282A (zh) 上下文存储方法、信息处理器及中断发生器
US9329958B2 (en) Efficient incremental checkpointing of virtual devices
WO2015026679A2 (en) Disconnected operation for systems utilizing cloud storage
US20060253740A1 (en) System and method for hardware error reporting and recovery
US20080059843A1 (en) Debugging system, debugging circuit and information processing apparatus
CN110879742A (zh) 虚拟机异步创建内部快照方法、装置及存储介质
US10379931B2 (en) Computer system
CN107402806B (zh) 分布式文件架构的任务处理方法和装置
CN110471784B (zh) 基于Electron平台的播放终端异常处理方法及装置
CN100339828C (zh) 一种实现快速开机的方法及装置
CN112506693A (zh) 一种记录异常信息的方法、装置、存储介质和电子设备
CN115421960A (zh) 一种ue内存故障恢复方法、装置、电子设备及介质
JP5427814B2 (ja) 障害解析情報収集装置
CN114995982A (zh) 任务处理方法、装置及存储介质
CN108632366B (zh) 文件下载方法、装置及终端设备
CN110837433A (zh) 性能优化方法、装置及电子设备
CN114461479A (zh) 调试多媒体处理芯片的方法、装置、存储介质和电子设备
JP2002288049A (ja) Ｐｃｉバス不良個所切り離し方法およびそのプログラム
CN1530849A (zh) 多功能操作系统还原方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication