CN1776592A - 命令传达效能高的电子系统及其增进命令传达效能的方法 - Google Patents

命令传达效能高的电子系统及其增进命令传达效能的方法 Download PDF

Info

Publication number
CN1776592A
CN1776592A CNA2005101170655A CN200510117065A CN1776592A CN 1776592 A CN1776592 A CN 1776592A CN A2005101170655 A CNA2005101170655 A CN A2005101170655A CN 200510117065 A CN200510117065 A CN 200510117065A CN 1776592 A CN1776592 A CN 1776592A
Authority
CN
China
Prior art keywords
order
data
pass down
main frame
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101170655A
Other languages
English (en)
Other versions
CN100356309C (zh
Inventor
王良耘
李金松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Jie FA Technology Co., Ltd.
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1776592A publication Critical patent/CN1776592A/zh
Application granted granted Critical
Publication of CN100356309C publication Critical patent/CN100356309C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种电子资料储存系统，包括二个至数个经由特定总线的单一数据传输端口电耦接至主机的周边装置或单元。借着分割自主机发送至数个周边单元中的部分单元的命令为次命令，或重复发送命令，可释出数据总线以供发送至其它装置或单元的命令所使用，因此可提升整体系统的效率。

Description

命令传达效能高的电子系统及其增进命令传达效能的方法
技术领域
本发明是关于一种电子系统，尤其是关于一种信息储存与取得系统，其中包含共享数据总线系统的单一传输端口的多个储存单元，该数据总线系统的范例为整合电子式驱动接口总线(integrated drive electronics bus，IDEbus)或串联式先进技术附接接口(serial advanced technology attachmentinterface，SATA interface)。
背景技术
于今日的商业环境下电子信息储存装置变得愈来愈重要。光学储存媒体、快闪存储卡、以及其它信息储存媒体均为重要技术，经整合后可整并上述各型态的信息储存媒体以供个人计算机或其它相类似的系统运用。为了结合各式储存技术的功能与便利性，于是广泛的使用总线，例如整合电子式驱动接口(integrated drive electronics，IDE)总线、先进技术附接(advancedtechnology attachment，ATA)总线或并联式先进技术附接(paralleladvanced technology attachment，PATA)总线、以及串联式先进技术附接(serial advanced technology attachment interface，SATA)总线。上面所罗列者为几个重要的数据传输通讯协议。另外，先进技术封包附接接口(advanced technology attachment packet interface，ATAPI)为先进技术附接接口于光学储存装置方面重要的延伸，该接口用以供光学储存装置连接至个人计算机。先进技术封包附接接口定义了一工作档案(task file)以进行数据传输，该工作档案包括周边装置与个人计算机使用的一组缓存器。依据先进技术封包附接接口协议，装置间沟通所用的命令(command)是以封包的型式传递。为了让各式封包传递至周边装置，装置间必须交换一组最基本的信息，包括：
命令封包
命令参数资料(如写入的资料)
命令响应资料(如读取的资料)
状态值，以先进技术封包附接接口的状态值缓存器内所储存的资料表示其值。
先进技术封包附接接口的命令集是衍生自小计算机系统接口(smallcomputer system interface，SCSI)的命令集。除了运用光盘的大量储存设施(mass storage facility)寻址(addressing)技术以外，该接口采用逻辑寻址而非实体寻址以存取数据区块。逻辑单元可能对应于周边装置的整体或部分。因此，于本说明书中将经常需要区别实体装置、逻辑单元、或包含了一个至数个实体装置的整合功能单元。然而，本发明原理的应用范围并不为此处的分类型态所限制。
为了增加更多的资料储存功能并储存更大的资料量，现存的资料储存系统通常包括多个周边组件。此类的资料储存系统通常连接至诸如个人计算机的主机以增加主机的资料储存能力。虽然此类的资料储存系统解决了资料储存容量上的问题，但他们又造成了系统效能降低的问题；因为若多重单元共享传输接口上的同一资料端口时，例如IDE/ATA/SATA的传输端口，此时所有单元的效能都会被传输数据效能最差的单元的传输速度限制住，因而数据总线会陷入动弹不得的状态，而整体的系统效能也被数据总线所妨碍。
ATAPI的命令通讯协议基本上遵循先来先服务(first-come，first-serve)的规则。TDE总线通讯协议中有明订通讯频道(channel)与传输端口(port)的观念。IDE总线中的每一个通讯频道包括第一端口与第二端口并且该二端口经由一实体导线相连接。IDE/SATA的整体结构中包括一个或多个周边储存组件以IDE/SATA通讯频道连接至主机(host)。主机可为个人计算机系统、嵌入式系统(embedded system)的中央处理单元(CPU)、或需要存取周边组件的其它装置。当处理器希望传输资料至周边组件时，主机首先向该周边储存组件发出一封包型(“packet”command)命令。该封包型命令依循ATA通讯协议，该命令告知储存组件「处理器希望传输一组资料至该储存组件」，而该储存组件中含有解译该数据传输命令的信息。「命令封包」中包含用以于主机与其它ATAPI周边组件间进行沟通的命令格式。
当多个装置或单元共享同一IDE/SATA或其它型式的传输端口时，主机可依据本技术领域的原理自多个目标单元采集资料，或储存资料至多个目标单元。多个周边单元皆连接IDE/SATA通讯频道，并共享同一传输端口，以使主机可透过同一传输端口存取不同的逻辑单元。
于此情况下，简单的先来先服务通讯协议将严重的限制住系统效能，因为除非第一个命令已执行完毕，否则系统将不能执行第二个命令。
图1为显示自主机至一实体组件传输资料的流程图。假设有两个功能单元：快闪存储卡单元125与光驱(DVDRW)单元120，其分别以下列逻辑单元的型式接附至主机：光驱(DVD drive)的逻辑单元100、SD卡片阅读机(Securedigital drive)的逻辑单元105、MS卡片阅读机(Memry stick drive)的逻辑单元110。主机将命令封包传输至由功能单元120与125组成的实体组件，以进行数据传输。资料首先经由串行器(serializer)115进行串行化(此步骤为非必要的)，当资料通过SATA传输接口后，资料便经由IDE/AT总线导线上的通讯频道的单一传输端口传输至功能单元120与125，最后到达光驱的光学读取头(Pick up head，PUH)130、MS存储卡135、或SD存储卡140。
图2显示在上述模式中由于快闪存储卡125的低效能，以致于执行读取快闪存储卡与光盘写入命令时所造成的时间的浪费。参考图2的关于总线使用的时序图，读取快闪存储卡步骤200可能花费高达10ms的时间，其包含三阶段：接收命令205、缓冲储存于快闪存储卡中的资料210、传输资料215。在总线被读取快闪存储卡命令所占用的10ms中，实际用于数据传输的时间仅有1ms。我们可以很清楚地看到，较慢的读取快闪存储卡命令占用了数据通讯频道大部份的时间，然而并未传输任何资料至主机。于此模式下，较快的光盘写入命令220必须等待总线执行读取快闪存储卡命令200完成后，才可依顺序来使用IDE总线，且此模式可能会造成光盘写入数据质量方面的问题。
因此，需要一个有效的方法与系统，以便于多个单元使用同一数据传输端口时，让系统中同时存在的数个ATAPI或其它型式的命令运作得更有效率。
发明内容
本发明的众多优点之中，其一为：提供一种方法，于主机所发送至数个单元或装置的命令争相使用数据传输频道的资源时，通过释放出系统中珍贵的总线资源以执行实际的数据传输，使整体系统更有效率，其中该些单元或装置是连接到特定互连装置的单一数据传输端口。运用本发明的原理，将使所述的多个单元或装置中数据传输较慢者不会一直占据数据传输频道，因此而增进整体系统的效能。
本发明的另一优点为考量了整体总线的使用情形与整体效能的改善等因素，而于系统中弹性地激活或停止运用前述本发明的方法。
本发明于提供了命令传达效能高的电子资料储存系统。在一般的情况下，该系统包括一主机，以及经由一数据总线接口的单一传输端口电耦接至该主机的多个储存装置，其中该主机依据所述的多个储存装置间的相对数据传输效能，而对发送至所述的储存装置中一个或多个装置的数据传输命令进行分割。
本发明于此实施例中是以下述方式执行。主机是针对数据传输速度最慢的储存装置要求资料移转的命令进行分割。主机将该命令分割为二或多个次命令，而每个次命令占据数据总线短于原本的命令所占据的时间。主机分割该命令亦可能以重复发送该命令的方式，直到该储存装置回传一包含执行状态的信息。其中该储存装置所回传的信息包含表示重复发送的该命令已执行完毕、仍在执行中(in progress)、或表示重复发送的该命令执行完毕所需的剩余时间的执行状态。
上述的数据总线接口包括串联式先进技术附接接口(serial advancedtechnology attachment interface，SATA interface)、或通用序列总线(universal serial bus，USB)接口。上述多个储存装置包括快闪存储卡存取装置、以及光储存装置。
本发明还于另一实施例中提出一种增进电子资料储存系统中命令传达效能的方法。该方法包括下列步骤中的一个至数个步骤：经由数据总线接口的单一传输端口将多个单元连接至主机；以及将该主机发送至所述的多个单元中至少一数据传输率较慢的单元的命令分割为一启始(initiating)命令与一个或多个轮询(polling)命令。
上述方法的执行情况如下所述。所述的多个单元包括符合先进技术封包附接接口(advanced technology attachment packet interface，ATAPI)标准的单元。该数据总线接口包括通用序列总线(USB)接口。该命令包括ATAPI的读取命令，而该启始命令包括读取触发(trigger)命令，该一个或多个轮询命令包括一个或多个读取轮询命令。
本发明于另一实施例中提出一种增进电子资料储存系统中命令传达效能的方法。该方法包括下列步骤中的一个至数个步骤：经由数据总线接口的单一传输端口将多个装置连接至主机；以及将该主机欲下达给所述的多个装置中较低数据传输效能的装置的命令，以重复的方式发送。
上述方法的执行情况如下所述。该数据总线接口包括整合电子式驱动接口(IDE interface)。在接收到自该主机重复发送的命令后，该装置逐次以一执行状态的信息响应该命令；其中该命令的执行状态的信息包括命令的程序已启始、预计执行完毕所需时间、命令正执行中(under progress)、或是命令已执行完毕。其中该命令是依据预定的算法(algorithm)或依据接收命令的该装置的指示，并且以相差固定时间间隔的方式而重复发送。
本发明于另一实施例中提供一种命令传达效能高的电子系统。该系统包括一主机以及经由数据总线接口的单一数据传输端口电耦接至该主机的多个周边单元，其中该主机依据所述的多个周边单元间的相对效能，将发送至所述的多个周边单元中的至少一单元的第一命令分割为多个较快的次命令。
上述方法的执行情况如下所述。所述的次命令包括触发(triggering)命令与一个或多个轮询(polling)命令。该主机于发出前述多个较快的次命令间，发出第二命令至该些周边单元中的一第二单元，而该第二单元不同于前述收到该第一命令的单元。
本发明于另一实施例中提供一种命令传达效能高的电子系统。该系统包括一主机以及经由数据总线接口的单一数据传输端口电耦接至该主机的多个周边单元，其中该主机以重复发送命令的方式，将命令传达至所述的多个周边单元中较低数据传输效能的单元。
上述方法的执行情况如下所述。该数据总线接口包括整合电子式驱动接口(IDE interface)。该主机要求该单元于每次接收到该命令后回复一显示该命令执行的状态的信息。该回复的信息选择自下列的组合，该组合包括程序已开始、预计完成所需时间、执行中、已执行完毕。该命令可能是以固定的时间间隔重复发送；而该命令亦可能依据预定的算法(algorithm)重复发送。
附图说明
图1为自主机发送至周边实体装置的ATAPI命令的数据流程图；
图2为发送至两单元上的两命令所需执行时间的示意图，其中该两单元经由同一数据传输接口连接至主机；
图3为依据本发明原理发送至两单元上的命令所需执行时间的示意图，其中该两单元经由特定总线的单一数据传输端口连接至主机；
图4为显示修改后的ATAPI命令“READ(10)”的字节区块图；
图5为依据本发明另一实施例中发送至两单元上的命令的执行时序示意图，其中该两单元经由特定总线的单一数据传输端口连接至主机；
图6为本发明另一实施例的将不需数据传输的命令分割为次命令的示意图；
图7为根据本发明原理的主机端对于重复发送的读取命令的处理步骤流程图；
图8为根据本发明原理的储存装置端的快闪存储卡单元对于重复发送的读取命令的处理步骤流程图。
符号说明：
100-DVDRW光驱的逻辑单元；
105-SD卡片阅读机的逻辑单元；
110-MS卡片阅读机的逻辑单元；
115-串行器；
120-光驱的功能单元；
125-快闪存储卡的功能单元；
130-光驱的光学读取头；
135-MS存储卡；
140-SD存储卡；
200-读取快闪存储卡命令(原有方式)；
205-接收命令阶段；
210-缓冲储存于快闪存储卡中的资料阶段；
215-传输资料阶段；
220-光盘写入命令；
300-读取快闪存储卡的触发次命令；
305-读取快闪存储卡的轮询次命令；
310-读取快闪存储卡的数据传输次命令；
401-显示次命令特定功能种类的字节；
500-快闪存储卡写入命令；
505、535-光盘读取命令；
510、520、530、540-轮询命令；
515-光盘写入命令；
601-触发次命令；
602、603、604、605-轮询次命令。
具体实施方式
本发明进一步的细节、原理与各式优点将于下面的实施方式中佐以图式(不同图式中相似的标号表示相似的组成元素)以更加明确的对本发明进行描述。
于多个周边单元透过特定总线的单一数据传输端口连接至主机(host)的系统中，主机可将发送至低速单元的命令分割，以便于主机与慢速单元间无实际数据传输时，将数据总线释放出来供其它单元使用。下列实施例是基于ATAPI命令的观念，用以于命令封包(Command Packet)可传送出去时通知主机、于可传输资料时中断(interrupt)主机、或于命令执行完毕时中断主机。虽然本发明的范围涵盖IDE总线的使用范围，然而本发明亦可运用于数种总线技术，包括但不限于SATA以及通用序列总线(USB)。
参考图3，光盘读写单元120与快闪存储卡单元125经由同一数据传输端口(port)接附至主机。由于快闪存储卡单元125的速度较光盘读写单元120的速度为慢，主机可将一个读取快闪存储卡的命令分割为三个次命令：读取快闪存储卡的触发(trigger)300、读取快闪存储卡的轮询(poll)305、读取快闪存储卡的数据传输310。每个次命令的反应皆较原始命令为快，而发至光盘读写单元120的命令便可在两个次命令之间执行，例如写入光盘命令。如图3所示，读取快闪存储卡的触发300次命令将触发快闪存储卡单元的资料读取程序。当该命令执行完毕，接着可以马上执行光盘写入命令，此命令只需占用数据总线2ms的时间。读取快闪存储卡的轮询(poll)305次命令将接续其后执行，其占用数据总线约0ms的时间。主机可经常发送读取快闪存储卡的轮询305次命令以轮询快闪存储卡的状态，而介于该读取快闪存储卡的轮询305次命令之间的时间，数据总线便可为诸如光盘写入命令的其它命令所使用。上述程序不停重复进行，直至主机自读取快闪存储卡的轮询305次命令得知所需资料已准备妥当；此时主机便发出读取快闪存储卡的数据传输310次命令以采集资料，该次命令将占据数据总线约1ms。由于主机不需等待较慢的命令(例如图2中的读取快闪存储卡命令200)执行完毕后再发送其它命令，根据本发明原则的系统整体的执行速度将大为改善。与传统型态的读取快闪存储卡命令200相比较，分派给光盘读写单元120的时间现为8ms，而非公知技术中的2ms，此乃由于新的读取快闪存储卡命令分解为读取快闪存储卡的触发300、轮询305、数据传输310等三个次命令。此处的所需处理时间的举例仅为说明之用，熟习此项技术者应了解此处列出处理命令所需的时间为仅供参考的范例。
是否分割命令将依据系统有多少独立的功能单元以及其相对效能差距等因素而决定。此处的「效能」包括数据传输速率、作业完成时间(Turn-Around-Time)等等。举例来说，仅包含一托盘(tray)的光盘读写单元120与包含两插槽(socket)的快闪存储卡单元125共享单一IDE或SATA传输端口，因此在共享传输端口上有三个逻辑单位但仅有两个独立的功能单元。在任何时点系统不允许两个以上的命令同时执行。由于一般而言快闪存储卡读取速度较光盘读写速度为慢，因此可对快闪存储卡单元125的命令进行分割。当然亦可分割光盘读写单元120的命令，但需视如此分割是否有助于改善系统效率而定。此外，命令的分割也使系统必需执行额外的命令，因而亦可能造成部分效能上的损耗；因此主机必须视情况选择是否激活分割命令的功能，以达到系统整体较佳的效能，或增进数据总线的使用率。举例来说，分割命令成为多个次命令会使快闪存储卡单元125的效能显著下降，因此系统驱动程序将仅于进行光驱读写运作时才让命令可以被分割，而在光驱读写运作结束30秒后，关闭命令分割的功能，换言之，过去的30秒内如有光驱的读写运作，则继续开启命令分割的功能。不激活分割命令的原因，是因为除非同时有光盘读写命令来争用IDE总线而影响IDE总线的使用效能，否则实在不需增加执行同一动作所需的额外命令。
一个ATAPI命令至少可被分割为触发与轮询两个次命令，以及选择性的外加一数据传输次命令。每个次命令仍为合法的ATAPI命令，并会收到命令执行状态的响应或资料片段以显示命令执行的现状。举例来说，ATAPI命令的“READ(10)”可藉修改原始的“READ(10)”命令而分割为次命令。参考图4，我们可修改图中标示为401的命令“READ(10)”的第6字节以显示次命令的特定功能，因为“READ(10)”中的第6字节原本为保留并未指定用途。于一实施例下，当第6字节的值为「0」时便会激活读取次命令的触发功能，当第6字节的值为「1」时便会激活读取次命令的轮询功能，而当第6字节的值为「2」时便会激活读取次命令的数据传输功能。当然可以预期用传统ATAPI命令中的其它保留位来实现次命令，使得这些命令仅于必要时才会占据IDE或SATA总线。此处以图4的范例作为实施例，然而使用ATAPI命令的任何其它保留位亦可达成相同的目的。
另一范例则示于图5的快闪存储卡写入命令500。主机发出快闪存储卡写入命令500，其中附带欲储存至快闪存储卡中的资料。在适合的条件下，快闪存储卡功能单元将会开始于背景中储存资料，而主机将发出一连串的轮询命令510、520、530、540以监测其状态。介于轮询命令510、520、530、540之间，本例中，主机可发出光盘读取命令505、光盘写入命令515、以及光盘读取命令535，如图5所示。因为两个(含)以上的ATAPI命令可由任何功能单元或实体装置以依序或不依顺序的方式来执行，如此可视总线上资源的可得性而使整个系统效能进一步得到改善。此原则可适用于任意数目的功能单元或实体装置所执行任意数目的命令，只要不依序执行的结果不会引发任何问题。
另外，主机亦可重复发出同一命令，而不采用分割命令成为较快速的特殊次命令的方式。举例来说，主机可重复发出高速缓存读取命令。在收到每个高速缓存读取命令后，透过工作档案的缓存器或在资料阶段，高速缓存单元可响应一信息以显示读取程序已成功地开始进行，还可提供命令执行完毕的预计时间；或者高速缓存单元亦可响应一信息，以显示读取程序仍在进行中并提供执行完毕所需的预计时间。主机将重复发出同一命令直至目标工作执行完毕。于本实施例中，一旦此型态的命令发出后，这些命令将只于必须时才会占据住IDE或SATA总线。
及至目前为止已说明了本发明的部分内容，但本发明的应用范围不仅限于数据传输的读取或写入命令。举例来说，图6中所绘可以是一用于初始化快闪存储卡单元的初始化命令。根据本发明的原理，该初始化命令可被分割为触发次命令601以及一个至数个轮询次命令602、603、604、605，但没有数据传输次命令。所述的次命令以斜线区块表示。
主机可向周边单元示意：命令是否被分割或重复地发送，或是否该周边单元仅应于命令已执行完毕后回报。周边单元的韧体亦应决定以何种方式执行该命令，如果主机容许周边单元的韧体有此判断权力的话。通常是依据执行一命令所需的作业完成时间以做出决定，需时较长的命令应进行分割或重复发送，以释放数据总线的资源供其它单元使用。此外，亦需考量是否在等待序列中有其它周边单元所发出的使用总线的要求。
图7显示主机对于包括SD存储卡140的快闪存储卡读取单元125以轮询方式发送命令的运作流程。主机于步骤700中对SD存储卡发出命令，可透过串行器115以使命令串行化(serialize)。当收到该轮询命令，快闪存储卡读取单元将于步骤710中响应主机「命令执行中」(under progress)信息。若收到此响应信息，主机将于步骤720中等待，此时便可执行另一关于其它功能单元的命令。于是主机回到执行下一个轮询命令的串行化步骤115的状态。若快闪存储卡读取单元并非响应「命令执行中」信息，该命令便于步骤730中得知命令动作已执行完毕。
图8所显示为当读取命令不分割为特定的次命令而是以重复发送的方式进行时，快闪存储卡功能单元125内部韧体的程序流程图。于步骤800中快闪存储卡功能单元接收到读取命令后，其中的韧体会于步骤805检测是否读取程序已开始执行。若已执行，韧体会于步骤815中检测资料是否已读取完毕。若读取完毕，资料便于步骤820中被传送回主机。若尚未读取完毕，会于步骤825中回传主机一「命令执行中」(under progress)的信息。若读取程序尚未开始执行，便如步骤810中启始读取程序，并于步骤825中回传主机一「命令执行中」的信息。
虽然对本发明的描述着眼于IDE总线与SATA接口，本发明的应用范围并不限定于这些型态的数据总线接口。其可运用于任何一种联机装置，其支持多个周边单元经由该联机装置的单一数据传输端口接附至主机。举例来说，通用序列总线(universal serial bus，USB)让多重单元连接至其上。当欲存取多个单元上的资料时，传统上是由USB发送命令至所述的单元，其中所述的单元包括诸如共享USB接口的网络相机与如压缩磁盘驱动器(ZIP drive)的大量储存单元。根据本发明的精神，我们可以根据网络相机与压缩磁盘驱动器的相对效能，以决定对网络相机的写入命令采取分割或重复发送的方式，以释放原本网络相机占据的总线资源供压缩磁盘驱动器使用，如此便可增进整体系统的效率。
前述已以说明与举例等方式提出了对本发明的描述。所述的说明与举例并非穷尽列举本发明的应用，亦非用以限定本发明的范围。熟习此项技术者依然可以基于本发明的精神而对装置作出各式各样的修改，而此类修改并未逾越本发明的范围，因此本发明的保护范围当视权利要求所界定者为准。

Claims (31)

1.一种命令传达效能高的电子资料储存系统，包括：
主机；以及
多个储存装置，经由数据总线接口的单一数据传输端口电耦接至该主机，其中该主机依据所述的多个储存装置间的相对效能，将发送至所述的多个储存装置中的一个或多个储存装置的命令进行分割。
2.如权利要求1所述的命令传达效能高的电子资料储存系统，其中该主机是针对数据传输速度最慢的储存装置要求资料移转的一命令进行分割。
3.如权利要求2所述的命令传达效能高的电子资料储存系统，其中该主机将该命令分割为二个或多个次命令，而每个次命令占据数据总线的时间短于该命令所占据的时间。
4.如权利要求2所述的命令传达效能高的电子资料储存系统，其中该主机分割该命令是以重复发送该命令的方式，直到该储存装置回传一包含执行状态的信息，且该信息表示该命令已执行完毕。
5.如权利要求4所述的命令传达效能高的电子资料储存系统，其中该储存装置所回传的该信息，还包含表示重复发送的该命令仍在执行中的执行状态。
6.如权利要求4所述的命令传达效能高的电子资料储存系统，其中该储存装置所回传的该信息，还包含表示重复发送的该命令执行完毕所需的剩余时间的执行状态。
7.如权利要求1所述的命令传达效能高的电子资料储存系统，其中该数据总线接口包括整合电子式驱动接口。
8.如权利要求1所述的命令传达效能高的电子资料储存系统，其中该数据总线接口包括串联式先进技术附接接口。
9.如权利要求1所述的命令传达效能高的电子资料储存系统，其中该数据总线接口包括通用序列总线接口。
10.如权利要求1所述的命令传达效能高的电子资料储存系统，其中所述的多个储存装置包括快闪存储卡存取装置。
11.如权利要求1所述的命令传达效能高的电子资料储存系统，其中所述的多个储存装置包括光储存装置。
12.一种增进电子资料储存系统中命令传达效能的方法，包括下列步骤：
经由一数据总线口的单一传输端口将多个单元连接至一主机；以及
将该主机发送至所述的多个单元中至少一数据传输率较慢的单元的一命令分割为一启始命令与一个或多个轮询命令。
13.如权利要求12所述的增进电子资料储存系统中命令传达效能的方法，其中所述的多个单元包括符合先进技术封包附接接口标准的单元。
14.如权利要求12所述的增进电子资料储存系统中命令传达效能的方法，其中该数据总线接口包括通用序列总线接口。
15.如权利要求13所述的增进电子资料储存系统中命令传达效能的方法，其中该命令包括ATAPI读取命令，而该启始命令包括一读取触发命令，该一个或多个轮询命令包括一个或多个读取轮询命令。
16.一种增进电子资料储存系统中命令传达效能的方法，包括下列步骤：
经由一数据总线接口的单一传输端口将多个装置连接至一主机；以及
将该主机欲下达给所述的多个装置中较低数据传输效能的装置的命令，以重复的方式发送。
17.如权利要求16所述的增进电子资料储存系统中命令传达效能的方法，其中该数据总线接口包括整合电子式驱动接口。
18.如权利要求16所述的增进电子资料储存系统中命令传达效能的方法，还包括下列步骤：
在接收到自该主机重复发送的命令后，该装置逐次以一执行状态的信息响应该命令。
19.如权利要求18所述的增进电子资料储存系统中命令传达效能的方法，其中该命令的执行状态的信息包括命令的程序已启始、预计执行完毕所需时间、命令正执行中、或是命令已执行完毕。
20.如权利要求16所述的增进电子资料储存系统中命令传达效能的方法，其中该命令是以相差固定时间间隔的方式重复发送。
21.如权利要求16所述的增进电子资料储存系统中命令传达效能的方法，其中该命令是依据预定的算法重复发送。
22.如权利要求16所述的增进电子资料储存系统中命令传达效能的方法，其中该命令是依据接收命令的该装置的指示来重复发送。
23.一种命令传达效能高的电子系统，包括：
主机；以及
多个周边单元，经由数据总线接口的单一数据传输端口电耦接至该主机，其中该主机依据所述的多个周边单元间的相对效能，将发送至所述的多个周边单元中的至少一单元的第一命令分割为多个较快的次命令。
24.如权利要求23所述的命令传达效能高的电子系统，其中所述的多个次命令包括一触发命令与一个或多个轮询命令。
25.如权利要求23所述的命令传达效能高的电子系统，其中该主机于发出前述多个较快的次命令间，发出第二命令至所述的多个周边单元中的一第二单元，其中该第二单元不同于前述收到该第一命令的单元。
26.一种命令传达效能高的电子系统，包括：
主机；以及
多个周边单元，经由数据总线接口的单一数据传输端口电耦接至该主机，其中该主机以重复发送命令的方式，将命令传达至所述的多个周边单元中较低数据传输效能的单元。
27.如权利要求26所述的命令传达效能高的电子系统，其中该数据总线接口包括整合电子式驱动接口。
28.如权利要求26所述的命令传达效能高的电子系统，其中该主机要求该单元于每次接收到该命令后回复一显示该命令执行的状态的信息。
29.如权利要求28所述的命令传达效能高的电子系统，其中该回复的信息选择自下列的组合，该组合包括命令的程序已启始、预计执行完毕所需时间、命令正执行中、命令已执行完毕。
30.如权利要求26所述的命令传达效能高的电子系统，其中该命令是以固定的时间间隔重复发送。
31.如权利要求26所述的命令传达效能高的电子系统，其中该命令是依据预定的算法重复发送。
CNB2005101170655A 2004-11-16 2005-10-31 命令传达效能高的电子系统及其增进命令传达效能的方法 Expired - Fee Related CN100356309C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/989,748 US7383360B2 (en) 2004-11-16 2004-11-16 Electronic data storage system divides command requiring data transfer into subcommands, in accordance with performance of devices
US10/989,748 2004-11-16

Publications (2)

Publication Number Publication Date
CN1776592A true CN1776592A (zh) 2006-05-24
CN100356309C CN100356309C (zh) 2007-12-19

Family

ID=36387754

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101170655A Expired - Fee Related CN100356309C (zh) 2004-11-16 2005-10-31 命令传达效能高的电子系统及其增进命令传达效能的方法

Country Status (3)

Country Link
US (1) US7383360B2 (zh)
CN (1) CN100356309C (zh)
TW (1) TWI290681B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697017A (zh) * 2017-10-20 2019-04-30 上海宝存信息科技有限公司 数据储存装置以及非挥发式存储器操作方法
CN110007853A (zh) * 2019-01-30 2019-07-12 青岛镕铭半导体有限公司 一种Nandflash命令处理方法、装置、终端及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587142B (zh) * 2012-11-23 2017-06-11 普誠科技股份有限公司 介面傳輸方法以及資料結構產品
US11449232B1 (en) * 2016-07-22 2022-09-20 Pure Storage, Inc. Optimal scheduling of flash operations
CN113495860B (zh) * 2020-03-20 2024-04-19 合肥杰发科技有限公司 Soc设备的数据传输方法、soc设备及具有存储功能的装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446877A (en) * 1990-11-13 1995-08-29 Nakamichi Peripherals Corporation Method and apparatus for operation of a data archival apparatus allowing for coupling of the data archival device with an ide interface
JP2874341B2 (ja) 1991-04-10 1999-03-24 モンデックス インターナショナル リミテッド 金銭移転システム
US5685012A (en) * 1993-11-09 1997-11-04 Micron Electronics, Inc. System for employing high speed data transfer between host and peripheral via host interface circuitry utilizing an IOread signal driven by the peripheral or the host
US5946708A (en) * 1997-01-24 1999-08-31 Integrated Memory Logic, Inc Automated cache manager for storage devices
US5968115A (en) * 1997-02-03 1999-10-19 Complementary Systems, Inc. Complementary concurrent cooperative multi-processing multi-tasking processing system (C3M2)
JPH10254811A (ja) * 1997-03-12 1998-09-25 Sony Corp 電子機器制御装置および方法
US6266731B1 (en) * 1998-09-03 2001-07-24 Compaq Computer Corporation High speed peripheral interconnect apparatus, method and system
US7062584B1 (en) * 1999-07-15 2006-06-13 Thomson Licensing Method and apparatus for supporting two different types of integrated circuit cards with a single connector
CN1427991A (zh) * 2000-03-31 2003-07-02 松下电器产业株式会社 记录用格式、记录装置、重放装置
US6438638B1 (en) * 2000-07-06 2002-08-20 Onspec Electronic, Inc. Flashtoaster for reading several types of flash-memory cards with or without a PC
US6553472B2 (en) 2001-01-12 2003-04-22 Sun Microsystems, Inc. Method for programming clock delays, command delays, read command parameter delays, and write command parameter delays of a memory controller in a high performance microprocessor
DE10112939B4 (de) * 2001-03-12 2005-03-03 Ahead Software Ag Verfahren zur Anzeige und/oder Kontrolle des Füllstandes eines internen Speichers (Buffers) eines Schreibers für Datenträger
US7149248B2 (en) 2001-09-12 2006-12-12 Broadcom Corporation Command packet system and method supporting improved trick mode performance in video decoding systems
KR100431193B1 (ko) 2001-12-12 2004-05-12 한국전자통신연구원 라우터의 커맨드 라인 인터페이스를 이용한 네트워크 성능측정 시스템 및 방법
CN1534499A (zh) * 2003-03-31 2004-10-06 信亿科技股份有限公司 Sata快闪存储装置
US7525986B2 (en) * 2004-10-28 2009-04-28 Intel Corporation Starvation prevention scheme for a fixed priority PCI-Express arbiter with grant counters using arbitration pools

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697017A (zh) * 2017-10-20 2019-04-30 上海宝存信息科技有限公司 数据储存装置以及非挥发式存储器操作方法
CN109697017B (zh) * 2017-10-20 2022-03-15 上海宝存信息科技有限公司 数据储存装置以及非挥发式存储器操作方法
CN110007853A (zh) * 2019-01-30 2019-07-12 青岛镕铭半导体有限公司 一种Nandflash命令处理方法、装置、终端及存储介质
CN110007853B (zh) * 2019-01-30 2022-06-28 镕铭微电子(济南)有限公司 一种Nandflash命令处理方法、装置、终端及存储介质

Also Published As

Publication number Publication date
CN100356309C (zh) 2007-12-19
TWI290681B (en) 2007-12-01
US20060106950A1 (en) 2006-05-18
TW200617688A (en) 2006-06-01
US7383360B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
US11669277B2 (en) Latency-based scheduling of command processing in data storage devices
US6094605A (en) Virtual automated cartridge system
CN1864145A (zh) 用于处理输入/输出命令的方法、系统和程序
CN1282066C (zh) 计算机系统中用于访问磁带设备的方法和系统
CN1991810A (zh) 可支持多个内部通道软件请求的直接存储器存取控制器
CN1262927C (zh) 数据存储装置和数据擦除方法
US20150134884A1 (en) Method and system for communicating with non-volatile memory
CN1702622A (zh) 用于校正管理程序工作的分布的系统
CN1776592A (zh) 命令传达效能高的电子系统及其增进命令传达效能的方法
US9390033B2 (en) Method and system for communicating with non-volatile memory via multiple data paths
CN106681660B (zh) Io调度方法及io调度装置
CN1845058A (zh) 用于使用约束简化存储器控制器的方法和系统
CN1752916A (zh) 磁盘阵列的控制器及其工作方法
CN1875339A (zh) 驱动设备及相关计算机程序
CN1776624A (zh) 资源管理的方法与系统
CN1262932C (zh) 通过对插入卡的识别来建立数据传送模式的装置和方法
US7600074B2 (en) Controller of redundant arrays of independent disks and operation method thereof
US9377968B2 (en) Method and system for using templates to communicate with non-volatile memory
CN1906595A (zh) 向pci/pci－x标准热插拔控制器信号通知命令状态的方法
US5678024A (en) Method and system for dynamic performance resource management within a computer based system
CN1685324A (zh) 配置总线上的组件进行输入/输出操作的方法、系统和程序
CN101464790B (zh) 命令排程装置及其方法
CN1705929A (zh) 用于将数据返回给通过总线接收的读请求的方法、系统和程序
CN1764905A (zh) 借助于偏移量在共享存储器中寻址数据的方法
CN1808384A (zh) 具自动执行功能的控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LIAN FA SOFTWARE DESIGN (SHENZHEN) CO., LTD.

Free format text: FORMER OWNER: MEDIATEK INC.

Effective date: 20090619

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090619

Address after: Shenzhen City, Nanshan District science and technology Chinese in two Road No. 11 Shenzhen Software Park 10-12 layer

Patentee after: Lianfa Software Design (Sehnzhen) Co., Ltd.

Address before: Hsinchu Science Industrial Park, Taiwan

Patentee before: MediaTek.Inc

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160531

Address after: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee after: Smart technology (Hefei) Co., Ltd.

Address before: China Shenzhen Nanshan District science and technology in the two road Shenzhen Software Park 11#10-12 layer

Patentee before: Lianfa Software Design Shenzhen

CP01 Change in the name or title of a patent holder

Address after: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee after: Hefei Jie FA Technology Co., Ltd.

Address before: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee before: Smart technology (Hefei) Co., Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219

Termination date: 20201031

CF01 Termination of patent right due to non-payment of annual fee