CN1773475A - 用于处理不同类型的存储器命令的仲裁结构和方法 - Google Patents
用于处理不同类型的存储器命令的仲裁结构和方法 Download PDFInfo
- Publication number
- CN1773475A CN1773475A CN200510119443.3A CN200510119443A CN1773475A CN 1773475 A CN1773475 A CN 1773475A CN 200510119443 A CN200510119443 A CN 200510119443A CN 1773475 A CN1773475 A CN 1773475A
- Authority
- CN
- China
- Prior art keywords
- command
- write
- orders
- reading
- computer code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供了一种用于在操作系统中处理多个存储器命令的仲裁方案的仲裁结构、方法和计算机程序。典型地,在存储器系统中具有三种类型的存储器命令:周期、读取和写入。仲裁方案确定执行这些命令的优先级顺序。该仲裁方案是灵活的,因为其包含可以被编程以便执行读取和写入命令的任何优先级顺序组合的读取/写入优先级模块。这使得任何存储器系统的仲裁方案都可以被容易地编程以实现最高效率。
Description
技术领域
本发明一般涉及一种存储器命令仲裁器,特别是涉及一种存储器控制仲裁器,可以以大的带宽和低的读取等待时间来处理不同的存储器设备。
背景技术
存储器命令的仲裁方案可以描述为一种分层结构,其确定哪个存储器命令具有使用特定的数据信道的即时优先权。典型地,存储器系统由一组用于完成存储器系统的必要操作的命令来管理。这些操作由读取、写入和周期命令组成。读取命令响应对数据的请求从存储器单元接收该数据。写入命令向存储器单元传输存储器数据以便存储。周期命令由必须在某一时间窗内执行的存储器刷新或存储器擦除(scrub)组成。存储器刷新命令维持存储器单元的当前值。如果在特定的时间段内存储器单元没有被刷新,数据就变得不稳定。存储器擦除命令从存储器单元读取数据,以检查数据错误。如果存在单个的比特误差,则错误被修改并且数据被存回到存储器中。
仲裁方案确定由存储器系统完成这些命令的顺序。在每个存储器系统中,存在有限的数据带宽可以用于完成必要的存储器命令。读取、写入以及周期命令请求获得对数据信道的所有权,并且仲裁器将特定信道的所有权授予所选定的命令。为每个存储器子系统选择命令的顺序是唯一的。当在不同类型的命令之间转换时,一些子系统具有较大的延迟。在存在较大延迟的系统中,仲裁器希望在转换到不同的命令之前,尽可能长时间地选择同一类型的命令。在没有延迟的系统中,仲裁器具有更大的自由以根据其队列有多满来选择命令或者选择多个读取命令来减少读取等待时间。
问题是传统的仲裁方案是不灵活的。传统的仲裁方案不足以强大到处理宽范围的存储器设备和存储器系统。传统的仲裁方案必须进行硬编码,以匹配与其一起设计的存储器系统。不同的存储器系统需要利用独特的仲裁方案来构建,这意味着实现并不是容易的或有效的。很清楚,需要提供一种改进的仲裁方案,提供实施的更大灵活性并使存储器系统更有效。
发明内容
本发明提供了一种用于在操作系统中处理多个存储器命令的仲裁方案的仲裁器结构、方法和计算机程序。典型地,在存储器系统中具有三种类型的操作:周期、读取和写入。这些操作是通过发布与特定的操作相对应的命令来完成的。仲裁方案确定执行这三种命令的优先级顺序。该仲裁方案是灵活的,因为其包含读取/写入优先级模块。读取/写入优先级模块可以被编程以便执行读取和写入命令的任何优先级顺序组合。这使得任何存储器系统的仲裁方案都可以被容易地编程,以便存储器命令被高效地执行。通过使效率最大化,本发明允许存储器系统以大的带宽和低的读取等待时间来操作。
附图说明
为了更完整地理解本发明及其优点,参照结合附图进行的以下描述,其中:
图1是描述用于存储器控制器的、改进的多阶段仲裁方案的流程图;
图2是描述为用于存储器控制器的、改进的多阶段仲裁方案所设计的装置的框图。
具体实施方式
在以下的讨论中,为了提供对本发明的透彻理解,描述了多个具体的细节。但是,本领域技术人员会意识到不需要这些具体细节也可以实现本发明。在其它情况下,为了不使本发明在不必要的细节中不清楚,已知的部件以框图或流程图的形式来描述。此外,在极大程度上,忽略了关于网络通信、电磁信令技术等的细节,因为并不认为这样的细节是获取对本发明的完整理解所必需的,并将其视为在相关领域的普通技术人员的理解范围之内。
当设计用于选择存储器命令的仲裁方案时,有几个特点需要考虑。最大带宽和最小的读取等待时间必须在这些设计中实现。为了实现最大带宽,存储器系统应当能处理大的数据流量而没有任何空载时间。为了获得最小的读取等待时间,存储器系统应当可以在可能的最短时间内完成读和写操作。读取等待时间可能受到读取操作循环时间和从读到写或从写到读的转换延迟的负面影响。
参照附图的图1,附图标记100是描述用在存储器控制器中的、改进的多阶段的仲裁方案。存在三种类型由仲裁方案控制的命令:读取、写入和周期命令。周期命令由存储器刷新或存储器擦除组成。仲裁方案100包含两个阶段。第一阶段由从读取队列102或写入队列104中准备将被执行的读取或写入操作组成。第二阶段包括选择最高优先级的命令并执行该命令。读取队列102表示需要被执行的读取操作的堆栈。写入队列104表示需要被执行的写入操作的堆栈。在第一阶段个别地对读取队列102和写入队列104的命令进行仲裁。向可用存储体提供最先命令的步骤106描述了首先由仲裁器选择读取队列102中的最先读取操作。向可用存储体提供最先命令的步骤108描述了首先由仲裁器选择写入队列104中的最先写入操作。由于仲裁器必须首先选择已经等待了最长时间的将被执行的命令,从而显示出步骤106和108。在步骤106和108中,最先的命令与来自存储体定序器(sequencer)池的可用存储体110相配对。可用存储体110步骤是指空闲的并且可以用于执行操作的存储体定序器。
下一个读取命令112表示最先的读取命令106与可用存储体110相配对并且可以执行读取操作。下一个写入命令114表示最先的写入命令108与可用存储体110相配对并且可以执行写入操作。命令选择阶段118是仲裁方案的核心。这是选择特定的命令(读取、写入或周期)并执行的阶段(122)。将周期命令116、下一个读取命令112、下一个写入命令114以及读取/写入优先级120都提供给命令选择118。
周期命令116必须在某一时间窗内执行,所以在命令选择阶段118中,周期命令116是在读取命令112和写入命令114之前被选择。读取/写入优先级120确定读取命令112和写入命令114的优先级顺序。可以对读取/写入优先级120进行编程以执行读取命令112和写入命令114的任何组合,这意味着可以将其构建为任何存储器系统的规格。当选择了最高优先级的命令(118)时,执行该命令(122)。在执行了该命令之后,执行该命令的存储体在可配置的时间段内是不可用的。在该段时间过后,存储体变为可用(110)并且其可以用于另一个操作。在该延迟时间内,所有的其它存储体都可以用于执行命令。因此,新的可用存储体110可以执行最先的读取命令106或最先的写入命令108。在该仲裁方案的一个实施例中,存储器系统包括8个存储体,并且最多4个存储体可以用于任何时间。
该仲裁方案设计100提供了与以前的仲裁方案相比的许多优点。读取/写入优先级120是该改进的仲裁方案100的核心思想。读取/写入优先级120可基于存储器设备的规格来构建。如果该存储器设备从读到写或者从写到读具有大的转换延迟,可以设置该读取/写入优先级120以影响命令选择118来选择同种类型的命令。例如,可以对读取/写入优先级120进行编程以连续处理16个读取命令112。这导致写入命令被堆积在写入队列104中,以便你可以连续发送一大组写入命令114。在该例子中,对于每16个读取命令,只有一个从读到写的转换和一个从写到读的转换,表明存储器命令被更有效地执行。由于由转换延迟导致的停机时间有显著的减少,仲裁方案100的这个特点允许最大带宽。由于在没有转换延迟的情况下可以更快地执行读取,仲裁方案100的这个特点也使读取等待时间最小化。
该仲裁方案100的另一个优点是其灵活性。读取/写入优先级120的可编程性确保了可以从任何存储器系统中实施该仲裁方案,以获取最大的效率。通过向希望的规格设置很少寄存器来对读取/写入优先级120进行编程。传统的仲裁方案不容易进行编程,因而对于每个特定的存储器系统需要完全配置新的芯片。总的说来,该仲裁方案100提供了一种灵活、快速并且高效的选择存储器命令的技术方案。
参照附图的图2,附图标记200是描述为用于存储器控制器的多阶段仲裁方案所设计的装置的框图。处理单元202是实现存储器系统的逻辑功能的模块。通信信道212将处理单元202连接到队列204。队列204是集合一列将被执行的操作(读取和写入操作)的存储器模块。因此,处理单元202确定需要完成什么操作并在通信信道212上传输这些操作,以便由队列204存储。通信信道214将处理单元202连接到接口206。该接口模块206选择将被执行的命令(读取、写入或周期)。处理单元202控制周期命令116(图1),因此如果必须完成一个周期命令,则在通信信道214上将其传输到接口206。通过通信信道216将队列204连接到接口206。通过通信信道216,队列204传输将由接口206执行的下一个命令(读取或写入)。
通过连接信道218将接口模块206连接到总线210。通过连接信道220将资源(存储体)208连接到同一总线210。接口模块206提供将被执行的下一个命令(读取、写入或周期)并且资源(存储体)208提供一个可用存储体来完成该命令。总线210用于执行该命令并传输结果数据。附图2只描述了为完成该多阶段仲裁方案而设置的装置的一个实施例。
可以理解,本发明可以采用多种形式和实施例。因此,在不背离本发明的范围的情况下可以对本设计作出几种变形。这里所概括的性能考虑到了多种编程模型的可能性。本发明所公开的内容不应理解为优选任何一种特定的编程模型,而是注重于可以在其上构建这些编程模型的基本思想。
通过参照某几个优选实施例对本发明进行了上述描述,应当注意的是,公开的实施例是解释性的而不是在本质上进行限定,并且在上述的公开中考虑了宽范围的变形、改进、改变以及置换,并且在一些情况下,本发明的一些特征可以在没有与其它特征的相关使用的情况下使用。基于对优选实施例的以上描述的评述,本领域技术人员可能认为很多这样的变形和改进是理想的。因此,较宽范围地解释所附的权利要求并使其在某种意义上与本发明的范围相一致是合适的。
Claims (19)
1、一种用于处理操作系统中不同类型的存储器命令的仲裁结构,包括:
用于至少准备多个将被执行的读取命令中的至少一个的模块;
用于至少准备多个将被执行的写入命令中的至少一个的模块;
用于至少准备多个将被执行的周期命令中的至少一个的模块;
读取/写入优先级模块,用于至少确定多个读取命令和多个写入命令的优先级顺序;
命令选择模块,用于根据读取/写入优先级模块从多个命令中至少选择将被执行的下一个命令;以及
存储器控制器,用于根据命令选择模块至少执行存储器命令。
2、根据权利要求1所述的仲裁结构,其中用于准备读取命令的模块进一步包括:
读取队列,用于至少堆积多个读取命令;以及
用于至少使该多个读取命令中的最先的读取命令与多个存储体中的可用存储体相配对的模块。
3、根据权利要求1所述的仲裁结构,其中用于准备写入命令的模块,进一步包括:
写入队列,用于至少堆积多个写入命令;以及
用于至少使该多个写入命令中的最先的写入命令与多个存储体中的可用存储体相配对的模块。
4、根据权利要求1所述的仲裁结构,其中用于至少准备多个将被执行的周期命令中的至少一个的模块进一步包括:
用于至少准备多个存储器刷新命令中的至少一个的模块;以及
用于至少准备多个存储器擦除命令中的至少一个的模块。
5、根据权利要求1所述的仲裁结构,其中用于至少确定多个读取命令和多个写入命令的优先级顺序的读取/写入优先级模块进一步包括:可以被编程以便应用由多个读取命令和多个写入命令的任何组合所组成的优先级顺序的读取/写入优先级模块。
6、根据权利要求1所述的仲裁结构,其中用于根据读取/写入优先级模块从多个命令中至少选择将被执行的下一个命令的命令选择模块进一步包括:至少被配置为从读取命令模块、写入命令模块、周期命令模块以及读取/写入优先级模块接受输入的命令选择模块。
7、根据权利要求6所述的仲裁结构,其中命令选择模块进一步包括:先于准备好的读取命令或准备好的写入命令选择准备好的周期命令的命令选择模块。
8、一种用于处理操作系统中不同类型的存储器命令的方法,包括:
准备多个将被执行的读取命令中的至少一个;
准备多个将被执行的写入命令中的至少一个;
准备多个将被执行的周期命令中的至少一个;
确定多个读取命令和多个写入命令的优先级顺序;
根据优先级顺序,从多个命令(读取、写入和周期)中选择将被执行的下一个命令;以及
根据被选定的命令,执行存储器命令。
9、根据权利要求8所述的方法,其中准备多个将被执行的读取命令中的至少一个进一步包括:
堆积多个读取命令;
使该多个读取命令中的最先的读取命令与多个存储体中的可用存储体相配对;以及
准备将被执行的最先的读取命令。
10、根据权利要求8所述的方法,其中准备多个将被执行的写入命令中的至少一个进一步包括:
堆积多个写入命令;以及
使该多个写入命令中的最先的写入命令与多个存储体中的可用存储体相配对;以及
准备将被执行的最先的写入命令。
11、根据权利要求8所述的方法,其中准备多个将被执行的周期命令中的至少一个进一步包括:
准备多个将被执行的存储器刷新命令中的至少一个;以及
准备多个将被执行的存储器擦除命令中的至少一个。
12、根据权利要求8所述的方法,其中确定多个读取命令和多个写入命令的优先级顺序进一步包括:
设计允许存储器系统有效地执行命令的优先级顺序;以及
对读取/写入优先级模块进行编程,以实现该优先级顺序。
13、根据权利要求8所述的方法,其中根据优先级顺序从多个命令中选择将被执行的下一个命令进一步包括先于准备好的读取命令和准备好的写入命令选择准备好的周期命令。
14、一种用于处理操作系统中不同类型的存储器命令的计算机程序产品,该计算机程序产品具有其上包含有计算机程序的媒体,其中该计算机程序包括:
用于准备多个将被执行的读取命令中的至少一个的计算机代码;
用于准备多个将被执行的写入命令中的至少一个的计算机代码;
用于准备多个将被执行的周期命令中的至少一个的计算机代码;
用于确定多个读取命令和多个写入命令的优先级顺序的计算机代码;
用于根据优先级顺序从多个命令(读取、写入和周期)中选择将被执行的下一个命令的计算机代码;以及
根据被选定的命令执行存储器命令的计算机代码。
15、根据权利要求14所述的计算机程序产品,其中用于准备多个将被执行的读取命令中的至少一个的计算机代码进一步包括:
用于堆积多个读取命令的计算机代码;
用于使该多个读取命令中的最先的读取命令与多个存储体中的可用存储体相配对的计算机代码;以及
用于准备将被执行的最先的读取命令的计算机代码。
16、根据权利要求14所述的计算机程序产品,其中用于准备多个将被执行的写入命令中的至少一个的计算机代码进一步包括:
用于堆积多个写入命令的计算机代码;以及
用于使该多个写入命令中的最先的写入命令与多个存储体中的可用存储体相配对的计算机代码;以及
用于准备将被执行的最先的写入命令的计算机代码。
17、根据权利要求14所述的计算机程序产品,其中用于准备多个将被执行的周期命令中的至少一个的计算机代码进一步包括:
用于准备多个将被执行的存储器刷新命令中的至少一个的计算机代码;以及
用于准备多个将被执行的存储器擦除命令中的至少一个的计算机代码。
18、根据权利要求14所述的计算机程序产品,其中用于确定多个读取命令和多个写入命令的优先级顺序的计算机代码进一步包括:
用于设计允许存储器系统有效地执行命令的优先级顺序的计算机代码;以及
用于对读取/写入优先级模块进行编程,以实现该优先级顺序的计算机代码。
19、根据权利要求14所述的计算机程序产品,用于根据优先级顺序从多个命令中选择将被执行的下一个命令的计算机代码进一步包括:先于准备好的读取命令和准备好的写入命令选择准备好的周期命令。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/988,311 US7272692B2 (en) | 2004-11-12 | 2004-11-12 | Arbitration scheme for memory command selectors |
US10/988,311 | 2004-11-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1773475A true CN1773475A (zh) | 2006-05-17 |
CN100382060C CN100382060C (zh) | 2008-04-16 |
Family
ID=36387795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101194433A Expired - Fee Related CN100382060C (zh) | 2004-11-12 | 2005-11-11 | 用于处理不同类型的存储器命令的仲裁装置和方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7272692B2 (zh) |
CN (1) | CN100382060C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101043445B (zh) * | 2007-03-06 | 2011-02-23 | 哈尔滨工程大学 | 网络存储系统中的io调度方法 |
CN101093435B (zh) * | 2006-06-14 | 2011-11-30 | 辉达公司 | 具有预充电、激活和读取/写入的独立仲裁的存储器接口 |
CN105610662A (zh) * | 2015-12-29 | 2016-05-25 | 北京理工大学 | 电动汽车的反馈式综合动态调度网络化控制装置 |
CN110674059A (zh) * | 2018-07-03 | 2020-01-10 | 西部数据技术公司 | 基于服务质量进行仲裁以优化企业固态驱动器 |
CN110750380A (zh) * | 2018-07-23 | 2020-02-04 | 爱思开海力士有限公司 | 具有奇偶校验高速缓存方案的存储器系统以及操作方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070168754A1 (en) * | 2005-12-19 | 2007-07-19 | Xiv Ltd. | Method and apparatus for ensuring writing integrity in mass storage systems |
US20090196143A1 (en) * | 2008-02-06 | 2009-08-06 | Nils Haustein | Method and System for Command-Ordering for a Disk-to-Disk-to-Holographic Data Storage System |
JPWO2013014841A1 (ja) * | 2011-07-22 | 2015-02-23 | パナソニック株式会社 | データ処理装置およびデータ処理方法 |
JP6950149B2 (ja) * | 2015-09-08 | 2021-10-13 | ソニーグループ株式会社 | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 |
KR20170101597A (ko) * | 2016-02-29 | 2017-09-06 | 에스케이하이닉스 주식회사 | 테스트 장치 |
US10545701B1 (en) * | 2018-08-17 | 2020-01-28 | Apple Inc. | Memory arbitration techniques based on latency tolerance |
US11599424B2 (en) | 2019-08-15 | 2023-03-07 | Cisco Technology, Inc. | Dynamic hardware resource shadowing and memory error protection |
US11455124B2 (en) | 2020-10-09 | 2022-09-27 | Western Digital Technologies, Inc. | Command prioritization to reduce latencies of zone commands |
US12079491B2 (en) | 2022-02-21 | 2024-09-03 | Samsung Electronics Co., Ltd. | Memory system including memory device and memory controller, and operating method thereof |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4493036A (en) * | 1982-12-14 | 1985-01-08 | Honeywell Information Systems Inc. | Priority resolver having dynamically adjustable priority levels |
US5640563A (en) * | 1992-01-31 | 1997-06-17 | International Business Machines Corporation | Multi-media computer operating system and method |
GB2289779B (en) * | 1994-05-24 | 1999-04-28 | Intel Corp | Method and apparatus for automatically scrubbing ECC errors in memory via hardware |
US6112265A (en) * | 1997-04-07 | 2000-08-29 | Intel Corportion | System for issuing a command to a memory having a reorder module for priority commands and an arbiter tracking address of recently issued command |
US6092158A (en) * | 1997-06-13 | 2000-07-18 | Intel Corporation | Method and apparatus for arbitrating between command streams |
US6182177B1 (en) * | 1997-06-13 | 2001-01-30 | Intel Corporation | Method and apparatus for maintaining one or more queues of elements such as commands using one or more token queues |
US5978852A (en) * | 1998-01-06 | 1999-11-02 | 3Com Corporation | LAN switch interface for providing arbitration between different simultaneous memory access requests |
KR100716950B1 (ko) * | 2000-08-11 | 2007-05-10 | 삼성전자주식회사 | 버스 시스템 |
US6965965B2 (en) * | 2002-06-06 | 2005-11-15 | International Business Machines Corporation | Dynamic response shaping for command aging |
JP4041358B2 (ja) * | 2002-07-04 | 2008-01-30 | 富士通株式会社 | 半導体メモリ |
CN1279450C (zh) * | 2002-11-13 | 2006-10-11 | 矽统科技股份有限公司 | 内存读取/写入仲裁方法 |
US20050105372A1 (en) * | 2003-10-30 | 2005-05-19 | Fujitsu Limited | Semiconductor memory |
-
2004
- 2004-11-12 US US10/988,311 patent/US7272692B2/en active Active
-
2005
- 2005-11-11 CN CNB2005101194433A patent/CN100382060C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101093435B (zh) * | 2006-06-14 | 2011-11-30 | 辉达公司 | 具有预充电、激活和读取/写入的独立仲裁的存储器接口 |
CN101043445B (zh) * | 2007-03-06 | 2011-02-23 | 哈尔滨工程大学 | 网络存储系统中的io调度方法 |
CN105610662A (zh) * | 2015-12-29 | 2016-05-25 | 北京理工大学 | 电动汽车的反馈式综合动态调度网络化控制装置 |
CN105610662B (zh) * | 2015-12-29 | 2019-01-22 | 北京理工大学 | 电动汽车的反馈式综合动态调度网络化控制装置 |
CN110674059A (zh) * | 2018-07-03 | 2020-01-10 | 西部数据技术公司 | 基于服务质量进行仲裁以优化企业固态驱动器 |
CN110674059B (zh) * | 2018-07-03 | 2023-07-21 | 西部数据技术公司 | 基于服务质量进行仲裁以优化企业固态驱动器 |
US11709635B2 (en) | 2018-07-03 | 2023-07-25 | Western Digital Technologies, Inc. | Controller for quality of service based arbitrations |
US12001720B2 (en) | 2018-07-03 | 2024-06-04 | Western Digital Technologies, Inc. | Controller for quality of service based arbitrations |
CN110750380A (zh) * | 2018-07-23 | 2020-02-04 | 爱思开海力士有限公司 | 具有奇偶校验高速缓存方案的存储器系统以及操作方法 |
Also Published As
Publication number | Publication date |
---|---|
US7272692B2 (en) | 2007-09-18 |
US20060107001A1 (en) | 2006-05-18 |
CN100382060C (zh) | 2008-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100382060C (zh) | 用于处理不同类型的存储器命令的仲裁装置和方法 | |
US8423722B1 (en) | System and method for high performance command processing in solid state drives | |
CN102063931B (zh) | 闪烁存储器系统控制方案 | |
US9836226B2 (en) | Method of processing input/output in storage device and storage device and non-volatile memory device using the method | |
US9021178B2 (en) | High performance path for command processing | |
US20080195833A1 (en) | Systems, methods and computer program products for operating a data processing system in which a file system's unit of memory allocation is coordinated with a storage system's read/write operation unit | |
CN101958152B (zh) | 一种nand flash控制器及其应用 | |
US8918554B2 (en) | Method and apparatus for effectively increasing a command queue length for accessing storage | |
US20080147994A1 (en) | Command scheduling method and apparatus of virtual file system embodied in nonvolatile data storage device | |
CN105683953B (zh) | 支持加速数据库操作的数据存储设备 | |
US11782841B2 (en) | Management of programming mode transitions to accommodate a constant size of data transfer between a host system and a memory sub-system | |
CN115080472B (zh) | 支持非确定性命令的存储器子系统 | |
CN108205499A (zh) | 用于将数据处理转移到混合存储设备的方法和装置 | |
CN112639726B (zh) | 用于执行并行计算的方法和系统 | |
CN110032333A (zh) | 存储器系统及其操作方法 | |
CN109074318A (zh) | 用于执行转换层表的自适应主机存储器缓冲区高速缓存的系统和方法 | |
CN111796759B (zh) | 多平面上的片段数据读取的计算机可读取存储介质及方法 | |
CN110275840A (zh) | 在存储器接口上的分布式过程执行和文件系统 | |
TW200933646A (en) | Semiconductor memory device suitable for interconnection in a ring topology | |
CN106502581B (zh) | 闪存控制器、闪存控制方法和固态硬盘 | |
CN101316240A (zh) | 一种数据读写的方法和装置 | |
CN101369217B (zh) | 一种raid级别变换的方法和装置 | |
CN103064749A (zh) | 一种进程间通信方法 | |
CN106371773A (zh) | Ssd单元、ssd设备以及基于ssd设备的数据处理方法 | |
CN109285574A (zh) | 于记忆装置中进行编程管理的方法、记忆装置及控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080416 Termination date: 20111111 |