CN1765055B - 数字脉冲宽度受控振荡调制器 - Google Patents

数字脉冲宽度受控振荡调制器 Download PDF

Info

Publication number
CN1765055B
CN1765055B CN2004800079817A CN200480007981A CN1765055B CN 1765055 B CN1765055 B CN 1765055B CN 2004800079817 A CN2004800079817 A CN 2004800079817A CN 200480007981 A CN200480007981 A CN 200480007981A CN 1765055 B CN1765055 B CN 1765055B
Authority
CN
China
Prior art keywords
modulator
integrator
gain
frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800079817A
Other languages
English (en)
Other versions
CN1765055A (zh
Inventor
奥莱·N·尼尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bang and Olufsen AS
ICEPower AS
Original Assignee
Bang and Olufsen AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bang and Olufsen AS filed Critical Bang and Olufsen AS
Publication of CN1765055A publication Critical patent/CN1765055A/zh
Application granted granted Critical
Publication of CN1765055B publication Critical patent/CN1765055B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/08Code representation by pulse width
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)
  • Medicines Containing Plant Substances (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Abstract

脉冲宽度调制器(10)是将数字信号转换成为PWM信号的设备,它包括串联的多个具有增益(12)的积分器(11),比较器(17),用来比较参考信号与从最后一个积分器(11′)输出信号,从而产生了PWM信号。调制器还包括在所期望的频率实现自振荡的装置与上述比较器的下游点连接的反馈路径(14),并引到多个相加点,每个相加点分别在一个积分器之前,其中,PWM信号按调制器的时钟频率在时间上被量化,积分器增益(12)适于降低任何量化噪声。

Description

数字脉冲宽度受控振荡调制器
技术领域
本发明一般地涉及数字脉冲宽度调制器,以及实现这种调制器的功率转换系统。更具体地,本发明涉及将采样数字信号如脉冲编码调制(PCM)信号转换为脉冲宽度调制(PWM)信号的系统,所述转换称为PCM-PWM转换。 
背景技术
现有技术的数字PWM调制器产生一个脉冲宽度调制信号,该信号的载频至少为信号频率的两倍以符合奈奎斯特准则。该系统的实施目的是实现噪声和失真现象低于采样信号的量化噪声,若采用24位分辨率的音频采样信号,则很难实现。其结果是系统既复杂又昂贵。 
在此技术领域中,公知的系统来自,例如文献WO97/37433。该系统示于图1,它包括采样率转换器1,过采样器2,噪声整形器4和纠错算术单元3。 
现有技术的方案存在以下几个弊端。 
首先,载波频率取决于采样频率,使得有必要采用采样率转换器1。尤其当音频信号成为许多不同格式时,必须进行采样率转换。由于高阶滤波,采样率转换器1的实施可能很复杂。量化误差和混叠的引入会导致动态范围的减小。 
其次,为了增大动态范围,设计中必须包括纠错算法3和噪声整形器4,从而导致增加不必要的复杂度和成本。 
另外,由于抑制量化噪声的最大环路总增益受噪声整形环路稳定性的限制,所以噪声整形器3带宽受限。因此,噪声整形器4的采用也不能达到令人满意的动态范围。 
现有技术中还有一种模拟PWM调制器,其中将模拟输入信号转换成为PWM信号。为了得到稳定的系统和完善控制环路特性,这种现有系统常需要在控制结构中额外增加超前,滞后,超前-滞后或滞后 -超前补偿器。 
现有的调制器系统基于非振荡电路三角波调制,由于在环路中需要相位裕度来确保它的稳定,它的环路增益会大大降低。例如在WO02/25357描述的自振荡系统不需要相位裕度,而且有高的环路增益来克服误差和噪声分量。但是,自振荡调制器在数字领域中还没有成功应用。 
发明内容
本发明的目的是克服或至少缓解以上的问题,提出一种不复杂的系统,能接受采样数字信号,并将它转换到PWM域。 
根据发明的第一方面,为实现上述目的,本发明提供一种具有时钟频率的脉冲宽度调制器,用于将数字信号转换到按所述时钟频率在时间上被量化的脉冲宽度调制信号,包括:多个串联的具有积分器增益的积分器,比较器,用来比较最后的积分器的输出与参考,从而产生所述脉冲宽度调制信号,反馈路径,其与所述比较器的下游点连接,并引到多个相加点,每个所述相加点分别在一个所述积分器之前,而且,其中所述积分器增益被适配为把量化噪声降低到与数字信号的分辨率相对应的水平,其特征在于,还包括:用于在一个振荡频率上实现自振荡的装置,所述振荡频率限定了所述脉冲宽度调制器的开关频率。 
通过选择适当数量的积分器,而且每个积分器都有合适的增益,则环路增益就可以被设置来减少系统中量化产生的噪声。同时,系统可以提高对应于开关频率的环路增益的带宽,和现有技术比较,可得到更宽的控制带宽。因为开关频率和调制带宽的比率小于现有技术,所以可更大地压缩在调制带宽内的噪声和失真成分。虽然特别提及量化噪声,但很清楚,本发明能减少任何引入调制器的噪声。 
根据本发明,噪声可以降低到对应的数字输入信号分辨率的水平,典型值为24比特信号。多重反馈环路和具有增益的积分器的效应类似于现有技术中的噪声整形器,但本系统的自振荡特性的优点是,调制器环路的环路增益和噪声整形器相比较更高。因此,可获得的动态范围高于现有技术的,同时,不用噪声整形器。 
而且,由于其自振荡特性,本调制器独立于输入信号的格式,特别地,对于采样频率,本发明的调制器无需和信号源同步。这很有利并消除了现有技术中对采样率变换器和过采样器的使用。 
由于省略了噪声整形器,采样频率转换器和过采样器,加上仅仅将积分器用于环路整形,使得系统复杂度很低。实际上,根据本发明实现的整个系统可以无需使用存储电路。根据比较本发明的调制器所需的硅片面积可比现有技术减少10%,效率大大提高而价格大大降低。 
本发明的调制器还提供可随调制指数变化的载波频率(等于开关频率)。这种可变载波频率宽度调制器(VFPWM)在模拟自振系统中公知,它对输出级效率,EMI和开关元件应力都有利,直到现今,还没有对应的技术应用于数字领域。 
根据一个实施例,反馈路径直接连接到比较器的输出端,这导致调制器在功能上和任何开关级放大器或其它被提供了PWM信号的部分分离开。 
积分器增益可被选择以得到低通滤波器特性,其中环路增益等于在截止频率附近的镜像频率响应,这种设计对音频实现特别有利。 
具体地说,系统传递函数可被实现为贝塞尔或巴特沃斯低通滤波器。这些滤波器提供很合适的频率特性和灵敏度函数,能保证系统稳定和健壮。而且,构造整个系统特性非常简单。 
根据本发明的一个实施例,积分器增益根据 G n = G n - 1 2 M 被选择,其中Gn=是积分器n的增益,并且M∈[0,∞],使得增益等于或相差因子2,移位函数很容易实现这种增益,这大大地减低了复杂度。 
优选地,还可以包括跟随每个积分器增益的信号限幅器,其中信号幅度的限制对应于输入信号的动态范围。限幅器的作用是在主动环路实现中稳定反馈环路,以达到采用非常少的积分器,获得高性能的目的。 
可以利用比较器的正反馈实现自振荡,即用于实现自振荡的装置包括所述比较器的正反馈。这种设计导致滞后环路,它使系统进入受控振荡器,从而产生调制器载波信号。开关频率取决于直接在比较器 前的积分器增益。 
作为替代,用于实现自振荡的装置包括滤波器或时延器,所述滤波器或时延器被安排来在所期望的开关频率处供给系统180°的开环相位延迟。相位延迟导致无滞后振荡,调制器载波信号将因此而产生。 
本发明的第二个方面是一种功率转换系统,包括根据本发明的第一方面的调制器,连接到用于实现自振荡的装置的开关级,以及连接到所述开关级的输出滤波器。 
这种功率转换器适合于所有类型的精密DC-AC转换应用,如音频放大器,马达,电动转换器或用于线路传输线路驱动器。 
附图说明
根据一个实施例,所述反馈路径连接到所述开关级的输出端。 
根据一个实施例,该调制器被实现为用于音频使用或传输线驱动器的DC-AC转换器。 
下面将参照附图进一步描述本发明的其它方面,附图示出发明中的当前优选实施例。 
图1为现有技术PCM-PWM转换系统的示意性框图。 
图2为根据发明中的第一优选实施例的调制器的示意性框图。 
图3为示出图2中的调制器的量化噪声的引入。 
图4为在图2中包含积分器输出的电压限制的调制器的示意性框图。 
图5为图2中包含滞后振荡的调制器的示意性框图。 
图6为图2中包含非滞后振荡的调制器的示意性框图。 
图7为N=2情况下图5中的调制器的数字实施的方框图。 
图8为根据发明中第二优选实施例的功率转换系统的示意性框图。 
图9示出5阶(N=5)的具有巴特沃斯配置的调制器的频率响应。 
图10示出5阶(N=5)的具有巴特沃斯配置的调制器的灵敏度响应。 
图11为用于实现5阶(N=5)巴特沃斯或巴赛尔系统的归一化增益系数的表格。 
图12为根据本发明的另一个实施例的归一化增益系数的表格。 
具体实施方式
图2为根据本发明中的第一优选实施例中调制器10的总的方框图。该调制器包括串联的积分器11链,其具有相关联的积分器增益12,所述链的输出与振荡控制13连接。注意积分器增益12被示为分离的元件。在实际中,参照图7,积分器具有固有增益,并提供附加的增益调整。所述调整可以是很好的积分器增益的衰减。 
振荡控制13被安排来产生调制器的自振荡,它包括比较器17(图5,6所示),用来比较积分器链的最后一个积分器11′的输出与参考信号。优选地,比较器17是一个简单的符号检测器,在这种情况下所述参考为地电平。比较的结果是PWM信号,该信号可供给开关放大器电源级,如图8所示。反馈路径与振荡控制的下游点连接,并且被安排来给直接在每个积分器11之前的相加点15提供负反馈信号。 
通过以合适的方式选取积分增益12,系统可实施为一般的N阶低通系统,积分器个数N与系统的阶次相等。故意使环路不稳定产生输出载波,得到的振荡频率是载波频率,范围一般在500KHz的区域。 
PWM信号的产生通过数字系统中的时钟频率在时间上被量化,一般在100-200MHz的区域。载波(开关)频率为500KHz左右,使得每个载波周期的时间分辨率为大约200-400,或7-9比特之间。量化结果导致量化噪声,与现有技术中的过采样器情况下一样。图3示意性地图示了量化噪声如何引入系统。 
通过利用积分器增益12对环路功能整形,量化噪声可以在总的音频频带中减到几乎无限小的水平。 
如图4所示,可以在每个积分器增益12的输出端设置限压器。 
图5示出了图2中的振荡控制器13如何可以被实现为滞后控制13a,正反馈16从比较器17的输出端提供到比较器前的相加点18。滞后振荡控制13a具有自由化传递函数O(s)=1.总的系统的传递函数的自由化表示为: 
H ( s ) = Π k = 1 N G k Σ m = 1 N ( s m - 1 Π k = 1 N + 1 - m G k ) + s N - - - - ( 1 )
其中Gk为积分器k的积分器增益。本领域技术人员会看出传递函数就是一个普通低通函数,通过调节积分器增益,极点配置可被设置为形成例如巴特沃斯或贝塞尔滤波器特性。 
在滞后受控自振荡的情况下,如图3所示,开关频率由第一个积分器11′的增益G1决定,很容易计算出 
F SW = G 1 4 [ Hz ] - - - - ( 2 )
直接在振荡控制13a之前的积分器11′的增益G1不变,这一限制导致极点配置在阶次升高时截止频率较低。在实际中这不是问题,因为满意的动态范围所需要的阶次,低于频率响应的限制起始处的阶次。 
图9示出图5中具有巴特沃斯配置的系统的频率响应,阶次是N=1,2,3,4和5。很清楚,截止频率高于音频范围。同样很清楚,如上所述,截止频率在阶次升高时降低。 
当实现高阶环路时,高环路增益可抑制该实现引起的误差。灵敏度函数可表达为: 
S ( s ) = s N Σ m = 1 N ( s m - 1 Π k = 1 N + 1 - m G k ) + s N - - - - ( 3 )
图10示出图5中的具有巴特沃斯配置的系统的灵敏度响应S(s),阶次是N=1,2,3,4和5。图中示出量化噪声和其它失真分量的降低。例如,对一个5阶系统,任何误差会在20KHz时减少69dB。 
从图9,10可看出的频率响应和灵敏度响应可以通过使用图11巴特沃斯特性的增益系数得到,对应不同阶N=1-5给出不同的滤波器系数。图11中的增益系数KN相对于G1被归一化,G1和上述(等式2)的开关频率之间的关系产生积分器增益G1,由下式表示: 
G1=4*Fsw             (4) 
图6示出了图2中的振荡控制13如何可以被实现为无滞后控制13b。无滞后控制13b包括一个控制块20,以产生一个开环相位延迟。自振荡可通过在优选的载波频率提供180°的相位延迟或对应于180°相位延迟的延时。控制块20的目的是提供一个必要的相位延迟,使环路产生振荡,这可通过纯延时,函数或本地滤波系统来实现。 
图6中的控制块20是一个通用全通滤波器类型的本地滤波器O(s)。这种类型的滤波器是优选的,因为它的绝对值为1,这就意味着该实施的传递函数H(s)与滞后系统的一样(参看等式1)。P阶全通滤波器基本上是理想时间延迟的Pade近似,它的传递函数表达式为: 
O ( s ) = s P - Σ m = 1 P ( s m - 1 Π k = 1 P + 1 - m G k ) s P + Σ m = 1 P ( s m - 1 Π k = 1 P + 1 - m G k ) , P=阶次                (5) 
图5和6中不同实现的振荡控制13a,13b具有相同的系统性能。然而,在无滞后方法的情况下,为了得到相同的性能,需要为滤波器20另外增加P个积分器。该环路增益取决于整个环路的积分器数目。无滞后控制(图4)的好处是:可能在载波频率附近有很陡的相位特性,从而使作为调制系数的函数的载波频率变化很小,这种特性在某些应用中会有价值。 
本发明的另一个优选实施例中,还把积分器增益的比率选为2的倍数,积分器增益Gn可以写为: 
G n = G n - 1 2 M , 其中M∈[0,∞] 
根据这种方法,积分器增益Gn将是因子2的乘积,并且可通过移位函数实现,这导致复杂性的降低。该系统的特性必然受到该组合的限制,所述组合根据需求提供稳定系统或线性相位系统。在图12中的表里给出了一些归一化增益系数Kn的例子。 
图7示出图5中2阶调制器的更详细的实施方法,其采用上述的移位技术实现增益。 
首先,在图3中,相加点18和比较器17通过加法器21具体化,其具有符号比特输出22。输出22信号电平为±V,V是PWM信号的峰值值。图5中的相加点还具体化为两个加法器23a,23b,图5中的积分器11具体化为两个加法器24a,24b。 
最后,图5中的积分器增益12一部分由24a,24b两个加法器具体化,一部分由两个移位寄存器25a,25b具体化,移位寄存器25a,25b用来调整加法器24a,24b的增益,以得到期望的滤波。调节可以通过右移来实现,即衰减加法器24a,24b的增益。例如,第一个移位寄存器25a,它是直接在比较器21之前的增益,可以被安排来执行一次移位操作(少于寄存器25b),以实现第一积分器增益G1等于第二积分器增益G2的二倍。用同样的方法,根据例如图12的其他增益系数可以通过另外的加法器和移位寄存器实现。 
调制器还具有与加法器21的输出22连接的反馈通路26。反馈通路26有两个作用:首先,它通过给自身提供反馈27来提供振荡控制。这对应于图5中的滞后控制环路16。其次,它给两个加法器23a,23b提供输出22的反馈28,对应于图5中的多个反馈环路14。 
接口块29被安排来接受一串数据流,通过把采样放置在并行寄存器中,这里采用与加法器23b连接的24位寄存器。 
一个或多个调制器的同步可以通过对每个调制器应用锁相环30来实现。从而,同步可由调整器的相位控制实现。 
根据本发明的功率转换器的优选实施例如图8所示,其中的开关电源输出级提供给调制器10,如图2所示,开关信号在输出滤波器32中滤波,并且连接到负载33,例如音频扬声器等。 
在所示的例子中,反馈环路14向下游移动,与开关级31的输出端连接。这种连接的优点是,它可以减小由输出级引起的误差,如消隐延时误差。由输出端引入的THD和噪声,通过与灵敏度函数相乘,因而变到非常小的水平。 
本领域人员意识到,替换的,可通过增加输出滤波器的至少N-1个极点的补偿来从输出滤波器32施加反馈,其中N是滤波器阶次。 
本发明在任何数模转换系统应用,以及需要高动态范围和高线性的场合,如音频系统,特别用在音频或其它功率转换系统中的开关电源放大器中,都有优势。另外,本发明还可用于普通的D/A转换。 

Claims (12)

1.一种具有时钟频率的脉冲宽度调制器(10),用于将数字信号转换到按所述时钟频率在时间上被量化的脉冲宽度调制信号,包括:
多个串联的具有积分器增益(12)的积分器(11),
比较器(17),用来比较最后的积分器(11′)的输出与参考,从而产生所述脉冲宽度调制信号,
反馈路径(14),其与所述比较器的下游点连接,并引到多个相加点,每个所述相加点分别在一个所述积分器之前,
而且,
其中所述积分器增益(12)被适配为把量化噪声降低到与数字信号的分辨率相对应的水平,
其特征在于,还包括:
用于在一个振荡频率上实现自振荡的装置,所述振荡频率限定了所述脉冲宽度调制器的开关频率。
2.如权利要求1中所述的调制器,其中,所述反馈路径(14)连接到所述比较器的输出端。
3.如权利要求2所述的调制器,其中,所述积分器增益(12)被选择以得到低通滤波器特性。
4.如权利要求1所述的调制器,其中,所述积分器增益(12)被选择以得到低通滤波器特性。
5.如权利要求1所述的调制器,其中,所述积分器增益根据被选择,其中Gn为积分器n的增益,并且M∈[0,∞]。
6.如权利要求1所述的调制器,还包括跟随每个积分器增益(12)的信号限幅器(19)。
7.如权利要求6所述的调制器,其中,信号幅度的限制对应于输入信号的动态范围。
8.如权利要求1所述的调制器,其中,用于实现自振荡的装置(13a)包括所述比较器(17)的正反馈(16)。
9.如权利要求1所述的调制器,其中,用于实现自振荡的装置(13b)包括滤波器(20)或时延器,所述滤波器(20)或时延器被安排来在所期望的开关频率处供给系统180°的开环相位延迟。
10.一种功率转换系统,包括如以上权利要求1、4-9中任何一项权利要求所述的调制器(10),连接到用于实现自振荡的装置的开关级(31),以及连接到所述开关级的输出滤波器(32)。
11.如权利要求10中所述的系统,其中,所述反馈路径(14)连接到所述开关级(31)的输出端。
12.如权利要求10中所述的系统,被实现为用于音频使用或传输线驱动器的DC-AC转换器。
CN2004800079817A 2003-03-24 2004-03-23 数字脉冲宽度受控振荡调制器 Expired - Fee Related CN1765055B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SE03007804 2003-03-24
SE0300780-4 2003-03-24
SE0300780A SE0300780D0 (sv) 2003-03-24 2003-03-24 Digital pulse width controlled oscillation modulator
PCT/IB2004/000852 WO2004086629A1 (en) 2003-03-24 2004-03-23 Digital pulse width controlled oscillation modulator

Publications (2)

Publication Number Publication Date
CN1765055A CN1765055A (zh) 2006-04-26
CN1765055B true CN1765055B (zh) 2012-01-11

Family

ID=20290741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800079817A Expired - Fee Related CN1765055B (zh) 2003-03-24 2004-03-23 数字脉冲宽度受控振荡调制器

Country Status (12)

Country Link
US (1) US7479840B2 (zh)
EP (1) EP1606885B1 (zh)
JP (1) JP4477623B2 (zh)
KR (1) KR101076636B1 (zh)
CN (1) CN1765055B (zh)
AT (1) ATE422730T1 (zh)
AU (1) AU2004223010B2 (zh)
CA (1) CA2519884A1 (zh)
DE (1) DE602004019401D1 (zh)
ES (1) ES2319423T3 (zh)
SE (1) SE0300780D0 (zh)
WO (1) WO2004086629A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007098766A1 (en) * 2006-03-01 2007-09-07 Danmarks Teknishe Universitet Digital self-oscillating modulator
US7868803B2 (en) * 2006-10-13 2011-01-11 Panasonic Corporation Semiconductor device having ΔΣ modulator, and semiconductor system
US7714675B2 (en) * 2006-12-05 2010-05-11 Broadcom Corporation All digital Class-D modulator and its saturation protection techniques
KR100963847B1 (ko) * 2008-02-12 2010-06-16 주식회사 씨자인 교차 입력신호 변조기
TW201015863A (en) * 2008-10-07 2010-04-16 Unisonic Technologies Co Ltd PWM control circuit using city power-line electricity frequency modulation to reduce electromagnetic interference and method thereof
JP5413216B2 (ja) * 2010-01-25 2014-02-12 富士通株式会社 遅延時間差測定回路
US8081041B2 (en) * 2010-02-19 2011-12-20 Exar Corporation Glue-logic based method and system for minimizing losses in oversampled digitally controlled DC-DC converters
WO2015176269A1 (en) * 2014-05-22 2015-11-26 Texas Instruments Incorporated Dc-dc converter controller apparatus with dual-counter digital integrator
EP3416285B1 (en) * 2017-06-16 2021-06-02 ICEpower a/s Self-oscillating amplifier system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997037433A1 (en) * 1996-03-28 1997-10-09 Lars Risbo Conversion of a pcm signal into a upwm signal
WO2002025357A2 (en) * 2000-09-19 2002-03-28 Bang & Olufsen Ice Power A/S Controlled self-oscillation modulator
US6390579B1 (en) * 1999-04-15 2002-05-21 Hewlett-Packard Company Pulse width modulator using delay-line technology with automatic calibration of delays to desired operating frequency

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304475A (ja) * 1992-04-10 1993-11-16 Nec Corp ノイズシェイパ
US5777512A (en) * 1996-06-20 1998-07-07 Tripath Technology, Inc. Method and apparatus for oversampled, noise-shaping, mixed-signal processing
US5886586A (en) * 1996-09-06 1999-03-23 The Regents Of The University Of California General constant frequency pulse-width modulators
AU730339B2 (en) * 1997-04-02 2001-03-01 Bang & Olufsen Powerhouse A/S Pulse referenced control method for enhanced power amplification of a pulse modulated signal
GB0110340D0 (en) * 2001-04-27 2001-06-20 Watts Robert D A signal processing circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997037433A1 (en) * 1996-03-28 1997-10-09 Lars Risbo Conversion of a pcm signal into a upwm signal
US6390579B1 (en) * 1999-04-15 2002-05-21 Hewlett-Packard Company Pulse width modulator using delay-line technology with automatic calibration of delays to desired operating frequency
WO2002025357A2 (en) * 2000-09-19 2002-03-28 Bang & Olufsen Ice Power A/S Controlled self-oscillation modulator

Also Published As

Publication number Publication date
AU2004223010B2 (en) 2006-12-07
KR101076636B1 (ko) 2011-10-26
AU2004223010A1 (en) 2004-10-07
CN1765055A (zh) 2006-04-26
EP1606885B1 (en) 2009-02-11
EP1606885A1 (en) 2005-12-21
US7479840B2 (en) 2009-01-20
SE0300780D0 (sv) 2003-03-24
DE602004019401D1 (de) 2009-03-26
JP4477623B2 (ja) 2010-06-09
WO2004086629A1 (en) 2004-10-07
KR20060005346A (ko) 2006-01-17
JP2006521736A (ja) 2006-09-21
ES2319423T3 (es) 2009-05-07
CA2519884A1 (en) 2004-10-07
US20060232351A1 (en) 2006-10-19
ATE422730T1 (de) 2009-02-15

Similar Documents

Publication Publication Date Title
US9013341B2 (en) Noise shaping for digital pulse-width modulators
CN1127216C (zh) 过量采样高阶调制器
US7612608B2 (en) Sigma-delta based Class D audio or servo amplifier with load noise shaping
US7058464B2 (en) Device and method for signal processing
EP1653604B1 (en) Switching power amplifier and method for amplifying a digital input signal
CN1792038B (zh) ∑-δ调制器和∑-δ调制方法
US7248193B2 (en) Delta-sigma modulator and its application to switching amplification circuit
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
US6107876A (en) Digital input switching audio power amplifier
CN1765055B (zh) 数字脉冲宽度受控振荡调制器
CN107276549A (zh) 音频放大器系统
GB2064901A (en) Digital high power amplifier
CN101601185A (zh) 包括频率选择电路的装置和方法
CN105009459A (zh) Σ-δ模数转换器
US6429737B1 (en) Method and apparatus for multi-channel digital amplification
US4876543A (en) Multi-rate cascaded noise shaping modulator
CN100514858C (zh) 字长减少电路
US8299866B2 (en) Method and device including signal processing for pulse width modulation
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
CN101364807B (zh) 三角积分调制器及其相关方法
US6587063B1 (en) Four-order sigma-delta modulator
Hirota et al. A novel delta-sigma modulated DC-DC power converter utilizing dither signal
CN100502234C (zh) 数字脉冲宽度调制装置及方法
JP4376598B2 (ja) アナログ/ディジタル変換器における誤りを適応的に補償する方法および装置
Smedley Digital-PWM audio power amplifiers with noise and ripple shaping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20210323