CN1758229A - 异构多核微处理器局部空间共享存储方法 - Google Patents
异构多核微处理器局部空间共享存储方法 Download PDFInfo
- Publication number
- CN1758229A CN1758229A CNA2005100323085A CN200510032308A CN1758229A CN 1758229 A CN1758229 A CN 1758229A CN A2005100323085 A CNA2005100323085 A CN A2005100323085A CN 200510032308 A CN200510032308 A CN 200510032308A CN 1758229 A CN1758229 A CN 1758229A
- Authority
- CN
- China
- Prior art keywords
- parallel processor
- nuclear
- request
- memory bank
- storage pool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种异构多核微处理器局部空间共享存储方法，目的是为多核微处理器提供一种硬件开销小，共享数据的传输延迟小的共享存储方法。技术方案是采用异构多核微处理器体系结构，将并行处理器核的一部分存储空间定义为片内共享存储空间，其他存储空间保持不变；片内共享存储空间的地址对于所有并行处理器核相同，所有并行处理器核都可访问，但控制处理器核不能访问；将片内共享存储空间组织成一个包含多个存储体的共享存储池，并设计一个共享存储池仲裁器对共享存储池的访问进行仲裁。采用本发明可降低共享数据交换的传输延迟，提高并行处理器核的执行速度，且原有的并行处理器核的编译器不需修改，可以获得更快的访存速度。
Description
技术领域：本发明涉及大规模集成电路设计中多核微处理器的共享存储方法。
背景技术：随着问题规模的增大和对实时性要求的提高，单核微处理器的处理能力已难以满足需求。微电子工艺的进步使得在一个芯片上集成多个微处理器成为可能。多核微处理器内部包含多个处理器，在操作系统调度下可以将任务分配给各个处理器，提供更强大的处理能力和更高的并行性。
根据内含处理器核的种类，多核微处理器可以分为两种：同构多核微处理器和异构多核微处理器。同构多核微处理器内含的处理器核类型相同，在多核微处理器中处于对等的地位。异构多核微处理器内含不同类型的处理器核，并且不同类型的处理器核在多核微处理器内部担当不同角色。
目前，异构多核微处理器通常包含两种类型的处理器：1个控制处理器(MP，master process)核和N个并行处理器(PP，Parallel Processor)核。N与多核微处理器所面向的应用领域有关，通常N≤4。控制处理器核处理前端请求，并协调并行处理器核的工作。并行处理器核接收控制处理器核的命令，执行数据的并行计算，并且通知控制处理器核并行计算的执行结果。
共享存储是多核微处理器中常用的交换共享数据的方法。在基于共享存储方法的多核微处理器中，处理器核通过访问共享存储器来实现共享数据的交换。
目前，多核微处理器的共享存储方法根据共享的存储层次不同可以分为以下三种：共享一级Cache(高速缓存)、共享二级Cache和共享主存储器。这些共享存储方法的特点是：整个存储空间统一编址，多核微处理器内含的各个处理器核对共享存储器的访问具有相同的优先级。
但这三种方法具有如下的缺点：1)由于共享数据可能在Cache中存在多个备份，必须增加维护Cache一致性的硬件开销。2)维护Cache一致性增加了通信开销，增加了共享数据的传输延迟，尤其当计算/通信比减小时，性能下降明显。3)由于多核微处理器内含的各个处理器核对存储器的访问具有相同的优先级，发生访存冲突的可能性大，导致访存的延迟增加。4)因为存储空间统一编址，使用处理器核原始的编译器编译出来的程序可能会发生地址冲突，因此使用这些共享存储方法的多核微处理器必须重新设计并行编译器，延长了开发周期。
因此，集成电路领域亟需一种能减小硬件开销、减小数据传输延迟，能够支持现有编程语言和编译器的多核微处理器的共享存储方法。
发明内容：
本发明要解决的技术问题是为多核微处理器提供一种硬件开销小，共享数据的传输延迟小的共享存储方法，在支持原有的编译器和编程语言的条件下，减少多核微处理器中各个处理器核的流水线的停顿时间，充分发挥多核微处理器中各个处理器核的处理能力。
本发明的技术方案是采用异构多核微处理器的体系结构，将并行处理器核的一部分存储空间定义为片内共享存储空间，其他存储空间保持不变并定义为私有存储空间。片内共享存储空间的地址对于所有并行处理器核是相同的，所有并行处理器核都可访问，但控制处理器核不能访问；将片内共享存储空间组织成一个包含多个存储体的共享存储池，并设计一个共享存储池仲裁器对片内共享存储池的访问进行仲裁。在访问共享存储空间之前，并行处理器核必须获得共享存储池中某个存储体的访问权，方法是该并行处理器核向控制处理器核发出请求，控制处理器核收到该请求后，如果允许，发送一个确认信息给并行处理器核，并将并行处理器核的编号及请求的存储体编号发送给共享存储池仲裁器，共享存储池仲裁器根据该信息修改控制寄存器的内容；否则控制处理器核发送一个拒绝信息给并行处理器核。若并行处理器核收到从控制处理器核发来的确认信息，则判断访存地址是否在片内共享存储空间的地址区间上，若在，则并行处理器核向共享存储池仲裁器提交对共享存储池的访问请求；否则并行处理器核访问私有存储空间即一级Cache或二级Cache或主存储器。完成对存储体的访问之后，并行处理器核通知控制处理器核访问完成，交回存储体的访问权，供其他并行处理器核使用。
片内共享存储空间大小用M表示，M的选择与具体的应用有关，如果多核微处理器面向的是计算密集型的应用，那么M应较大，32KB～64KB是一个合适的范围。如果多核微处理器面向的是一般性的应用，那么M可相应减小。
片内共享存储空间的存储体的个数用K表示，存储体的容量用P表示。K的选择与并行处理器核的个数N有关，N≤4时，可选择K＝N(N-1)/2，如果N＞4，可选择K＝2N。P与片内共享存储空间的大小和存储体的个数有关，P＝M/K。与Cache不同，共享存储池只保存中间数据，没有回写通路，也就是说共享存储池与主存储器之间不存在存储通路。
共享存储池仲裁器由一个控制寄存器和一个N×K交叉开关组成。控制寄存器由控制处理器核配置，共享存储池中的每个存储体对应控制寄存器中的T个控制位，T＝Log2N，这T个控制位表示拥有该存储体访问权的并行处理器核的编号。没有访问权的并行处理器核访问存储体将返回无效数据。N×K交叉开关根据控制寄存器中存储体对应的控制位来控制对某个存储体的访问。在忙信号为“空闲“时，并行处理器核可以访问共享存储池，N×K交叉开关接收来自N个并行处理器核的访问共享存储池的请求，并将接收到的请求的忙信号置为“忙”。如果请求是针对具有访问权的存储体进行，则可以进行正确的访问，如果访问请求为写请求，则将数据写入存储体，并将忙信号置为“空闲”，如果访问请求为读请求，则返回访问数据，并将读Ready(完成)信号置为“有效”，将忙信号置为“空闲”。如果请求是针对无访问权的存储体进行，那么写请求将被丢弃，并且将忙信号置为“空闲”，读请求将返回无效数据，并且将读Ready信号置为“有效”，忙信号置为“空闲”。
采用本发明可以得到以下技术效果：
1.共享存储池中的数据只存在一个备份，因此不需要维护Cache一致性，省掉了维护Cache一致性的硬件开销和通信开销，从而降低了共享数据交换的传输延迟。
2.通过配置共享存储池仲裁器的控制寄存器来改变存储体的访问权，只有获得存储体访问权的并行处理器核才能访问该存储体，并获得有效数据，这样减少了并行处理器核对共享数据的访问冲突，从而减少了平均访问延迟，提高了并行处理器核的执行速度。
3.除了片内共享存储池是全部并行处理器核都可以访问之外，每个并行处理器核保留了自己私有的、其他处理器核不可访问的存储器。并行处理器核的非共享数据和程序放在这些私有的存储器中，而在程序中通过显示的地址访问来访问共享存储池中的共享数据。这样，原有的并行处理器核的编译器不修改即可以完成单个并行处理器核程序的编译，不会发生地址冲突。
4.由于并行处理器核的大部分访存都是针对其私有的存储空间，在访问这部分存储空间时，不会发生访问冲突，因此相对于存储器统一编址的多核微处理器而言，本发明的共享存储方法可以获得更快的访存速度。
附图说明：
图1是目前两种多核微处理器的结构图：(a)同构多核微处理器；(b)异构多核微处理器。
图2是目前基于不同存储层次的三种共享存储方法：(a)共享一级Cache；(b)共享二级Cache；(c)共享主存储器。
图3是采用本发明共享存储方法的多核微处理器结构图。
图4是本发明共享存储池仲裁器和共享存储池的结构图。
具体实施方式
图1是目前两种多核微处理器的结构图：(a)为同构多核微处理器；(b)为异构多核微处理器。同构多核微处理器包含多个相同的处理器核。异构多核微处理器包含不同的处理器核，通常是一个控制处理器核和多个并行处理器核。控制处理器核和并行处理器核之间存在请求或命令等控制信息的交换。
图2是目前基于不同存储层次的三种共享存储方法：(a)为共享一级Cache；(b)为共享二级Cache；(c)为共享主存储器。整个存储空间统一编址，每个处理器核的CPU(中央处理器)对存储空间的访问具有同样的优先权。在处理器之间的数据交换频率较大时，共享一级Cache和共享二级Cache的性能相差不大，但是明显优于共享主存储器。在处理器之间的数据交换频率较小时，共享一级Cache和共享二级Cache的性能仍稍稍优于共享主存储器。
图3是采用本发明共享存储方法的多核微处理器结构图。这种多核微处理器由一个控制处理器核、N个并行处理器核(编号为1，2，......N)、一个共享存储池仲裁器和一个共享存储池组成。并行处理器核中有CPU、一级Cache和二级Cache。在访问共享存储空间之前，并行处理器核必须获得共享存储池中某个存储体的访问权，方法是该并行处理器核向控制处理器核发出请求，控制处理器核收到该请求后，如果允许，发送一个确认信息给并行处理器核，并将并行处理器核的编号及请求的存储体编号发送给共享存储池仲裁器，共享存储池仲裁器根据该信息修改控制寄存器的内容；否则控制处理器核发送一个拒绝信息给并行处理器核；若并行处理器核收到从控制处理器核发来的确认信息，则判断访存地址是否在片内共享存储空间的地址区间上，若在，则并行处理器核向共享存储池仲裁器提交对共享存储池的访问请求；否则并行处理器核访问私有存储空间即一级Cache或二级Cache或主存储器；完成对存储体的访问之后，并行处理器核通知控制处理器核访问完成，交回存储体的访问权，供其他并行处理器核使用。
图4是本发明共享存储池仲裁器和共享存储池的结构图。共享存储池仲裁器包括一个控制寄存器和一个N×K交叉开关。共享存储池由K个存储体(编号为1，2，......K)组成。控制寄存器由控制处理器核配置，即当控制处理器核允许某个并行处理器核对某个存储体进行访问时，控制处理器核将并行处理器核的编号及请求的存储体编号发送给共享存储池仲裁器，共享存储池仲裁器根据该信息修改控制寄存器；共享存储池中的每个存储体对应控制寄存器中的T个控制位，T＝Log2N，由这T个控制位存储拥有该存储体访问权的并行处理器核的编号。没有访问权的并行处理器核访问存储体将返回无效数据。N×K交叉开关根据控制寄存器中存储体对应的控制位来控制对某个存储体的访问。在忙信号为“空闲“时，并行处理器核可以访问共享存储池，N×K交叉开关接收来自N个并行处理器核的访问共享存储池的请求，并将接收到的请求的忙信号置为“忙”。如果请求是针对具有访问权的的存储体进行，那么可以进行正确的访问，如果访问请求为写请求，则将数据写入存储体，并将忙信号置为“空闲”，如果访问请求为读请求，则返回访问数据，并将读Ready(完成)信号置为“有效”，将忙信号置为“空闲”。如果请求是针对无访问权的存储体进行，那么写请求将被丢弃，并且将忙信号置为“空闲”，读请求将返回无效数据，并且将读Ready信号置为“有效”，忙信号置为“空闲”。
Claims (4)
1.一种异构多核微处理器局部空间共享存储方法，其特征在于采用异构多核微处理器的体系结构，将并行处理器核的一部分存储空间定义为片内共享存储空间，其他存储空间保持不变并定义为私有存储空间；片内共享存储空间的地址对于所有并行处理器核是相同的，所有并行处理器核都可访问，但控制处理器核不能访问；将片内共享存储空间组织成一个包含多个存储体的共享存储池，并设计一个共享存储池仲裁器对片内共享存储池的访问进行仲裁；在访问共享存储空间之前，并行处理器核必须获得共享存储池中某个存储体的访问权，方法是该并行处理器核向控制处理器核发出请求，控制处理器核收到该请求后，如果允许，发送一个确认信息给并行处理器核，并将并行处理器核的编号及请求的存储体编号发送给共享存储池仲裁器，共享存储池仲裁器根据该信息修改控制寄存器的内容；否则控制处理器核发送一个拒绝信息给并行处理器核；若并行处理器核收到从控制处理器核发来的确认信息，则判断访存地址是否在片内共享存储空间的地址区间上，若在，则并行处理器核向共享存储池仲裁器提交对共享存储池的访问请求；否则并行处理器核访问私有存储空间即一级Cache或二级Cache或主存储器；完成对存储体的访问之后，并行处理器核通知控制处理器核访问完成，交回存储体的访问权，供其他并行处理器核使用。
2.如权利要求1所述的异构多核微处理器局部空间共享存储方法，其特征在于片内共享存储空间大小用M表示，M的选择与具体的应用有关，如果多核微处理器面向的是计算密集型的应用，那么M应较大，32KB～64KB是一个合适的范围；如果多核微处理器面向的是一般性的应用，那么M可相应减小。
3.如权利要求1所述的异构多核微处理器局部空间共享存储方法，其特征在于片内共享存储空间的存储体的个数用K表示，存储体的容量用P表示，K的选择与并行处理器核的个数N有关，N≤4时，可选择K＝N(N-1)/2，如果N＞4，可选择K＝2N；P与片内共享存储空间的大小和存储体的个数有关，P＝M/K；与Cache不同，共享存储池只保存中间数据，没有回写通路，也就是说共享存储池与主存储器之间不存在存储通路。
4.如权利要求1所述的异构多核微处理器局部空间共享存储方法，其特征在于共享存储池仲裁器由一个控制寄存器和一个N×K交叉开关组成，控制寄存器由控制处理器核配置，共享存储池中的每个存储体对应控制寄存器中的T个控制位，T＝Log2N，这T个控制位表示拥有该存储体访问权的并行处理器核的编号，没有访问权的并行处理器核访问存储体将返回无效数据；N×K交叉开关根据控制寄存器中存储体对应的控制位来控制对某个存储体的访问：在忙信号为“空闲“时，并行处理器核可以访问共享存储池，N×K交叉开关接收来自N个并行处理器核的访问共享存储池的请求，并将接收到的请求的忙信号置为“忙”；如果请求是针对具有访问权的存储体进行，则可以进行正确的访问，如果访问请求为写请求，则将数据写入存储体，并将忙信号置为“空闲”，如果访问请求为读请求，则返回访问数据，并将读Ready即完成信号置为“有效”，将忙信号置为“空闲”；如果请求是针对无访问权的存储体进行，那么写请求将被丢弃，并且将忙信号置为“空闲”，读请求将返回无效数据，并且将读Ready信号置为“有效”，忙信号置为“空闲”。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100323085A CN100375067C (zh) | 2005-10-28 | 2005-10-28 | 异构多核微处理器局部空间共享存储方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100323085A CN100375067C (zh) | 2005-10-28 | 2005-10-28 | 异构多核微处理器局部空间共享存储方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1758229A true CN1758229A (zh) | 2006-04-12 |
| CN100375067C CN100375067C (zh) | 2008-03-12 |
Family
ID=36703617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100323085A Expired - Fee Related CN100375067C (zh) | 2005-10-28 | 2005-10-28 | 异构多核微处理器局部空间共享存储方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100375067C (zh) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367218C (zh) * | 2006-08-03 | 2008-02-06 | 迈普（四川）通信技术有限公司 | 多核并行先进先出队列处理系统及方法 |
| WO2009067950A1 (fr) * | 2007-11-29 | 2009-06-04 | Huawei Technologies Co., Ltd. | Procédé et dispositif de gestion de mémoire partagée dans un système multicœur |
| CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
| CN101276294B (zh) * | 2008-05-16 | 2010-10-13 | 杭州华三通信技术有限公司 | 异态性数据的并行处理方法和处理装置 |
| CN102270180A (zh) * | 2011-08-09 | 2011-12-07 | 清华大学 | 一种多核处理器高速缓存及其管理方法 |
| CN101454753B (zh) * | 2006-06-29 | 2012-11-28 | 英特尔公司 | 处理异构资源的地址转换和异常 |
| CN102929727A (zh) * | 2012-10-18 | 2013-02-13 | 浪潮(北京)电子信息产业有限公司 | 一种同步接口上数据的处理方法和系统 |
| CN103106122A (zh) * | 2011-08-08 | 2013-05-15 | Arm有限公司 | 针对同时待处理数据访问请求的数据冲突处理 |
| CN103279428A (zh) * | 2013-05-08 | 2013-09-04 | 中国人民解放军国防科学技术大学 | 一种显式的面向流应用的多核Cache一致性主动管理方法 |
| CN103425460A (zh) * | 2013-08-20 | 2013-12-04 | 复旦大学 | 一种低功耗的寄存器堆的写回丢弃方法 |
| WO2013182098A1 (zh) * | 2012-10-25 | 2013-12-12 | 中兴通讯股份有限公司 | 多核终端共享资源的方法及装置 |
| CN104063331A (zh) * | 2014-07-03 | 2014-09-24 | 龙芯中科技术有限公司 | 处理器、共享存储区域访问方法和锁管理器 |
| CN104272295A (zh) * | 2012-04-30 | 2015-01-07 | 惠普发展公司，有限责任合伙企业 | 地址转换板 |
| CN104346317A (zh) * | 2013-07-23 | 2015-02-11 | 中兴通讯股份有限公司 | 共享资源访问方法和装置 |
| CN104508638A (zh) * | 2012-08-02 | 2015-04-08 | 高通股份有限公司 | 多核心处理系统中的高速缓冲存储器数据迁移 |
| CN104899008A (zh) * | 2015-06-23 | 2015-09-09 | 北京玉华骢科技股份有限公司 | 并行处理器中的共享存储结构及方法 |
| CN104977860A (zh) * | 2014-04-04 | 2015-10-14 | 发那科株式会社 | 使用多核心处理器执行顺序程序的控制装置 |
| CN106663058A (zh) * | 2014-06-24 | 2017-05-10 | 高通股份有限公司 | 分离式共享信息及专用信息缓存 |
| CN107479956A (zh) * | 2017-08-04 | 2017-12-15 | 郑州云海信息技术有限公司 | 一种串口资源的调度方法及系统 |
| CN103778014B (zh) * | 2012-10-25 | 2018-06-01 | 中兴通讯股份有限公司 | 多核终端共享资源的方法及装置 |
| CN109840225A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种异构双核处理器访问eFPGA的控制电路 |
| CN110704362A (zh) * | 2019-09-12 | 2020-01-17 | 无锡江南计算技术研究所 | 一种处理器阵列局部存储混合管理技术 |
| CN112352225A (zh) * | 2018-06-27 | 2021-02-09 | 香港理工大学 | 用于实现单核等效观感的多核计算机系统的客户端-服务器架构 |
| WO2021168861A1 (zh) * | 2020-02-29 | 2021-09-02 | 华为技术有限公司 | 一种多核处理器、多核处理器处理方法及相关设备 |
| CN114328309A (zh) * | 2021-12-03 | 2022-04-12 | 南京风兴科技有限公司 | 一种存储器管理电路及共享存储器方法 |
| CN115033394A (zh) * | 2022-05-23 | 2022-09-09 | 深圳市航顺芯片技术研发有限公司 | 一种多核mcu访问共享外设的控制系统及相关设备 |
| CN116431561A (zh) * | 2023-06-12 | 2023-07-14 | 太初(无锡)电子科技有限公司 | 基于异构众核加速卡的数据同步方法、装置、设备及介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000268006A (ja) * | 1999-03-15 | 2000-09-29 | Fuji Xerox Co Ltd | マルチプロセッサシステム |
| JP2001014283A (ja) * | 1999-07-02 | 2001-01-19 | Hitachi Ltd | 計算機システム |
| US7222332B2 (en) * | 2002-10-24 | 2007-05-22 | International Business Machines Corporation | Method and apparatus for overlay management within an integrated executable for a heterogeneous architecture |
| WO2004107180A1 (ja) * | 2003-05-30 | 2004-12-09 | Fujitsu Limited | マルチプロセッサシステム |
| JP2005250830A (ja) * | 2004-03-04 | 2005-09-15 | Hitachi Ltd | プロセッサおよび主記憶共有マルチプロセッサ |
-
2005
- 2005-10-28 CN CNB2005100323085A patent/CN100375067C/zh not_active Expired - Fee Related
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101454753B (zh) * | 2006-06-29 | 2012-11-28 | 英特尔公司 | 处理异构资源的地址转换和异常 |
| CN100367218C (zh) * | 2006-08-03 | 2008-02-06 | 迈普（四川）通信技术有限公司 | 多核并行先进先出队列处理系统及方法 |
| WO2009067950A1 (fr) * | 2007-11-29 | 2009-06-04 | Huawei Technologies Co., Ltd. | Procédé et dispositif de gestion de mémoire partagée dans un système multicœur |
| CN101276294B (zh) * | 2008-05-16 | 2010-10-13 | 杭州华三通信技术有限公司 | 异态性数据的并行处理方法和处理装置 |
| CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
| CN103106122A (zh) * | 2011-08-08 | 2013-05-15 | Arm有限公司 | 针对同时待处理数据访问请求的数据冲突处理 |
| CN103106122B (zh) * | 2011-08-08 | 2017-08-18 | Arm有限公司 | 同时待处理数据访问请求的数据冲突处理的方法和装置 |
| CN102270180A (zh) * | 2011-08-09 | 2011-12-07 | 清华大学 | 一种多核处理器高速缓存及其管理方法 |
| CN102270180B (zh) * | 2011-08-09 | 2014-04-02 | 清华大学 | 一种多核处理器系统的管理方法 |
| CN104272295A (zh) * | 2012-04-30 | 2015-01-07 | 惠普发展公司，有限责任合伙企业 | 地址转换板 |
| CN104508638A (zh) * | 2012-08-02 | 2015-04-08 | 高通股份有限公司 | 多核心处理系统中的高速缓冲存储器数据迁移 |
| CN102929727A (zh) * | 2012-10-18 | 2013-02-13 | 浪潮(北京)电子信息产业有限公司 | 一种同步接口上数据的处理方法和系统 |
| CN103778014A (zh) * | 2012-10-25 | 2014-05-07 | 中兴通讯股份有限公司 | 多核终端共享资源的方法及装置 |
| CN103778014B (zh) * | 2012-10-25 | 2018-06-01 | 中兴通讯股份有限公司 | 多核终端共享资源的方法及装置 |
| WO2013182098A1 (zh) * | 2012-10-25 | 2013-12-12 | 中兴通讯股份有限公司 | 多核终端共享资源的方法及装置 |
| CN103279428B (zh) * | 2013-05-08 | 2016-01-27 | 中国人民解放军国防科学技术大学 | 一种显式的面向流应用的多核Cache一致性主动管理方法 |
| CN103279428A (zh) * | 2013-05-08 | 2013-09-04 | 中国人民解放军国防科学技术大学 | 一种显式的面向流应用的多核Cache一致性主动管理方法 |
| CN104346317A (zh) * | 2013-07-23 | 2015-02-11 | 中兴通讯股份有限公司 | 共享资源访问方法和装置 |
| CN103425460A (zh) * | 2013-08-20 | 2013-12-04 | 复旦大学 | 一种低功耗的寄存器堆的写回丢弃方法 |
| CN104977860A (zh) * | 2014-04-04 | 2015-10-14 | 发那科株式会社 | 使用多核心处理器执行顺序程序的控制装置 |
| CN104977860B (zh) * | 2014-04-04 | 2017-11-17 | 发那科株式会社 | 使用多核心处理器执行顺序程序的控制装置 |
| US10127045B2 (en) | 2014-04-04 | 2018-11-13 | Fanuc Corporation | Machine tool controller including a multi-core processor for dividing a large-sized program into portions stored in different lockable instruction caches |
| CN106663058A (zh) * | 2014-06-24 | 2017-05-10 | 高通股份有限公司 | 分离式共享信息及专用信息缓存 |
| CN104063331B (zh) * | 2014-07-03 | 2017-04-12 | 龙芯中科技术有限公司 | 处理器、共享存储区域访问方法和锁管理器 |
| CN104063331A (zh) * | 2014-07-03 | 2014-09-24 | 龙芯中科技术有限公司 | 处理器、共享存储区域访问方法和锁管理器 |
| CN104899008A (zh) * | 2015-06-23 | 2015-09-09 | 北京玉华骢科技股份有限公司 | 并行处理器中的共享存储结构及方法 |
| CN104899008B (zh) * | 2015-06-23 | 2018-10-12 | 北京玉华骢科技股份有限公司 | 并行处理器中的共享存储结构及方法 |
| CN107479956A (zh) * | 2017-08-04 | 2017-12-15 | 郑州云海信息技术有限公司 | 一种串口资源的调度方法及系统 |
| CN109840225A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种异构双核处理器访问eFPGA的控制电路 |
| CN112352225A (zh) * | 2018-06-27 | 2021-02-09 | 香港理工大学 | 用于实现单核等效观感的多核计算机系统的客户端-服务器架构 |
| CN110704362A (zh) * | 2019-09-12 | 2020-01-17 | 无锡江南计算技术研究所 | 一种处理器阵列局部存储混合管理技术 |
| CN110704362B (zh) * | 2019-09-12 | 2021-03-12 | 无锡江南计算技术研究所 | 一种处理器阵列局部存储混合管理方法 |
| WO2021168861A1 (zh) * | 2020-02-29 | 2021-09-02 | 华为技术有限公司 | 一种多核处理器、多核处理器处理方法及相关设备 |
| CN114328309A (zh) * | 2021-12-03 | 2022-04-12 | 南京风兴科技有限公司 | 一种存储器管理电路及共享存储器方法 |
| CN115033394A (zh) * | 2022-05-23 | 2022-09-09 | 深圳市航顺芯片技术研发有限公司 | 一种多核mcu访问共享外设的控制系统及相关设备 |
| CN115033394B (zh) * | 2022-05-23 | 2023-05-26 | 深圳市航顺芯片技术研发有限公司 | 一种多核mcu访问共享外设的控制系统及相关设备 |
| CN116431561A (zh) * | 2023-06-12 | 2023-07-14 | 太初(无锡)电子科技有限公司 | 基于异构众核加速卡的数据同步方法、装置、设备及介质 |
| CN116431561B (zh) * | 2023-06-12 | 2023-08-18 | 太初(无锡)电子科技有限公司 | 基于异构众核加速卡的数据同步方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100375067C (zh) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100375067C (zh) | 异构多核微处理器局部空间共享存储方法 | |
| EP1442374B1 (en) | Multi-core multi-thread processor | |
| US6988170B2 (en) | Scalable architecture based on single-chip multiprocessing | |
| CN1297903C (zh) | 用于流水线处理有序的输入/输出事务的设备、方法和计算机系统 | |
| US9684600B2 (en) | Dynamic process/object scoped memory affinity adjuster | |
| US20050021913A1 (en) | Multiprocessor computer system having multiple coherency regions and software process migration between coherency regions without cache purges | |
| CN1279456C (zh) | 局部化高速缓存块刷新指令的方法、编译器和系统 | |
| EP0553743A1 (en) | A cache controller | |
| US20030065843A1 (en) | Next snoop predictor in a host controller | |
| CN101523361A (zh) | 数据处理设备中对共享存储器的写访问请求的处理 | |
| US8190825B2 (en) | Arithmetic processing apparatus and method of controlling the same | |
| KR20130018742A (ko) | 가비지 콜렉션을 위한 ｇｐｕ 서포트 | |
| CN1746867A (zh) | 使用核心指示符的高速缓存过滤 | |
| US20020169935A1 (en) | System of and method for memory arbitration using multiple queues | |
| JPH04303248A (ja) | マルチバッファデータキャッシュを具えているコンピュータシステム | |
| US5860101A (en) | Scalable symmetric multiprocessor data-processing system with data allocation among private caches and segments of system memory | |
| CN1196997C (zh) | 不按序执行指令的装置和检测不按序指令的方法 | |
| US6101589A (en) | High performance shared cache | |
| EP1235154A2 (en) | Cache memory system | |
| US5675765A (en) | Cache memory system with independently accessible subdivided cache tag arrays | |
| US5333291A (en) | Stride enhancer for high speed memory accesses with line fetching mode and normal mode employing boundary crossing determination | |
| CN1231449A (zh) | 基于请求的同步总线操作 | |
| US20090083496A1 (en) | Method for Improved Performance With New Buffers on NUMA Systems | |
| EP1030243A1 (en) | Optimized hardware cleaning function for virtual index virtual tag data cache | |
| US6928522B2 (en) | Unbalanced inclusive tags |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080312 Termination date: 20191028 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |