CN1754180A - 非易失性存储器的超持续时间极限计数的方法 - Google Patents
非易失性存储器的超持续时间极限计数的方法 Download PDFInfo
- Publication number
- CN1754180A CN1754180A CNA2003801098929A CN200380109892A CN1754180A CN 1754180 A CN1754180 A CN 1754180A CN A2003801098929 A CNA2003801098929 A CN A2003801098929A CN 200380109892 A CN200380109892 A CN 200380109892A CN 1754180 A CN1754180 A CN 1754180A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- group
- state
- counting
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
- H03K21/403—Arrangements for storing the counting state in case of power supply interruption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/004—Counters counting in a non-natural counting order, e.g. random counters
- H03K23/005—Counters counting in a non-natural counting order, e.g. random counters using minimum change code, e.g. Gray Code
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
一种使用非易失性存储器(12,14,16,18)作为存储单元的数字计数器(例如图1),其中诸存储单元被分为两组,用于实施旋转计数器(20,22),跟踪计数中的较低有效部分,以及一二进制计数器(10),跟踪计数中的较高有效部分。该旋转计数器实施一计数方法,该计数方法通过确保每一次计数纪录每一存储单元的状态改变,并确保旋转计数器实施一计数方法时所有存储单元在每一周期中经历两次状态变化从而可以在非易失性存储器的持续时间周期极限之前使计数次数达到最大。该二进制计数器(10)记录下旋转计数器所经历的持续时间周期的次数。
Description
技术领域
本发明总的涉及数字计数器及计数的方法,尤其是涉及使用非易失性存储器的数字计数器及计数方法。
背景技术
能够较长期地保持计数而用不着连续供给电源的数字计数器是现在电子技术中不可或缺的部件。这些应用的典型的例子是汽车上的数字自动计程仪,商用器具的数字计量表,需要为每一笔交易提供单值的数字标记以防止系统被欺骗性使用的密码系统。非易失性存储器诸如能够永久存储信息而无需额外供应电源的EEPROM(电可编程只读存储器)及Flashmemory(快速存储器)应该是可以很好地适用于这类应用的理想的存储器。
然而,使用非易失性存储器作为计数时有一定的限制,EEPROM及Flash存储器是通过电子注入浮置栅及从浮置栅释放电子而进行编程及擦除编程的,它们(浮置栅)是半导体结构,一般是由多晶硅制成的。反复编程及擦除浮置栅能使电荷永久性地陷入多晶硅中,超过限定时间,就会产生阈值电压的漂移。最终,这些陷入的电子会阻止再编程从而造成器件功能失常。一个存储器单元在预期会产生编程失误之前能够持续使用的最大周期数通常称为持续时间周期额定值,此持续时间周期额定值通常是通过广延品质鉴定和审批程度而取得的。一次编程及其后的一次擦除步骤组成一个持续时间周期。目前非易失性存储器的设计及制造技术所产生的EEPROM及Flash及存储器其持续时间周期额定值在10000到1000000之间。在典型的EEPROM实施中,即使状态没有变化(改变),写入到一组比特(位)也可以使该组内的多个比特(位)“扩展”成一个持续时间周期。这是因为典型的实施可以使整个组复位然后只使那些在最后状态中应该置位的进行置位。
为了便于叙述及解释种种计数方法,在下文中将为存储器编程及擦除编程采用以下的约定:编程是指把电子注入浮置栅而擦除编程是指从浮置栅中释放电子。当采用二进制数表示时,编程状态用二进制数“0”表示,而擦除状态用二进制数“1”表示。当一存储单元从l改变到0状态时,以后将把这叫做存储单元置位,当一存储单元从0改变到1状态时,今后将把它叫做存储单元的复位。
由于用持续时间周期来划定持久的界线,因此任何时候把EEPROM或快速存储器单元用作数字计数器的计数比特(位)时,就必须考虑所用存储器的持续时间周期的问题。例如,在一典型的二进制计数器中,每次计数时,最低有效位(LSB)从0转换到1或从1转换到0,每当LSB从1转换到0时第二个LSB改变状态;每当第二个LSB从1改变到0时第三个LSB改变状态,如此等等。因为二进制计数器中的LSB是改变状态最多的一位。它通常也是最早失效的一位。假定用于这种计数的EEPROM存储单元其持续时间周期额定值是100000个周期,此计数器的最大计数极限只能指望它是约200000个周期左右。超过此值,由于LSB的编程故障,此计数器的计数误差就可能发生。或者,二进制计数器的最高有效值可能由于它们被反复置0而告失效。
显然,通常的二进制计数方法不是使给定的EEPROM计数器达到最大值持续时间周期的最佳方法,因为对于一给定的比特(位)串,LSB早在别的比特(位)之前持续时间周期就告用完。尽管大多数别的比特(位)仍有许多持续时间周期可供使用,还是使该计数器变成无用。为了使一给定数目的EEPROM存储单元的计数达到最大,或者使一所希望的最大计数所要求的EEPROM存储单元的数目达到最少,人们可以设计一种计数方法,该方法使编程周期在所有EEPROM的存储单元中都变为均匀地展开。例如,使用Gray code(葛莱码)表示法基本上可以使计数器的寿命比用普通二进制数字表示法的计数器的寿命高出一倍。
授予Lippmann等人的美国专利NO.4,947,410题为“使用非易失性存储器进行计数的方法和装置”以及授予Wells的题为“使用Flash存储器形成最佳化数字计数器的方法和系统”是这些计数方法的最典型的例子。然而,在上述专利中所描述的计数方法要求所用的存储器是一位一位(单位)可编程及一位一位(单位)可擦除的计数方法。换句话说,这些方法不适用于一EEPROM,因为它不能支持一位一位的单位擦除。因为大多数目前生产的EEPROM存储器,例如串行EEPROM不能支持一位一位的单位擦除,因此人们希望有一种方法,该方法能适用于这样的存储器。
与上述诸计数方法有关的另一个限制是所述方法都需要一个备用的计数器并行运行以便让它从编程故障中恢复过来。因此人们希望有一种方法,该方法无需一备用的电路就能够使它从故障中恢复过来。
发明内容
因此本发明的目的是提供一基于非易失性存储器的数字计数器,它能够为一给定的计数器大小的总计数在考虑到故障的可能性达到最大化,或者能够使用最小数量的存储器单元而达到某一最大的计数量。本发明的另一个目的是提供一种计数方法,它能够适用于不能支持单个比特(位)擦除的非易失性存储器。本发明还有另一个目的,那就是提供一种计数方法它能够从写入/擦除的故障中恢复过来而不需要用后备的电路。
本发明是一基于非易失性存储器的数字计数器,它可以通过把计数任务均匀地分配给计数器中心每一个存储单元,并且保证每一个存储单元中状态的每一次单个的改变就完成一次计数来使一给定数量的存储器单元的计算容量达到最大值。本发明的计数器由两个子计数器组成:一个主要的子计数器,它可以是普通的计数器,Gray码计数器或者是以通常方式运行的二-十进制编码数器,它跟踪计数的较高有效位部分,一个旋转子计器,它跟踪计数的较低有效位部分。在旋转子计数器中,每一次旋转涉及计数器中的所有存储单元一次置位和一次复位,存储单元的每一次置位及每一次复位形成一次计数。这种具有K数量存储单元的旋转子计数器每次旋转将提供总计数量为2K的计数。
该旋转子计数器按下列方式(格式)改变状态,当旋转计数器中的存储单元组织成存储单元为相等数目的组且存储单位具有1的状态时,第一序数由使第一组的第一单元中的设置成为0的状态来表示,后继组的序数由在其余存储单元组中相继设置类似位置的存储单元来表示。下一组序数由复位除了最后一组的存储单元以外的所有存储单元到1s来表示。下面两个序数由先把第一组的第二个单元设置到0然后把前面一组中的最后一个存储单元复位到全部为1S来表示。在该旋转组中的其余的序数由简单的重复上述置位及复位的格式直到旋转子计数器中的每个存储单元都正确地经历一次置位和复位循环为止。至此,二进制子计数器记录一个计数并且旋转子计数器再重新再开始所有的过程,以上述第一序数由上述第一存储单元的格式来表示第一序数开始。因为每一个单元具有同样数目的置位和复位,旋转计数器中发生的用旧程度则是均匀一致的。
附图说明
图1是一组表格式示意图,其中示出了一个4单元旋转子计数器如何表示8个序数和一个16存储单元二进制子计数器及一个4存储单元旋转子计数器如何共同产生一个最大计数800000;
图2是一组表格式示意图,其中示出了在一个24存储单元旋转子计数器中表示48个序数的置位和复位的顺序;
图3是一组表格式示意图,其中示出了在一个12存储单元旋转子计数器中置位和复位的交替序列,它构成了本发明的另一个实施例。
较佳实施例的详细描述
在图1中,旋转子计数器由4个存储单元12、14、16、18组成,在它旁边是具有16个存储单元的二进制子计数器10。旋转子计数器的储存单元在每一个旋转周期中经历8种位格式的变化,每一种位格式表示8个序数中的一个。每一相继位格式变化涉及到的状态变化不超过一个存储单元。旋转子计数器中的存储单元被组织成一第一组20及一第二组22,每一组中含有第一存储单元12,16及第二存储单元14,18。序数1由除了第一组20中的第一存储单元12以外的所有储存单元都具有1状态来表示,这里该存储单元12是处于0状态。序数2是通过把第一组20中的单元格式拷贝到第2组22中去来表的,从而把第二组22中的第一单元16置于0状态,第二组22中的第一单元16变暗以表示在该单元中状态有变换。序数3是由把第一组20中的第一单元12的中的0复位到1来表示的。对于这些不允许各个个别存储单元擦除(复位)的非易失性存储器来说,第一组20中的第一单元12可以通过复位整个组而复位,如图中整个第一组20变暗所示。因为第一组中的其余单元已经处于1状态,此组的复位步骤不招致增加持续时间周期的负担。
序数4是通过把第一组20的第二存储单元中的1状态置于0状态来表示的。序数5是通过把第二组22中的所有存储单元复位到1s来表示的。序数6是通过把第一组20中的存储单元状态格式复制到第二组22来表示的,从而把第二组中的第二单元置于0状态。序数7是通过把第一组20中的存储单元复位到1s来表示的。序数8是通过把第一组20中的第一单元置位到0状态来表示的。至此,使用4个存储单元的本发明的计数方法中所有排列都已排列完,二进制计数器10记录下了(完成了)一次计数。下一个序数9是通过在二进制子计数器中的1和旋转子计数器中的1110来表示的。通过同样的表示法,序数17通过二进制子计数器中的10及旋转子计数器中的1110来表示。假定在此计数器中使用的存储器单元,具有持续时间周期额定值100000,每一周期涉及到存储单元的一次置位和一次复位,那么,此计数器的最大计数将是800000(100K*2*4),加到旋转子计数器上的每一个另加的单元将为最大计数增加200K次计数。
除了前面所述的优点以外,本发明还可以复原在写入中由于电源故障而损失的计数而用不着备用电路。如果电源发生故障,于是下一时间系统查看计数器的值时,它能够决定是否有一次中断的写入发生,并且在允许下一个计数之前改正这个问题。计数器为了复原所要做的是找出样本组,然后把样本组中的状态格式拷贝到有错误的组中去就可以。其原因是,在旋转子计数器中总是至少有一组存储单元,为该旋转保持着0状态位置,在误差修复过程中,主要是隔离出错误字节,找出该字节被写入的计数序列中的位置,并把相邻字节中的一个置位(在序列中的)加以设置以匹配系统中的状态。在误差修复执行过程中,最后的值将是在中断计数开始之前的最终值,或者是在计数结束时所计的数是什么计数,这取决于当电源发生故障时写入操作进行了多远才结束。
在本发明的一个较佳实施例中,旋转子计数器被组织成字节如图2所示大小的组。为了简明起见,将只用三字节来说明旋转计数器的计数。然而一旦计数方法被叙述时,人们就可以很容易地把计数方法扩大到应用所需要的那样多的字节上去。
图2所示的子旋转计数器具有24个组织成3字节宽的存储单元。它包括存储单元的第一字节30,第二字节32及一第三字节34。在具有24个存储单元时,每一周期循环表示48个序数。假定每一存储单元的持续时间周期是100K次,此计数器的最大可能计数是480万次。第一序数还是通过使第一字节30中的最右面的存储单元处于0状态,而旋转子计数器中其余的存储单元处于1状态来表示。第二和第三序数通过相继把字节32及34中的最右面的存储单元设置成0状态来表示,从而把第一字节中的格式依次拷贝到每一其他字节中去。第四及第五序数通过把第一及第二字节30及32相继复位到全成为1来表示,由此只留下第三(最后)字节34具有不同的格式。下面两个序数(第六及第七序数)通过把第一字节30中的第二最右面存储单元设置成0状态来表示,然后把第三字节34复位成皆为1。下面的序数通过把第一字节中的新的格式拷贝到每一个别的字节上去(包括第三或最后一个字节),然后,依次把除最后一个字节之外的所有字节均复位成1,然后在具有一单个位是0状态的第一字节30中设置一新的格式,把最后一个字节复位到都为1,并且重复这一过程来表示。此过程以类似的方式连续直到每一字节中的每一存储单元或位都经历一个持续时间周期(即一个置位及一个复位)。
把字节称为第一字节,第二字节等等一直到最后一个字节是任意的,也就是说,置位和复位的字节序列的次序是可任意定的次序。事实上,只要第一和最后一个字节两者都相同,置位和复位次序甚至可以不同。同样地,哪一位在字节中是第一位,第二位等等设置成0也是任意的,只要是在整个旋转周期中完全一致,次序可以是任意的。在此计数方法的一个实际实施过程中,不论用软件程序还是硬件写入,计数中的置位和复位的次序都是可以在编码及设计阶段任意决定的。
旋转计数器中存储单元的数目N或位在实施中都是可以不同的,这取决于人们的希望持续时间周期的增强。诸存储单元应该分成大小相等的两组或多组(每组具有两个或多个存储单元)。在旋转循环中的序数的数目始终是2N。
虽然在上述的例子中,计数器的功能是通过在每一字节中把存储单元的0状态移位到1状态来实现的,但是如果给定一不同的术语约定,也可以叙述成在每一个字节中把存储单元从1状态移位到0状态。本发明的一个重要方面是每次计数只改变一个存储单元。本发明的另一个方面是使一个单元复位的步骤的实施可以通过把整个字节复位而对持续时间周期没有什么不良影响。本发明的另一个方面是在每一个序数的表示中,至少有一个字节在旋转中保持跟踪0状态位置。结果,由于在一个字节上的编程故障可以通过找出正确序列的字节并把该序列拷贝到故障字节上而得到改正。
此外,虽然在上述例子中是把第一组的位格式拷贝到每一别的组上的步骤顺序与复位这些组的步骤顺序分开的,一个例外是第一组上的一新的位格式建立在使最后一个组复位之前,但人们也可以建筑这样一个周期,其中,拷贝及复位是交叉的,即可以形成顺序,其中:建立在一第一组中第一位格式,此位格式被拷贝入第二组,第一组被复位,该位格式被拷贝入第三组,第二组被复位,等等,直到该格式拷贝到最后的组,最后组前面一个组被复位,在第一组中建立第二位格式,最后一个组被复位,拷贝和复位顺序用第二格式连续进行等等,直到旋转计数器中的每一位被置位及复位一次。在一组中的每一位格式的特点再次是只在该组的一位中或一个存储单元中是0。和前面一样,在这种组中的每一位从1改变到0及从0回到1每一周期中只有一次。
例如,在图3中,12个存储单元被组织成4个3位组40,42,44及46。第一序数再次用以下方式表示:在第一组40中的最右面的存储单元被置于0状态,而其余的存储单元处于1状态。第二和第三个序数用相继把第二组42中的最右面的存储单元置位然后把第二组中的所有单元复位。上述置位及复位格式对存储单元的第三组44及第四组46重复,每次置位/复位代表一新的序数。一旦在最后组(第四)46的最右面的存储单元被置位,接着对第三组中的所有单元进行复位,在此例子中,下一个序数8由对第一组中的第二存储单元进行置位来表示。此过程在这种交替置位及复位顺序中连续进行直到每一组中的每一存储单元都正确地通过一次持续循环为止。
在所有这些例子中,二进制子计数器像通常那样工作,但是因为它只跟踪较重要的计数位,它的持续时间周期扩大2n倍,其中n是旋转子计数器的位的大小。二进制子计数器只在每次它在旋转计数周期后才改变状态。任何已知计数方式,都可以用于二进制子计数器,除了通常的二进制计数器之外,其他计数器如Gray码计数器,二-十进制编码计数器,线性反馈移位寄存计数器及其他计数器也可以使用。
上述数字计数器非常适合于在保密芯片中用作密码处理组件。这种密码系统要求给每一项交易以一单值的标记以防止种种欺骗行为(其中老的信息被欺骗性地重新使用)。本发明的非易失性数字计数器可以用于标记每次保密交易。例如,实施一系统,该系统需要提供在七年内无间断地每秒一次的计数。该计数器可以计数220万次左右(或低于228万次)。假定所有的非易失性存储器具有持续时间周期达到100000次编程循环,那么要用跟踪最高为100000持续时间周期的一16位二进制子计数器及一具有1100位旋转子计数器以表示2200序数。为了使用字节式存储系统实施这种计数器,旋转子计数器需要138字节的非易失性存储器。这些类型的单调计数器在密码系统中当然还有其他用途,例如它们可以用来限制使用一给定资源的交易的数目,也可以用于为种种算法形成单值的初始矢量流。
Claims (16)
1.一种使用数字计数器进行计数的方法,该计数器使用非易失性存储器作为存储单元,每一所述单元可存储一第一状态或一第二状态,该方法包括下列步骤:
a)把存储单元组织成两组,一较高有效位组,以MSG表示,具有J个存储单元,用作计数器,以及一较低有效位组,以LSG表示,具有K个存储单元,用作一旋转计数器,其中J是任何大于1的整数,K是任何大于3的整数;
b)把LSG组织成L个子组,每个子组中有M个存储单元,其中M是大于1的任何整数,M*L等于K,其中每个LSG子组中的每一存储单元都处于第一状态;
c)通过把一第一LSG子组中的一第一存储单元设置成一第二状态来表示一第一序数;
d)通过相继把每一余下的LSG子组中的第一存储单元设置成第二状态来表示随后一组的序数;
e)通过相继把第一LSG子组的第一存储单元复位到第一状态,然后连续把所有其余的LSG子组复位但第L个LBG子组除外来表示下一组序数;
f)通过顺序地把第一LBG组中的一第二位设置成一第二状态,然后把在第L个LBG子组中的第一存储单元复位到第一状态来表示下面两个序数;
g)通过对每一LBG子组中的特定存储单元重复上述置位和复位格式直到每一LBG组中的每一存储单元都确实置位和复位一次以表示随后的序数;以及
h)在MSG计数器中增加一次计数而LSG旋转计数器再开始,即从第一序数开始如上述步骤C中所述的操作。
2.如权利要求1所述的方法,其特征在于,M等于8的倍数。
3.如权利要求1所述的方法,其特征在于,把第一LBG子组的第二位置位于第二状态的步骤是在使第一字节复位之后但在使最后一个字节复位之前进行的。
4.如权利要求1所述的方法,其特征在于,所述的最大计数是指当LSG子组中的每一个存储单元都经历许多次置位-复位循环而达到,所述一次置位-复位循环等于所使用的非易失性存储器的一个持续时间周期。
5.如权利要求4所述的计数方法,其特征在于,J的值足够大到可以允许二进制计数达到持续时间周期的极限值。
6.如权利要求1所述的计数方法,其特征在于,非易失性存储器可以允许把单个存储单元从第一状态设置到第二状态,但是复位只能是整个子组一起复位。
7.如权利要求1所述的计数方法,其特征在于,该计数方法以在软件程序编码。
8.如权利要求1所述的计数方法,其特征在于,该计数方法是用逻辑硬件实施。
9.一种使用以非易失性存储器作为存储单元的数字计数器进行计数的方法,每个存储单元可以存储一第一状态或一第二状态,该计数方法包括以下步骤:
a)把存储单元组织成两组:一较高有效位组,以MSG表示,它具有作为计数器的J个存储单元,以及一个较低有效位组,以LSG表示,它具有用作旋转计数器的K个存储单元,其中J是大于1的任何整数,K是大于3的任何整数;
b)把LSG组织成L个子组,每一子组中有M个存储单元,其中M是大于1的任何整数,M*L等于K,其中每一个LSG子组中的每一个存储单元处于第一状态;
c)通过把在第一LSG子组中的第一存储单元设置成一第二状态来表示一第一序数;
d)通过相继把下一子组中的第一存储单元设置成一第二状态,随后把前面子组中的所有存储单元复位到第一状态来表示后继的序数;
e)一旦在最后组的一第一存储单元被置位于一第二状态,并且把第二个到最后一个组中的各存储单元复位,通过相继把第一组中的第二存储单元设置成一第二状态,并把最后一组中的所有存储单元都复位来表示后面两个序数:
f)通过重复对每个LBG子组中的一存储单元进行上述置位和复位格式直到每个LBG组中的每一个存储单元都确切地被置位和复位一次为止,来表示随后的序数;
g)对MSG二进制计数器增加一次计数,同时LSG旋转计数器重新启动,即从第一序数开始执行如步骤c所述的操作。
10.如权利要求9所述的计数方法,其特征在于,M等于8的倍数。
11.如权利要求9所述的计数方法,其特征在于,把第一LBG子组中的第二位置位到第二状态是在复位第一字节的步骤之后但在复位最后一个字节之前进行。
12.如权利要求9所述的计数方法,其特征在于,所述的最大计数是指当LSG子组中的每一个存储单元都经历多次置位一复位循环而达到,所述一次置位-复位循环等于使用的非易失性存储器的一个持续时间周期。
13.如权利要求12所述的计数方法,其特征在于,J的值足够大以允许二进制计数达到持续时间周期的极限值。
14.如权利要求9所述的计数方法,其特征在于,非易失性存储器可以允许将一个单个存储单元从第一状态设置成第二状态,但是复位只能是整个子组作为一个单位一起复位。
15.如权利要求9所述的计数方法,其特征在于,计数方法是以软件程序编程。
16.如权利要求9所述的计数方法,其特征在于,该计数方法是用逻辑硬件实施。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/348,782 US6792065B2 (en) | 2003-01-21 | 2003-01-21 | Method for counting beyond endurance limitations of non-volatile memories |
US10/348,782 | 2003-01-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1754180A true CN1754180A (zh) | 2006-03-29 |
CN1322469C CN1322469C (zh) | 2007-06-20 |
Family
ID=32712624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801098929A Expired - Fee Related CN1322469C (zh) | 2003-01-21 | 2003-12-16 | 非易失性存储器的超持续时间极限计数的方法 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6792065B2 (zh) |
EP (1) | EP1588320B1 (zh) |
JP (1) | JP2006513507A (zh) |
KR (1) | KR20050096947A (zh) |
CN (1) | CN1322469C (zh) |
AU (1) | AU2003300961A1 (zh) |
CA (1) | CA2513734A1 (zh) |
DE (1) | DE60313807T2 (zh) |
NO (1) | NO20053908L (zh) |
TW (1) | TW200414024A (zh) |
WO (1) | WO2004068273A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101339807B (zh) * | 2007-07-02 | 2010-09-15 | 晶豪科技股份有限公司 | 非易失性半导体存储器的编程方法及其电路 |
CN105718381A (zh) * | 2014-12-22 | 2016-06-29 | 三星电子株式会社 | 存储设备、非易失性存储器以及操作其的方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7551706B2 (en) * | 2004-12-03 | 2009-06-23 | Kyocera Mita Corporation | Counter device and counting method |
US20070150644A1 (en) * | 2005-12-28 | 2007-06-28 | Yosi Pinto | System for writing non-volatile memories for increased endurance |
WO2007076492A2 (en) * | 2005-12-28 | 2007-07-05 | Sandisk Corporation | Methods and systems for writing non-volatile memories for increased endurance |
DE102007024410B4 (de) * | 2007-05-25 | 2009-04-23 | Siemens Ag | Verfahren zum Betreiben eines Zählers und Zähler-Schaltungsanordnung |
US7573969B2 (en) | 2007-09-27 | 2009-08-11 | Sandisk Il Ltd. | Counter using shift for enhanced endurance |
US7526059B1 (en) | 2007-12-27 | 2009-04-28 | Sandisk Il Ltd. | Balanced Grey code utilization to increase NVM endurance |
JP5200688B2 (ja) * | 2008-06-19 | 2013-06-05 | コニカミノルタビジネステクノロジーズ株式会社 | カウントデータ記録装置、および、カウントデータ記録方法 |
US20110103540A1 (en) * | 2009-10-29 | 2011-05-05 | Wassermann Gary M | Multiple base counter representation |
US8189732B1 (en) * | 2010-11-17 | 2012-05-29 | Atmel Corporation | Non-volatile memory counter |
US8761332B2 (en) * | 2012-09-24 | 2014-06-24 | Texas Instruments Incorporated | Dynamic prescaling counters |
US9030883B2 (en) * | 2013-07-16 | 2015-05-12 | Freescale Semiconductor, Inc. | Adaptive erase recovery for non-volatile memory (NVM) systems |
US10585610B1 (en) * | 2016-09-30 | 2020-03-10 | EMC IP Holding Company LLC | Locking data structures with locking structures in flash memory by setting bits in the locking structures |
JP2019057172A (ja) * | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
US10810060B2 (en) * | 2017-10-26 | 2020-10-20 | SK Hynix Inc. | Event management for embedded systems |
US11056192B2 (en) * | 2018-12-21 | 2021-07-06 | Micron Technology, Inc. | Monotonic counters in memories |
US11579784B2 (en) | 2019-11-27 | 2023-02-14 | Micron Technology, Inc. | Refresh counters in a memory system |
US11567691B2 (en) * | 2020-01-22 | 2023-01-31 | Infineon Technologies LLC | Continuous monotonic counter for memory devices |
FR3120760B1 (fr) | 2021-03-15 | 2023-03-03 | Proton World Int Nv | Compteur Monotone |
FR3120759B1 (fr) | 2021-03-15 | 2023-02-17 | Proton World Int Nv | Compteur monotone |
US11901899B2 (en) | 2021-04-26 | 2024-02-13 | Winbond Electronics Corp. | Monotonic counter memory system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4947410A (en) | 1989-02-23 | 1990-08-07 | General Motors Corporation | Method and apparatus for counting with a nonvolatile memory |
US6084935A (en) | 1998-08-13 | 2000-07-04 | Microchip Technology Incorporated | Binary counter and method for counting to extend lifetime of storage cells |
US6249562B1 (en) * | 1999-08-23 | 2001-06-19 | Intel Corporation | Method and system for implementing a digit counter optimized for flash memory |
-
2003
- 2003-01-21 US US10/348,782 patent/US6792065B2/en not_active Expired - Lifetime
- 2003-12-16 KR KR1020057013506A patent/KR20050096947A/ko not_active Application Discontinuation
- 2003-12-16 WO PCT/US2003/040000 patent/WO2004068273A2/en active IP Right Grant
- 2003-12-16 CA CA002513734A patent/CA2513734A1/en not_active Abandoned
- 2003-12-16 CN CNB2003801098929A patent/CN1322469C/zh not_active Expired - Fee Related
- 2003-12-16 AU AU2003300961A patent/AU2003300961A1/en not_active Abandoned
- 2003-12-16 JP JP2004567428A patent/JP2006513507A/ja not_active Withdrawn
- 2003-12-16 EP EP03815650A patent/EP1588320B1/en not_active Expired - Lifetime
- 2003-12-16 DE DE60313807T patent/DE60313807T2/de not_active Expired - Lifetime
-
2004
- 2004-01-05 TW TW093100123A patent/TW200414024A/zh unknown
-
2005
- 2005-08-22 NO NO20053908A patent/NO20053908L/no not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101339807B (zh) * | 2007-07-02 | 2010-09-15 | 晶豪科技股份有限公司 | 非易失性半导体存储器的编程方法及其电路 |
CN105718381A (zh) * | 2014-12-22 | 2016-06-29 | 三星电子株式会社 | 存储设备、非易失性存储器以及操作其的方法 |
CN105718381B (zh) * | 2014-12-22 | 2020-11-10 | 三星电子株式会社 | 存储设备、非易失性存储器以及操作其的方法 |
Also Published As
Publication number | Publication date |
---|---|
CA2513734A1 (en) | 2004-08-12 |
US20040141580A1 (en) | 2004-07-22 |
JP2006513507A (ja) | 2006-04-20 |
WO2004068273A2 (en) | 2004-08-12 |
EP1588320A4 (en) | 2006-03-29 |
CN1322469C (zh) | 2007-06-20 |
EP1588320B1 (en) | 2007-05-09 |
AU2003300961A8 (en) | 2004-08-23 |
WO2004068273A3 (en) | 2004-12-09 |
TW200414024A (en) | 2004-08-01 |
DE60313807T2 (de) | 2008-01-24 |
NO20053908L (no) | 2005-10-20 |
EP1588320A2 (en) | 2005-10-26 |
AU2003300961A1 (en) | 2004-08-23 |
DE60313807D1 (de) | 2007-06-21 |
US6792065B2 (en) | 2004-09-14 |
NO20053908D0 (no) | 2005-08-22 |
KR20050096947A (ko) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1322469C (zh) | 非易失性存储器的超持续时间极限计数的方法 | |
Greenan et al. | Flat XOR-based erasure codes in storage systems: Constructions, efficient recovery, and tradeoffs | |
CN101999116B (zh) | 通过交叉页面扇区、多页面编码以及每一页面编码将数据存储在多级单元闪速存储器装置中的方法和设备 | |
US8677208B2 (en) | Generating a parallel recovery plan for a data storage system | |
CN101501779B (zh) | 具有自适应容量的存储设备 | |
US6794997B2 (en) | Extending non-volatile memory endurance using data encoding | |
CN101573761A (zh) | 具有可变读取阈值的非易失性存储器 | |
CN105808170B (zh) | 一种能够修复单磁盘错误的raid6编码方法 | |
US9680651B2 (en) | Secure data shredding in an imperfect data storage device | |
CN105353974B (zh) | 一种适用于磁盘阵列及分布式存储系统的二容错编码方法 | |
CN102693759A (zh) | 用于多级单元(mlc)存储单元的非顺序编码方案 | |
CN109358980A (zh) | 一种对数据更新和单磁盘错误修复友好的raid6编码方法 | |
CN1628356B (zh) | 降低聚合物存储器中写干扰的影响 | |
CN109753377A (zh) | 极化码解码装置和方法 | |
CN112148520A (zh) | 用于数据存储装置的二维可缩放通用存储格式 | |
WO2007076492A2 (en) | Methods and systems for writing non-volatile memories for increased endurance | |
US20050086440A1 (en) | Method and system for enhancing the endurance of memory cells | |
CN102929806B (zh) | 适用于存储装置的编码操作的进度记录方法和恢复方法 | |
CN108628697A (zh) | 一种基于二进制的节点修复方法及系统 | |
AT&T | ||
Jiang et al. | Data representation for flash memories | |
CN115993941B (zh) | 分布式数据存储纠错方法及系统 | |
CN104246709B (zh) | 用于存储器装置的错误保护 | |
Liang et al. | An Endurance-aware RAID-6 Code with Low Computational Complexity and Write Overhead | |
CN113393884A (zh) | 组合qlc编程方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: American California Patentee after: Atmel Corp. Address before: American California Patentee before: Atmel Corporation |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070620 Termination date: 20100118 |