CN1750453A - 实现网时钟不同步的多个e1业务传输的方法及系统 - Google Patents

Abstract

本发明涉及一种实现网时钟不同步的多个E1业务传输的方法，包括：进行定时单元和帧格式的定义；选取用于DOCSIS协议的全局时钟，将同步帧中的时标计数器的计数时钟选择为固定的一路E1的网络时钟，通过下行链路定时发送同步帧完成整个系统的同步，实现兼容网时钟同步的几路E1传输；采用E1时钟传递技术，在无线接入系统的同步帧中存储网时钟信息，利用同步帧传递网时钟信息；在无线接入系统的端站侧采用时钟恢复技术，完成端站的本地时钟与所述网时钟的同步，从而实现网时钟的全网同步；根据所述全网同步的网时钟进行E1数据处理，完成E1业务传输。本发明解决了基于DOCSIS协议的多个网时钟独立的E1传输的问题。

Description

实现网时钟不同步的多个E1业务传输的方法及系统

技术领域

本发明涉及一种在DOCSIS协议下实现网时钟不同步的多个E1业务传输的方法及系统，特别是涉及在宽带无线接入系统中实现E1传输的方法及系统。

背景技术

DOCSIS协议(有线电缆数据服务传输规范，Data-Over-Cable ServiceInterface Specifications)是对在混合光纤/同轴网络上进行双向IP数据传输的用户侧设备-电缆调制解调器(CM)进行的规范。DOCSIS协议本身不支持实时电路业务的传输。DOCSIS协议规定：下行方向采用MPEG作为MAC帧的汇聚层，以一定的MPEG周期完成MAC帧的传输。MPEG帧周期由符号速率及调试方式决定。如符号速率为2.56Mbps，调制方式为16QAM的MPEG帧的发送周期为159.375us。MPEG帧格式如下：

帧头(5个字节)

MAC帧(最大183字节)

前向纠错(16字节)

空中数据传输速率为符号速率×1个符号对应的bit数，如符号速率为2.56Mbps，调制方式为16QAM的空中数据传输速率为10.24Mbps。空中数据在物理层上的发送时钟采用的是调制器提供的时钟。

另E1帧周期为125us，E1码速率为2.048Mbps，E1接口收发时钟是采用与网络侧同步的时钟，这种空中传输速率与E1码速率不匹配以及空中发送时钟与E1接口时钟的不同步问题会造成E1业务传输时出现帧丢失。一般可采用润帧的方式可以实现时钟的匹配，即在一个MPEG帧中有时传一个E1帧，有时传两个E1帧的方式实现速率匹配。但这种方式的一个缺陷就是由于受到MPEG帧中最大可传输的字节个数的限制(最大183字节)，能提供E1业务的路数受到了限制，最大只能传输两路E1，这样对空中带宽造成了很大的浪费。另在时钟匹配过程设计中需考虑宽带无线接入系统对单向E1传输的延时不大于5ms要求。

上行方向：DOCSIS协议规定采用TDMA(时分多址)的方式进行上行业务的发送。TDMA机制的发送时机的控制时钟是为DOCSIS系统时钟，带宽分配的微时隙的基准时钟也是DOCSIS系统时钟，由于上行E1的时钟与DOCSIS时钟不同源，使得在业务发送时刻到来时E1帧不能保证其帧结构的完整性，如果采用此不完帧的E1帧进行传输，会出现E1帧的滑码，或者出现上行E1传输延时过大的问题，延时不满足宽带无线接入系统单向延时小于5ms的要求。

发明内容

本发明所要解决的技术问题在于提供一种实现网时钟不同步的多个E1业务传输的方法及系统，解决现有技术不能基于DOCSIS协议实现多个网时钟独立的E1传输的问题。

为了实现上述目的，本发明提供了一种实现网时钟不同步的多个E1业务传输的方法，用于可实现基于DOCSIS协议的E1业务传输的无线接入系统，其特点在于，包括如下步骤：步骤一，进行无线接入系统用于DOCSIS协议的定时单元和帧格式的定义；步骤二，选取无线接入系统用于DOCSIS协议的全局时钟，将所述无线接入系统的同步帧中的时标计数器的计数时钟选择为固定的一路E1的网络时钟，通过下行链路定时发送同步帧完成整个系统的同步，从而可以实现兼容网时钟同步的几路E1传输；步骤三，采用E1时钟传递技术，在所述无线接入系统的同步帧中存储网时钟信息，从而利用同步帧传递网时钟信息；在所述无线接入系统的端站侧采用时钟恢复技术，完成端站的本地时钟与所述网时钟的同步，从而实现网时钟的全网同步；步骤四，根据所述全网同步的网时钟进行E1数据处理，完成E1业务传输。

上述的方法，其特点在于，所述步骤一中进一步包括：步骤A，定义上行发送的定时单元为微时隙，所述微时隙同所述同步帧中的时标计数器同步；步骤B，定义下行MPEG的帧格式，标记MPEG帧中E1数据的总长度；步骤C，定义下行E1帧格式，在下行E1帧中包括E1长度域和E1端口号；步骤D，定义上行E1帧格式，在上行E1帧中包括同步标记和同步校验。

上述的方法，其特点在于，所述步骤四中进一步包括：步骤a，进行上行E1业务的发送时机在上行信道带宽映射MAP中的分配，以整个MAP为基准，使MAP周期为E1发送周期的整数倍，E1带宽在MAP中采用固定分配带宽的方式周期性发送E1数据；步骤b，进行E1数据下行预成帧处理，以MPEG帧周期作为空中帧数据的处理周期，根据预测的下一个MPEG帧中可以用来存储E1的字节数，读取E1接口的数据，分别读取几路E1的数据并成帧，封装为MPEG帧，在调制时钟的控制下完成数据的发送；步骤c，进行端站下行E1数据接收处理，根据所述MEPG帧格式及E1帧格式中下行E1数据在MPEG帧中的位置和长度，由所述系统的拆帧模块把所有E1数据以及相关信息全部拆离到一个存储器中，然后进行所述系统的各个E1口数据的提取及发送；步骤d，进行端站上行发送处理完成上行E1数据的成帧及发送；步骤e，进行基站E1接收处理完成上行E1数据的拆帧及发送。

上述的方法，其特点在于，所述步骤a中还包括，在每个MAP周期中，固定一段带宽区域专用于传输E1，MAP中业务带宽的分配以微时隙边界为起终点。

上述的方法，其特点在于，所述步骤c中还包括，当所述存储器的缓冲区写满10个E1帧才启动发送信号，由所述系统的发送电路从缓冲区读取并行数据，然后进行并串转换，根据E1接口的时序，把串行数据发送到E1端口上。

上述的方法，其特点在于，所述步骤三中，通过对同步帧进行改造，在同步帧中增加一组字节来存储所述网时钟信息。

上述的方法，其特点在于，所述步骤三中，所述端站侧是利用四路独立的锁相环，完成端站的本地时钟与所述网时钟的同步。

上述的方法，其特点在于，所述上行发送处理包括一个上行突发帧号产生流程，包括：定义一帧号计数器，用来记录端站发送的E1帧的帧号，端站复位时帧号计数器置零，根据E1的帧周期信号进行帧计数器的加一过程，并且帧计数器加一后进行存储器的乒乓结构的切换，帧计数器超出31后重新置零。

上述的方法，其特点在于，所述上行发送处理包括一个上行发送地址产生流程，包括：利用P_valid变量记录当前的读地址，利用P_tail变量记录当突发时刻到达时的E1突发包存储器的开始写地址，利用P_head变量记录E1突发包存储器的开始读地址；根据第一个E1发送时刻是否到来确定三个变量的转换关系：当第一个E1发送时刻到来时，三个变量的转换关系是P_head＜＝P_valid，P_tail＜＝P_valid；当后续E1发送时刻到来时，三个变量的转换关系是P_head＜＝P_tail，P_tail＜＝P_valid；E1突发包的发送长度为：E1_length＝P_tail[9:0]-P_head[9:0]；E1帧头的信息为：第一个E1数据字节对应的时隙号＝P_head[14:10]，第一个E1数据对应的帧号＝P_head[9:5]；对E1突发包存储器的读地址为L2_readaddr＝基地址+P_head。

上述的方法，其特点在于，还包括上行突发E1的接收过程中根据时隙表来计算字节地址的实现流程，包括：当E1突发包到达时，根据基站存储的突发包的对应的端站号及E1端口标识，从时隙表中提取32bit的时隙；突发包帧头中的时隙号定位第一个时隙，此时隙号即为帧内的第一个写地址，下一个字节数据的帧内写地址根据时隙表中下一个号对应为一个位置号；当32位的时隙表搜索一次后，如果突发数据没有结束，再根据时隙表进行下一32字节的E1帧对应字节写地址，直到突发数据结束。

为了更好的实现本发明的目的，本发明还提供了一种实现网时钟不同步的多个E1业务传输的无线接入系统，用于进行符合DOCSIS协议的E1业务的传输，其特点在于，包括信号连接的基站侧和端站侧；所述基站侧和端站侧分别包括相连接的微处理器和现场可编程门阵列；所述微处理器用于进行所述系统的E1时隙表的配置及MAP的生成；所述现场可编程门阵列用于选取所述系统全局时钟，兼容网时钟同步的几路E1传输，还利用E1时钟传递技术和时钟恢复技术实现网时钟的全网同步，并且根据所述全网同步的网时钟进行E1数据处理，及发送控制，完成E1业务传输。

上述的实现网时钟不同步的多个E1业务传输的无线接入系统，其特点在于，所述基站侧的现场可编程门阵列进一步包括：下行时隙表模块、上行时隙表模块、上行突发包到达参数模块，上行E1接收控制电路、下行成帧电路、时钟传递及时标产生电路和E1接口电路；所述基站的微处理器分别连接所述下行时隙表模块、上行时隙表模块和上行突发包到达参数模块，所述上行E1接收控制电路连接所述上行时隙表模块和上行突发包到达参数模块；所述下行时隙表模块连接所述下行成帧电路；所述时钟传递及时标产生电路连接所述上行E1接收控制电路和E1接口电路。

上述的实现网时钟不同步的多个E1业务传输的无线接入系统，其特点在于，所述端站侧的现场可编程门阵列进一步包括：下行时隙表模块、上行时隙表模块、上行突发包到达参数模块，上行E1发送控制电路、下行拆帧电路、时钟恢复及时钟同步电路和E1接口电路；所述端站的微处理器分别连接所述下行时隙表模块、上行时隙表模块和上行突发包到达参数模块，所述上行E1发送控制电路连接所述上行时隙表模块和上行突发包到达参数模块；所述下行时隙表模块连接所述下行拆帧电路；所述时钟恢复及时钟同步电路连接所述上行E1发送控制电路和E1接口电路。

本发明的技术效果在于：

本发明很好地解决了基于DOCSIS协议实现多个网时钟独立的E1传输的问题。解决了E1时钟与空中传输时钟的匹配问题，在满足无线宽带接入系统对E1单向延时要求下实现了E1业务的可靠传输。

附图说明

图1为宽带接入系统框图；

图2为下行E1发送处理框图；

图3为下行E1接收端处理框图；

图4为上行E1发送结构框图；

图5为上行E1接收总体的系统逻辑层次图；

图6为上行突发帧号产生流程；

图7为上行突发包存储器读写地址产生流程；

图8为上行突发E1接收的算法实现流程；

图9为系统实现框图；

图10为本发明的步骤流程图。

具体实施方式

图10为本发明的步骤流程图；本发明一种实现网时钟不同步的多个E1业务传输的方法，用于基于DOCSIS协议的系统，如图所示，包括如下步骤：

步骤100，进行DOCSIS系统的定时单元和帧格式的定义；

步骤200，选取DOCSIS系统全局时钟，将所述DOCSIS系统的同步帧中的时标计数器的计数时钟选择为固定的一路E1的网络时钟，通过下行链路定时发送同步帧完成整个系统的同步，从而可以兼容网时钟同步的几路E1传输的实现；

步骤300，采用E1时钟传递技术，在同步帧中存储网时钟信息，从而利用同步帧传递网时钟信息；在DOCSIS系统的端站侧采用时钟恢复技术，完成端站的本地时钟与所述网时钟的同步，从而实现网时钟的全网同步；

步骤400，根据所述全网同步的网时钟进行E1数据处理，完成E1业务传输。

以下用详细步骤进一步说明本发明的方法，包括：

第一步：定时单元定义

在DOCSIS协议中上行发送的定时单元为微时隙，微时隙与时标计数器的对应关系要求微时隙必须同SYNC帧中的时标计数器同步。定义一个tick为64个8.192Mhz的时钟，定义一个微时隙为256个8.192Mhz的时钟。即32位的时标计数器的高24位与24位的微时隙计数器同步，故一个微时隙的时间为31.25us。

第二步：下行MPEG的帧格式定义

为了实现下行E1的传输我们对DOCSIS协议提供的MEPG帧进行扩展修改。修改后的帧格式如下：MPEG帧由188字节的有效数据和16字节编码字节组成其中，188个由效字节的定义字为：

47H

信息码

E1长度

MAC1地址(1字节)

MAC2地址(1字节)

MAC3地址(1字节)

SYNC数据(如果有)

E1数据(如果有)

MAC数据

第一个byte为固定码47H；

信息码：

时隙切换标志(2bit)

有无SYNC标志(2bit)

空闲(1bit)

有无MAP标志(1bit)

有无管理标志(1bit)

有无IP标志(1bit)

MAC1地址表示第一个MAC帧(不包括MAP帧)所在MPEG帧的起始位置；

MAC2地址表示第二个MAC帧(不包括MAP帧)所在MPEG帧的起始位置；

MAC3地址表示第三个MAC帧(不包括MAP帧)所在MPEG帧的起始位置；

MAC表示当前MPEG帧中的所有种类的MAC数据；

E1长度：本MPEG帧中E1数据的总长度。

第三步：下行E1帧格式定义

                E1帧结构定义表

E1长度域

E1端口号/第一字节对应的时隙号

E1有效载荷

E1长度域(1字节)：此长度域表示在125us发送时刻到达时，接收到的一路E1数据的总的长度(以字节为单位)，用此长度域作为E1数据的指针定位标志。

E1端口号/第一字节对应的时隙号：一个字节，高三位对应端口号：取值范围1-4表示对应E1数据来自基站侧多个E1口的哪个E1端口。低五位表示本E1包开始隙号：取值范围为0-31。

有效载荷：在125us内的有效载荷基础上增加两个字节的速率匹配字节：有效载荷最大字节数为32+2＝34。

第四步：上行E1帧结构定义

为了实现上行空中时钟与E1时钟匹配处理，实现E1数据在E1端口收发的连续性，定义如下的帧结构：

首字节的帧号

首字节的时隙号

同步标记

同步校验

E1有效载荷

首字节的帧号5bit：表示在空中传输中2ms内E1帧中有效E1数据的第一个字节对用的帧号；

首字节的时隙号5bit：表示在空中传输中2ms内E1帧中有效E1数据的第一个字节对用的时隙号；

同步标记6bit：在基站侧接收到E1包写入基站侧的E1接收存储器时，为了避免写地址与读地址的冲突，在突发包中增加一突发标志，基站根据这个标记，确定基站E1存储器的写起始地址。当端站启动或时隙表更新时，基站根据收到的此同步字节进行一次写地址同步操作。为了防止在无线传输过程中标志的发生错误，采用连续发送标志位(如连续发送64次)，和增加校验标志的方式实现。

同步校验8bit：同步校验是为了防止包头传错而错误地收到同步标记

考虑时钟异步的补偿E1有效载荷为3+16*N+2＝5+16*N

MAP对E1的主动提供的最大带宽按如下3+16*N+2＝5+16*N的有效数据进行带宽分配，其中N为配置的时隙数。

第五步：DOCSIS系统全局时钟参考的选取

在DOCSIS协议中，全局时钟的参考是通过下行链路定时发送SYSC(同步)帧完成整个系统的同步。其中SYNC帧包括有一32位的时标计数器。系统的同步时钟是通过时标计数器来同步。在DOCSIS协议中SYNC时标计数器的计数时钟为10.24Mhz，在扩展E1业务下选择时标计数器的计数时钟为固定的一路E1的网络时钟8.192Mhz。选用此时钟作为参考，可以兼容网时钟同步的几路E1传输的实现。

第六步：实现网时钟的全网同步

为了实现E1时钟的全网同步，采用了E1时钟传递技术，通过对SYNC帧进行改造，在SYNC中增加一组字节(每路提供三个字节)用于存储网时钟信息，利用SYNC传递网时钟信息，在端站侧采用时钟恢复技术，恢复出每一路E1的网时钟，在端站侧利用四路独立的锁相环，完成端站E1本地时钟与传下来的网时钟的同步。

第七步：E1业务发送时机在MAP中的分配。

本系统中E1业务的上行分配是以整个MAP为基准的，为了实现简单，我们定义MAP周期为E1发送周期的整数倍。E1带宽在MAP中采用固定分配带宽的方式周期性发送E1数据。如定义MAP周期为8ms，E1周期为2ms，E1的上行带宽分配采用固定带宽分配的方式。即在每个MAP周期中，固定一段时间用于传输E1，其他业务不能占用此带宽区域，MAP中业务带宽的分配以微时隙边界为起终点。

第八步：E1数据下行预成帧处理

此步骤实现E1接收来的数据的接收功能，并完成与下行空中时钟的匹配功能。实现框图见图1。在基站侧以MPEG帧成帧时钟(如10.24Mhz)为基准产生125us周期的读E1信号，根据此信号读取E1接口来的数据，此时读到的第一个字节就是一个E1帧的开始，并存储当前的时隙号及当前的E1数据长度，此周期信号同时控制对E1接口存储器进行乒乓切换。在预成帧过程中，以MPEG帧周期作为空中帧数据的处理周期，根据预测的下一个MPEG帧中可以用来存储E1的字节数，读取E1接口的数据。分别读取几路E1的数据并成帧，封装为MPEG帧，在调制时钟的控制下完成数据的发送。

第九步：端站下行E1数据接收处理

根据前面定义的MEPG帧格式及E1帧格式规定，下行E1数据在MPEG帧中有固定的位置，在帧头中有该MPEG中E1数据的长度，这个长度表示该MPEG帧中所有E1数据净荷长度和它们的各自帧头开销。MPEG拆帧模块根据这个长度把所有E1数据以及相关信息全部拆离到一个存储器中，然后开始各个E1口数据的提取及发送。

处理过程为：首先初始化E1发送存储器的地址，读取放在双口RAM起始地址的某一个端口E1的长度，然后读取端口号和第一个字节的时隙号，根据端口号，及端口映射表判断是不是本端站的数据，如果是，就根据刚读取的端口的E1长度，配合AU侧的时隙分配表和SU的时隙映射表，把该端口的E1数据读出并写入发送缓冲区。读完以后，在判断下面的数据是不是该端站的数据，如果是，用同样的方法操作，如果不是，就根据当时读取的端口E1长度更新读地址，指向下一个端口数据信息，然后在进行判断，一直操作到该MPEG帧所带的E1数据全部结束为止。

为了保证发送数据的连续性，我们在写缓冲区时写满10个E1帧才启动发送信号，发送电路从发送缓冲区读取并行数据，然后进行并串转换，根据E1的接口时序，把串行数据发送到E1端口上，完成发送任务。

第十步：端站上行发送处理

根据图4的处理完成上行E1数据的成帧及发送。

第十一步：基站E1接收处理

根据图4的处理完成上行E1数据的拆帧及发送。

以下对本发明步骤中的具体细节进行说明。

图1为宽带接入系统框图，在该系统10中，来自网络侧的几路E1业务11的网时钟不同步，系统的基站12中，下行方向处理从网络侧来的E1数据的接收及成帧发送；上行方向处理从无线接收到E1突发帧的接收处理及E1数据的发送控制。并完成DOCSIS协议的空中传输控制。

在系统的端站13、14中，下行方向处理从基站12侧发来的帧的处理，完成E1数据的提取及发送；上行方向处理从下端网络来的E1数据的接收及突发成帧与突发发送控制。同时完成DOCSIS协议的空中传输控制。来自网络侧的几路E1业务15、16的时钟可不同步，但需与基站侧的对应E1口从网络侧来的时钟同步。

图2为下行E1发送处理框图，其中的模块21根据E1接口时序完成E1串行数据的串并转换，E1存储器22，一共开4块64字节的存储块，用于存储串并转换后的E1数据。与10.24Mh的时钟为基准进行的8K信号产生器23发出8k信号，8k信号提供给串并转换写入E1存储器中的存储块切换控制，每来一个8K信号，存储块切换一下，串并转换后的E1数据就从新的存储块开始写入。E1成帧控制24，根据MPEG帧同步信号，及MPEG留给E1数据的有效带宽，读取存储器22中的数据(每一路读取存储器中的一块数据)，并根据本存储块中的第一字节对应的时隙，进行E1帧的封装。写入存储器25中，在存储器25中进行MPEG帧的封装，通过并串转换模块26完成基站侧数据的发送。

图3为下行E1接收端处理框图，图中拆帧模块31完成基站发下来的串行数据的串并转换，并根据MPEG中E1长度域标记把E1数据帧中的数据拆离出来写入存储器32中，存储器32中存储了多路E1的数据。读写控制逻辑33根据端站存储的时隙表，并根据E1帧中的端口号及时隙号，把32中的E1数据分拆到不同的E1端口存储器34中，考虑E1帧的连续性，存储器34可存储10个E1帧的空间。当第一组10个E1帧满时发送接口35开始读取E1数据进行并串转换完成数据的发送。

图4为上行E1发送结构框图，图中串并转换模块41完成E1接口来的串行数据的串并转换并根据时隙表把有效的时隙的数据提取出来并根据时隙交叉表把数据交叉到与基站时隙表47相对应，存储在存储器42中，存储器42是一个2×32byte的存储器，乒乓结构存储接收来的E1数据，读写控制逻辑43根据E1发送到达时刻进行读写地址控制，E1数据写入E1发送存储器44，(存储器44为1024字节的FIFO结构)，并记录当前E1发送器中存储数据的起始帧号，时隙号，在相邻两个E1发送时机之间E1业务存储器中的E1数据总长度，读写地址信息。成帧模块45从帧头信息及读写地址模块48中和存储器44中读取帧头信息及有效数据完成E1突发包的成帧封装，通过并串转换模块46并串转换完成E1数据的突发发送。

图5为上行E1接收总体的系统逻辑层次图，图中串并转换模块51完成空中来的串行数据的串并转换，解析模块52完成上行突发包帧E1帧头解析。

从E1帧的包头中提取出E1突发包的帧头信息。计算模块53根据时隙表58及帧头中的帧号及时隙号，计算出E1存储器的写入地址，根据基站存储E1突发包对应的端口信息59，通过分路操作模块54对E1数据进行分路，数据分别存储在相应的E1存储器中55中，存储器55为1024字节的存储器(32×32个字节存储块)，模块56为2×32字节的存储器构成乒乓结构，根据E1帧周期进行乒乓的切换，完成从存储器55中数据的读取，并同步并串转换完成E1数据的发送。

图6为上行突发帧号产生流程，此部分主要完成上行突发包的帧头的生成，突发包存储器的读写地址产生机制。

主要内容为：定义一帧号计数器，用来记录端站发送的125us的E1帧的帧号，端站复位时帧号计数器置零。根据E1的帧周期信号进行帧计数器的加一过程，帧计数器的最大值为31。

具体步骤包括：

步骤61：系统复位，帧号计数器置0；

步骤62：判断E1的8K信号是否到达，是则执行步骤63，否则返回步骤62；

步骤63：帧号加1；

步骤64：存储器乒乓结构切换；

步骤65：判断帧号是否大于31，是则执行步骤66，否则返回步骤62；

步骤66：帧计数器置0。

图7是上行突发包存储器读写地址产生流程

步骤71：定义指针变量进行读写地址的确定。并作为E1突发包的帧头信息。

利用P_valid变量记录当前的读地址(E1接口存储器的地址，实际上就是代表时隙号，5bit)，当前的帧号(5bit)，当前的帧内写地址(指E1突发包存储器的地址，5bit)。

利用P_tail变量记录当突发时刻到达时，E1突发包存储器的开始写地址。

利用P_head变量记录E1突发包存储器的开始读地址。

步骤72：根据第一个E1发送时刻是否到来确定三个变量的转换关系；

步骤73：当第一个E1发送时刻到来时，三个变量的转换关系为：P_head＜＝P_valid；P_tail＜＝P_valid；

步骤74：当后续E1发送时刻到来时，P_head＜＝P_tail；P_tail＜＝P_valid；

步骤75：E1突发包的发送长度为：

E1_length＝P_tail[9:0]-P_head[9:0]；

E1帧头的信息：第一个E1数据字节对应的时隙号＝P_head[14:10]；

第一个E1数据对应的帧号＝P_head[9:5]；

对E1突发包存储器的读地址为L2_readaddr＝基地址+P_head；

图8：上行突发E1接收的算法实现流程：

同步以及帧地址的确定：

同步：当同步字节不为零时且同步字节中的校验通过时，进行一次帧地址的重新定位操作。基准帧地址＝E1接收存储器的当前读地址的高5位+16-带有同步标记的E1帧中带的首字节帧号，并将该基准帧地址存储到基准帧地址表格中去。

首帧地址的确定：从基准帧地址表格中读出基准帧地址，首帧地址＝基准帧地址+突发包中带的帧号。

帧内字节写地址的确定：根据时隙表进行计算，具体流程见图8，包括：

步骤81：判断E1突发包是否到达，是则执行步骤82，否则转回步骤81；

步骤82：Slot_data＝Slot_load Frame_data＝0

步骤83：cac_slot＝Slot_data中对应位为1的且对应的位置最低的位置号

步骤84：将slot_data中从0~cac_slot的bit全部清零

步骤85：address＝frame_data*32+cac_slot

步骤86：判断是否slot_data＝0，是则执行步骤87，否则转回步骤83；

步骤87：frame_data＝frame_data+1 Slot_data＝Slot_loa

AU根据时隙表计算字节地址流程说明：

时隙表的结构是一个256X 32bit的双口RAM。其中每两个32bit对应一个端站。前一个32bit对应该端站的1口，后一个32bit对应该端站的2口，0~31bit对应0~31时隙，某个bit为0表示该时隙未配置，某个bit为1表示该时隙被配置。

使用如下计算方法计算首地址和后续字节地址。

当E1突发包到达时，根据基站存储的突发包的对应的端站号及E1端口标识，从时隙表中提取32bit的时隙。

突发包帧头中的时隙号定位第一个时隙，此时隙号即为帧内的第一个写地址，下一个字节数据的帧内写地址根据时隙表中下一个(按递增顺序搜索)对应为1个位置号。当此32位时隙表搜索一次后，如果突发数据没有结束，再根据时隙表进行下一E1帧(32字节)对应字节写地址的产生。直到突发数据结束。

见图9系统实现框图，采用处理器和FPGA(现场可编程门阵列)共同完成上述功能。微处理器主要完成空中协议的控制及参数的配置功能，FPGA完成业务通路的收发控制。基站侧和端站侧都分别采用一处理器和FPGA来进行功能的实现。

如图：基站910包括一微处理器911，微处理器911分别连接下行时隙表模块912、上行时隙表模块913、上行突发包到达参数模块914，上行E1接收控制电路916连接上行时隙表模块913和上行突发包到达参数模块914；下行时隙表模块912连接下行成帧电路917；时钟传递及时标产生电路918连接上行E1接收控制电路916和E1接口电路915。

端站920包括一微处理器921，微处理器921分别连接下行时隙表模块922、上行时隙表模块923、上行突发包到达参数模块924，上行E1发送控制电路926连接上行时隙表模块923和上行突发包到达参数模块924；下行时隙表模块922连接下行拆帧电路927；时钟恢复及时钟同步电路928连接上行E1发送控制电路926和E1接口电路925。

基站处理器完成上下行时隙表的配置，上行突发包到达时刻及对应的端站号等参数信息。FPGA完成E1接口的收发控制，根据下行时隙表完成下行E1数据的成帧及发送过程；根据上行时隙表及上行突发包到达时刻及对应的端站号信息完成上行突发包E1数据的接收及存储。基站侧FPGA产成时标并提取E1接口的网时钟进行完成时标及网时钟同步帧的产生及发送。端站侧处理器完成端站侧上下行时隙表的配置，上行突发包发送时刻参数的配置；端站侧FPGA完成E1接口的收发控制，根据下行时隙表完成下行E1数据的提取及存储，根据上行时隙表完成及突发包发送时刻完成上行E1突发包的成帧及发送；提出下行同步帧中的时标信息及网时钟信息完成空中时钟的同步及网同步。见图9。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (13)

1、一种实现网时钟不同步的多个E1业务传输的方法，用于可实现基于DOCSIS协议的E1业务传输的无线宽带接入系统，其特征在于，包括如下步骤：

步骤一，进行无线接入系统用于DOCSIS协议的定时单元和帧格式的定义；

步骤二，选取无线接入系统用于DOCSIS协议的全局时钟，将所述无线接入系统的同步帧中的时标计数器的计数时钟选择为固定的一路E1的网络时钟，通过下行链路定时发送同步帧完成整个系统的同步，从而可以实现兼容网时钟同步的几路E1传输；

步骤三，采用E1时钟传递技术，在所述无线接入系统的同步帧中存储网时钟信息，从而利用同步帧传递网时钟信息；在所述无线接入系统的端站侧采用时钟恢复技术，完成端站的本地时钟与所述网时钟的同步，从而实现网时钟的全网同步；

步骤四，根据所述全网同步的网时钟进行E1数据处理，完成E1业务传输。

2、根据权利要求1所述的方法，其特征在于，所述步骤一中进一步包括：

步骤A，定义上行发送的定时单元为微时隙，所述微时隙同所述同步帧中的时标计数器同步；

步骤B，定义下行MPEG的帧格式，标记MPEG帧中E1数据的总长度；

步骤C，定义下行E1帧格式，在下行E1帧中包括E1长度域和E1端口号；

步骤D，定义上行E1帧格式，在上行E1帧中包括同步标记和同步校验。

3、根据权利要求1或2所述的方法，其特征在于，所述步骤四中进一步包括：

步骤a，进行上行E1业务的发送时机在上行信道带宽映射MAP中的分配，以整个MAP为基准，使MAP周期为E1发送周期的整数倍，E1带宽在MAP中采用固定分配带宽的方式周期性发送E1数据；

步骤b，进行E1数据下行预成帧处理，以MPEG帧周期作为空中帧数据的处理周期，根据预测的下一个MPEG帧中可以用来存储E1的字节数，读取E1接口的数据，分别读取几路E1的数据并成帧，封装为MPEG帧，在调制时钟的控制下完成数据的发送；

步骤c，进行端站下行E1数据接收处理，根据所述MEPG帧格式及E1帧格式中下行E1数据在MPEG帧中的位置和长度，由所述系统的拆帧模块把所有E1数据以及相关信息全部拆离到一个存储器中，然后进行所述系统的各个E1口数据的提取及发送；

步骤d，进行端站上行发送处理完成上行E1数据的成帧及发送；

步骤e，进行基站E1接收处理完成上行E1数据的拆帧及发送。

4、根据权利要求3所述的方法，其特征在于，所述步骤a中还包括，在每个MAP周期中，固定一段带宽区域专用于传输E1，MAP中业务带宽的分配以微时隙边界为起终点。

5、根据权利要求3所述的方法，其特征在于，所述步骡c中还包括，当所述存储器的缓冲区写满10个E1帧才启动发送信号，由所述系统的发送电路从缓冲区读取并行数据，然后进行并串转换，根据E1接口的时序，把串行数据发送到E1端口上。

6、根据权利要求3所述的方法，其特征在于，所述步骤三中，通过对同步帧进行改造，在同步帧中增加一组字节来存储所述网时钟信息。

7、根据权利要求3所述的方法，其特征在于，所述步骤三中，所述端站侧是利用四路独立的锁相环，完成端站的本地时钟与所述网时钟的同步。

8、根据权利要求3所述的方法，其特征在于，所述上行发送处理包括一个上行突发帧号产生流程，包括：定义一帧号计数器，用来记录端站发送的E1帧的帧号，端站复位时帧号计数器置零，根据E1的帧周期信号进行帧计数器的加一过程，并且帧计数器加一后进行存储器的乒乓结构的切换，帧计数器超出31后重新置零。

9、根据权利要求3所述的方法，其特征在于，所述上行发送处理包括一个上行发送地址产生流程，包括：

利用P_valid变量记录当前的读地址，利用P_tail变量记录当突发时刻到达时的E1突发包存储器的开始写地址，利用P_head变量记录E1突发包存储器的开始读地址；

根据第一个E1发送时刻是否到来确定三个变量的转换关系：当第一个E1发送时刻到来时，三个变量的转换关系是P_head＜＝P_valid，P_tail＜＝P_valid；当后续E1发送时刻到来时，三个变量的转换关系是P_head＜＝P_tail，P_tail＜＝P_valid；

E1突发包的发送长度为：E1_length＝P_tail[9:0]-P_head[9:0]；

E1帧头的信息为：第一个E1数据字节对应的时隙号＝P_head[14:10]，第一个E1数据对应的帧号＝P_head[9:5]；

E1突发包存储器的读地址为L2_readaddr＝基地址+P_head。

10、根据权利要求3所述的方法，其特征在于，还包括上行突发E1的接收过程中根据时隙表来计算字节地址的实现流程，包括：当E1突发包到达时，根据基站存储的突发包的对应的端站号及E1端口标识，从时隙表中提取32bit的时隙；突发包帧头中的时隙号定位第一个时隙，此时隙号即为帧内的第一个写地址，下一个字节数据的帧内写地址根据时隙表中下一个号对应为一个位置号；当32位的时隙表搜索一次后，如果突发数据没有结束，再根据时隙表进行下一32字节的E1帧对应字节写地址，直到突发数据结束。

11、一种实现网时钟不同步的多个E1业务传输的无线接入系统，用于进行符合DOCSIS协议的E1业务的传输，其特征在于，包括信号连接的基站侧和端站侧；

所述基站侧和端站侧分别包括相连接的微处理器和现场可编程门阵列；

所述微处理器用于进行所述系统的E1时隙表的配置及MAP的生成；

所述现场可编程门阵列用于选取所述系统全局时钟，兼容网时钟同步的几路E1传输，还利用E1时钟传递技术和时钟恢复技术实现网时钟的全网同步，并且根据所述全网同步的网时钟进行E1数据处理，及发送控制，完成E1业务传输。

12、根据权利要求11所述的实现网时钟不同步的多个E1业务传输的无线接入系统，其特征在于，所述基站侧的现场可编程门阵列进一步包括：下行时隙表模块、上行时隙表模块、上行突发包到达参数模块，上行E1接收控制电路、下行成帧电路、时钟传递及时标产生电路和E1接口电路；

所述基站的微处理器分别连接所述下行时隙表模块、上行时隙表模块和上行突发包到达参数模块，所述上行E1接收控制电路连接所述上行时隙表模块和上行突发包到达参数模块；所述下行时隙表模块连接所述下行成帧电路；所述时钟传递及时标产生电路连接所述上行E1接收控制电路和E1接口电路。

13、根据权利要求11所述的实现网时钟不同步的多个E1业务传输的无线接入系统，其特征在于，所述端站侧的现场可编程门阵列进一步包括：下行时隙表模块、上行时隙表模块、上行突发包到达参数模块，上行E1发送控制电路、下行拆帧电路、时钟恢复及时钟同步电路和E1接口电路；

所述端站的微处理器分别连接所述下行时隙表模块、上行时隙表模块和上行突发包到达参数模块，所述上行E1发送控制电路连接所述上行时隙表模块和上行突发包到达参数模块；所述下行时隙表模块连接所述下行拆帧电路；所述时钟恢复及时钟同步电路连接所述上行E1发送控制电路和E1接口电路。

Images