CN1744063A - 资源管理装置 - Google Patents

资源管理装置 Download PDF

Info

Publication number
CN1744063A
CN1744063A CN 200510092948 CN200510092948A CN1744063A CN 1744063 A CN1744063 A CN 1744063A CN 200510092948 CN200510092948 CN 200510092948 CN 200510092948 A CN200510092948 A CN 200510092948A CN 1744063 A CN1744063 A CN 1744063A
Authority
CN
China
Prior art keywords
mentioned
instruction
access instruction
access
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510092948
Other languages
English (en)
Inventor
渡边义治
高井裕司
河本功
马场贵英
村上大辅
福山敏弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1744063A publication Critical patent/CN1744063A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

本发明提供一种对从多个主机访问共享资源进行管理的资源管理装置,能够降低更改访问指令的发行顺序时的功率消耗。所述资源管理装置设置多个指令寄存器(231~234)和多个地址寄存器(221~224),所述多个指令寄存器(231~234)分别保持从多个主机中的任意一个所接收的访问指令(150),所述多个地址寄存器(221~224)分别保持指定保持了有效访问指令的指令寄存器的寄存器号码。在更改访问指令的发行顺序时,更改地址寄存器(221~224)所保持的寄存器号码。

Description

资源管理装置
技术领域
本发明涉及一种对从多个主机访问共享资源进行管理的资源管理装置,特别涉及一种对共享资源的访问指令发行顺序的控制技术。
背景技术
众所周知能将最先存入的数据最先取出的缓冲存储器、即FIFO(first-in first-out)。在分别对所存储的数据定义了优先等级的情况下,有时也从等级高的开始依次取出。此时的数据结构被称为优先队列(priority queue)。关于优先队列,人们已经知道了各种技术。
根据某些现有技术,在由多台计算机共享的盘装置中,按照紧急程度控制来自各计算机的访问请求的执行顺序。为此,要准备定义每个地址空间的优先度的优先度表。新到达盘装置的访问请求,能够在队列中存在几个先行访问请求时,超越具有比该新的访问请求低的优先度的先行访问请求(参照专利文献1)。
根据其他的现有技术,在具有光盘的自动换片器(autochanger)的装置中,除设置请求队列文件之外,还设置中间队列文件。请求队列文件,将指定了盘名的访问请求按其输入的顺序存储。在某时刻,将累积在请求队列文件中的访问请求重新排序,并将其结果存储在中间队列文件中。这时,为了减轻盘的频繁的更换操作而执行重新排序,以使对此刻正在再现的盘的访问请求优先,且连续进行对相同盘的访问请求。并且,按照中间队列文件的内容驱动自动换片器(参照专利文献2)。
另外,根据其他现有技术,在数据处理系统中,在多个处理器和主存储器之间设有共享缓冲器,从各处理器送来存储器参考请求。存储器参考请求包括:存储器参考地址、处理器的标识符、存储器参考请求的种类、以及表示命令的执行顺序的号码,上述存储器参考请求由队列受理。并且,如果没出现对共享缓冲器的访问,就执行对主存储器的访问。其中,对主存储器的访问需要很长时间。因此,在某些存储器参考请求在队列中等待,直到从主存储器传送必要的数据为止的期间,通过不使后续存储器参考请求等待地进行处理,即超越处理,可实现对共享缓冲器的访问。而且,对于从同一处理器送出的存储器参考请求,可以保证预定的存储器参考顺序地超越(参照专利文献3)。
另外,根据其他现有技术,在ATM(asynchronous transfer mode:异步传送模式)通信中,将要传送的单元依次存储在可随机访问的存储器中,并且,分别保存各单元的存储地址,通常以先到优先的原则向传送路径传送。但是,在需要优先传送存储器中的传送等待单元中的特定单元的情况下,参考预先保持的存储地址,从存储器读出优先单元并向传送路径传送(参照专利文献4)。
另外,根据其他现有技术,在LAN(local area network:局域网)的通信节点和多道程序(multiprogramming)处理器中,设置保持多个队列元素用的栈存储器、和保持具有最高优先等级的队列元素用的寄存器。各队列元素是数据或指定数据的地址。在从寄存器读出了优先等级最高的队列元素之后,执行伴随寄存器和栈存储器之间的交换操作的搜索操作,结果,将具有次高优先等级的队列元素保持在寄存器中。并且,当要写入队列的新元素到达了时,比较该新元素的优先度和保持在寄存器中的队列元素的优先度。在新的元素具有比保持在寄存器中的队列元素高的优先度的情况下,将保持在寄存器中的队列元素写入栈存储器,并且,将新的队列元素写入寄存器,以取代之。另一方面,在寄存器中的队列元素具有高优先度的情况下,将新的队列元素写入栈存储器。由此,就可以保证寄存器总是存有具有最高优先等级的队列元素,从而实现优先队列的功能(参照专利文献5)。
专利文献1:日本特开2001-222382号公报
专利文献2:日本特开平5-61805号公报
专利文献3:日本特开平6-214875号公报
专利文献4:日本特开平11-331197号公报
专利文献5:美国专利第4965716号说明书
发明内容
在多个主机访问共享资源的系统中,资源管理装置管理对共享资源的访问。在这种情况下,资源管理装置从各主机接收的访问指令包括指定发行了该访问指令的主机的信息。另外,各访问指令,在共享资源是存储器的情况下包括存储地址,在共享资源是外围I/O(input/output)控制器的情况下包括I/O端口地址。因此,各访问指令通常具有大的位长。特别是在存储器的容量大的情况下,访问指令的长度有时会达到例如40位。
存在这样的课题,即,在使具有这样背景的资源管理装置具有作为优先队列动作的指令队列时,当要在指令队列内实现访问指令本身的重新排列时,产生大规模的数据更改,功率消耗变大。特别在要求低功率消耗的移动终端,该问题更加显著。另外,还存在这样的课题,即,为了更改数据,要求具有大的电路规模的硬件结构。
本发明的目的在于:提供一种具有作为优先队列而动作的指令队列的资源管理装置的最佳内部结构。
本发明的其他目的在于:降低作为优先队列而动作的指令队列的功率消耗,并缩小其电路规模。
为了实现上述目的,本发明提供一种多个主机访问共享资源的系统中的资源管理装置,由访问请求仲裁部、指令队列、以及资源控制部构成。访问请求仲裁部,依照来自上述多个主机的访问请求对访问冲突进行仲裁;指令队列,依次接收并保持由上述多个主机中、被上述访问请求仲裁部允许访问的主机所发行的访问指令,并且,每当请求指令被发行时发行等待发行的访问指令中的1个;以及资源控制部,对上述指令队列给予发行请求,接收从该指令队列发行出的访问指令,按照该接收的访问指令,控制上述多个主机中的1个与上述共享资源之间的数据交换。
并且,本发明的指令队列包括:多个第1存储元件,用于保持分别从上述多个主机中的任意一个接收的访问指令;多个第2存储元件,用于保持指定上述多个第1存储元件中、保持了有效访问指令的第1存储元件的地址;指令写入控制部,进行控制,使得新接收的访问指令保持在上述多个第1存储元件中的空着的第1存储元件中;指令超越条件判断部,按照预定的指令超越条件控制上述多个第2存储元件的地址保持顺序,使得所有地址按指令发行顺序排列,其中所述所有地址包括指定上述多个第1存储元件中、保持了上述新接收的访问指令的第1存储元件的地址,和指定保持了先行访问指令的第1存储元件的地址;以及控制装置,用于进行控制,使得从上述多个第1存储元件中、由上述多个第2存储元件中的起始地址所指定的第1存储元件读出访问指令,并且,将该读出的访问指令提供给上述资源控制部。
多个第1存储元件能够由小容量的存储器、1组寄存器等构成。多个第2存储元件也是同样的。而且,能够使多个第2存储元件的每一个所保持的地址(存储单元地址、寄存器号码等)的长度,比多个第1存储元件的每一个所保持的访问指令本身短。
根据本发明,因为由访问请求仲裁部、作为优先队列而动作的指令队列、以及资源控制部构成资源管理装置,所以能够依次向指令队列仅给予由通过仲裁允许了访问的主机所发行的访问指令,并且,每次可访问共享资源时,都能够使之向指令队列发行最高优先级的访问指令。并且,通过在指令队列内更改比访问指令自身的长度小的地址,由此能够控制访问指令的发行顺序。因此,能够降低指令队列的功率消耗,并减小其电路规模。
附图说明
图1是表示本发明的资源管理装置的概略结构例的框图。
图2是表示图1中的给予指令队列的访问指令的格式的一个例子的示意图。
图3是表示图1中的指令队列的详细结构例的框图。
图4是表示图2中的指令写入控制部和指令超越条件判断部的动作例的流程图。
图5是表示图2中的指令写入控制部和指令超越条件判断部的其他动作例的流程图。
具体实施方式
以下,参照附图说明本发明的实施方式。
图1表示本发明的资源管理装置的概略结构例。在图1中,例示了构成为5个主机(A~E)101、102、103、104、105访问共享资源111的数据处理系统中的资源管理装置。该资源管理装置包括:访问请求仲裁部100、指令队列106、资源控制部110。另外,在主机101~105与指令队列106之间配置有队列输入选择器(selector)112。各主机101~105是微型处理器、DSP(digital signal processor:数字信号处理器)、DMA(direct memory access:直接存储访问)控制器等中的任意一个。共享资源111是存储器、外围I/O控制器等中的任意一种。但是,在以下的说明中,共有资源111是存储器。
访问请求仲裁部100,按照来自5个主机101~105的访问请求,对访问冲突进行仲裁。具体地说,就是各主机101~105,为了访问共享资源111以进行数据交换,而根据需要向访问请求仲裁部100发行访问请求。访问请求仲裁部100对5个主机101~105中的任意一个给予访问许可。5个主机101~105中接收了访问许可的主机,经由队列输入选择器112向指令队列106发行对共享资源111的访问指令。
指令队列106,依次接受并保存由5个主机101~105中被允许访问的主机所发行,且通过队列输入选择器112的访问指令150,并且,每当从资源控制部110接收指令发行请求151时,向资源控制部110发行等待发行的访问指令中的1个。
资源控制部110,每当共有资源111成为可访问状态时,都对指令队列106给出指令发行请求151。另外,资源控制部110,接收响应指令发行请求151从指令队列106所发行的访问指令152,按照该接收的访问指令152控制5个主机101~105中的1个与共享资源111之间的数据交换。另外,也可以使共享资源111本身具有资源控制部110的这些功能。
图2表示图1中的给予指令队列106的访问指令150的格式的一个例子。在图2中例示的访问指令150由40位构成。最低有效位(第0位)表示指定是共有资源111的读出访问和写入访问中的哪一个的信息(R/W)。由接着的4位(第4位~第1位)构成的字段,表示指定发行了该访问指令150的主机的信息(ID)。由接着的4位(第8位~第5位)构成的字段,表示指定数据串模式(burst-mode)访问的节拍数的信息(BEAT)。由接着的2位(第10位~第9位)构成的字段,表示指定1节拍左右的访问长度是1、2、4、8字节中的哪一个的信息(SIZE)。由接着的28位(第38位~第11位)构成的字段,表示指定共享资源111的访问开始地址的信息(ADRS)。最高有效位(第39位)表示通知对共享资源111的数据写入动作已结束的信息(D)。另外,图1中的共享资源111,被分别分割为由28位地址中的高位8位所指定的256个存储空间。即,各存储空间具有1M字节的容量。
图3表示图1中的指令队列106的详细结构例。图3的指令队列106,由指令写入控制部201、写指示器202、读指示器203、指令超越条件判断部206、指令管理部250以及指令存储部260构成。指令管理部250,由4个地址寄存器221、222、223、224,1个地址选择器204以及4个寄存器输入选择器211、212、213、214构成。指令存储部260,由4个指令寄存器231、232、233、234以及1个指令选择器205构成。
指令存储部260中的4个指令寄存器231~234,是用于保存分别从5个主机101~105中的任意一个接到的访问指令150的存储元件,分别用寄存器号码0、1、2、3来指定。每一个指令寄存器231~234,从指令写入控制部201接到送入(load)/保持(hold)信号26,在该信号26指示“送入”的情况下,新写入访问指令150,在该信号26指示“保持”的情况下,按原样保持当前保持着的访问指令。指令选择器205进行以下动作,即,按照由指令管理部250给予的寄存器号码信号27,选择4个指令寄存器231~234中的1个,将从该选择出的指令寄存器读出的访问指令152提供给资源控制部110。
指令管理部250中的4个地址寄存器221~224,分别是用于保持寄存器号码的存储元件,所述寄存器号码用于指定4个指令寄存器231~234中、保持着有效访问指令的指令寄存器,分别用寄存器号码0、1、2、3来指定。地址选择器204进行以下动作,即,按照由读指示器203给予的读出地址信号22,选择4个地址寄存器221~224中的1个,将从该选择出的地址寄存器得到的寄存器号码信号27,给予指令选择器205。而且,4个地址寄存器221~224,通过4个寄存器输入选择器211~214互相连接,以构成1个循环队列(circular queue)。指令超越条件判断部206,向4个寄存器输入选择器211~214的每一个提供移位控制信号23,向4个地址寄存器221~224的每一个提供送入/保持信号24。要新写入4个地址寄存器221~224中的任意一个的寄存器号码信号25,由指令写入控制部201给予。4个寄存器输入选择器211~214的每一个,在移位控制信号23表示“1”的情况下,选择4个地址寄存器221~224中的相应的地址寄存器的输出,在移位控制信号23表示“0”的情况下,选择由指令写入控制部201给予的寄存器号码信号25。
写指示器202,在从指令写入控制部201输出寄存器号码信号25时,将指定4个地址寄存器221~224中、要写入该寄存器号码信号25的地址寄存器的号码的写入地址信号21,提供给指令写入控制部201和指令超越条件判断部206之后,自动地被递增(incremental)。读指示器203,在接到了指令发行请求151时,将指定4个地址寄存器221~224中、下次要读出寄存器号码信号27的地址寄存器的号码的读出地址信号22,提供给地址选择器204、指令写入控制部201以及指令超越条件判断部206之后,自动地被递增。这些写指示器202和读指示器203,与地址寄存器221~224构成1个循环队列这一点相对应地,进行递增使得在“3”之后返回到“0”。另外,还存在表示该循环队列的满(full)/空(empty)的标记,这里省略说明。
指令写入控制部201进行控制,使得新接到的访问指令150保持在4个指令寄存器231~234中的空着的指令寄存器中。由此,指令写入控制部201,基于写入地址信号21和读出地址信号22,判断有效的寄存器号码保持在4个地址寄存器221~224中的哪一个地址寄存器中,进而,基于该有效的寄存器号码,判断4个指令寄存器231~234中的哪一个指令寄存器没有被使用,向4个指令寄存器231~234的每一个输出送入/保持信号26,使得将没有被使用的指令寄存器中的1个指定为新的访问指令150的送入目标。进而,指令写入控制部201,向指令管理部250输出表示4个指令寄存器231~234中、指定为访问指令150的送入目标的指令寄存器的号码的信号25。
指令超越条件判断部206,例如按照通过程序输入28所设定的预定的指令超越条件,控制4个地址寄存器221~224的寄存器号码保持顺序,使得所有寄存器号码在指令管理部250中按指令发行顺序排列,所述所有寄存器号码包括:指定4个指令寄存器231~234中、保持了新接到的访问指令150的指令寄存器的寄存器号码,以及指定保持了先行访问指令的指令寄存器的寄存器号码。由此,指令超越条件判断部206,输入访问指令150、写入地址信号21、读出地址信号22、4个地址寄存器221~224的输出以及4个指令寄存器231~234的输出。然后,基于这些输入信息,确定要提供给4个寄存器输入选择器211~214的每一个的移位控制信号23,和要提供给4个地址寄存器221~224的每一个的送入/保持信号24。例如,3个地址寄存器221、222、223保持有先行访问指令的寄存器号码,在允许新的访问指令150超越这些先行访问指令的情况下,向4个寄存器输入选择器211~214的每一个提供为“0”、“1”、“1”及“1”的移位控制信号23,向所有4个地址寄存器221~224提供指示“送入”的送入/保持信号24。反之,在禁止超越的情况下,向寄存器输入选择器214提供为“0”的移位控制信号23,并且,向4个地址寄存器221~224的每1个提供指示“保持”、“保持”、“保持”及“送入”的送入/保持信号24。
图4表示图2中的指令写入控制部201和指令超越条件判断部206的动作例。在该例中,指令超越条件判断部206,将新接到的访问指令150是否为请求访问共享资源111中的优先存储空间的访问指令,作为指令超越条件之一来动作。所谓优先存储空间,是在全部共享资源111中,256个存储空间中的、需要优先进行访问的1个或多个存储空间,由8位的信息指定。另外,“w”是以写入地址信号21所表示的寄存器号码为初始值的变量,“r”是与读出地址信号22所表示的寄存器号码一致的常数。
根据图4,在步骤S61中,当指令队列106接到新的访问指令150时,指令写入控制部201,在步骤S62中进行控制,使得将该访问指令150保持在4个指令寄存器231~234中的空寄存器中。这里,指定4个指令寄存器231~234中、保持了新的访问指令150的指令寄存器的寄存器号码信号25,从指令写入控制部201输出。接着,在步骤S63中,指令超越条件判断部206,通过对指令超越条件判断部206所保持的优先存储空间指定信息,和新的访问指令150中的ADRS字段的信息进行比较,判断新的访问指令150是否为对优先存储空间的访问指令。当新的访问指令150不是对优先存储空间的访问指令时,为了避免超越,在步骤S64中,使4个地址寄存器221~224中的第w级地址寄存器保持来自指令写入控制部201的寄存器号码信号25。另一方面,当新的访问指令150是对优先存储空间的访问指令时,在步骤S65中比较变量w和常数r。这里,因为当r=w时,不存在等待发行的访问指令,不需要超越,所以,处理进至步骤S64。反之,当不是r=w时,指令超越条件判断部206,在步骤S66中,检查前1个访问指令是否为对优先存储空间的访问指令。所谓前1个访问指令,是由4个地址寄存器221~224中的第(w-1)级地址寄存器保持的寄存器号码所指定的指令寄存器中的先行访问指令。当该先行访问指令是对优先存储空间的访问指令时,为了避免超越,处理进至步骤S64。另一方面,当该先行访问指令不是对优先存储空间的访问指令时,因为允许新的访问指令150超越该先行访问指令,所以,在步骤S67中减小变量w并更新,然后返回步骤S65。这时,与地址寄存器221~224构成1个循环队列这一点相对应,变量w被递减,使得在“0”之后返回到“3”。
当再次在步骤S65中r=w时,因为已经不存在要进行超越判断的先行访问指令,所以进至步骤S64,以此刻的变量w为基础,使4个地址寄存器221~224中的第w级地址寄存器保持来自指令写入控制部201的寄存器号码信号25,并且,使要超越的先行访问指令的寄存器号码移位。在之后的步骤S66中,即使在判明了前1个访问指令是对优先存储空间的访问指令的情况下,也进至步骤S64,并进行相同的处理。在步骤S66中,在判明了前1个访问指令不是对优先存储空间的访问指令的情况下,在步骤S67中,减小变量w并返回到步骤S65。
在分别将多个存储空间指定为优先存储空间的情况下,也可以在这些优先存储空间之间设定优先度的高低。
图5表示图2中的指令写入控制部201和指令超越条件判断部206的其他动作例。在该例中,指令超越条件判断部206,将新接到的访问指令150是否为由5个主机101~105中被分别指定为优先主机的1个或多个主机所发行的访问指令,作为指令超越条件之一来动作。而且,在新的访问指令150和先行访问指令请求访问同一存储空间、并且,两个访问指令中的至少一个请求写入访问的情况下,即使该新的访问指令150是来自优先主机的访问指令,也禁止超越先行访问指令。
图5中的步骤S71和步骤S72的处理与图4中的步骤S61和步骤S62的处理相同。通过图5,在步骤S73中,指令超越条件判断部206,通过对指令超越条件判断部206所保持的优先主机指定信息和新的访问指令150中的ID字段的信息进行比较,来判断新的访问指令150是否为来自优先主机的访问指令。当新的访问指令150不是来自优先主机的访问指令时,为了避免超越,在步骤S74中,使4个地址寄存器221~224中的第w级地址寄存器,保持指定4个指令寄存器231~234中、保持了新的访问指令150的指令寄存器的寄存器号码。另一方面,当新的访问指令150是来自优先主机的访问指令时,在步骤S75中比较变量w和常数r。这里,因为当r=w时,不存在等待发行的访问指令,不需要超越,所以,处理进至步骤S74。反之,当不是r=w时,指令超越条件判断部206,在步骤S76中检查新的访问指令150请求访问的存储空间和前1个访问指令请求访问的存储空间是否互不相同。所谓前1个访问指令,是由4个地址寄存器221~224中的第(w-1)级地址寄存器保持的寄存器号码所指定的指令寄存器中的先行访问指令。在两个访问指令请求访问的存储空间一致的情况下,在步骤S78中,进一步检查两个访问指令是否都请求读出访问。这时,参照新的访问指令150中的最低有效位的信息(R/W)和先行访问指令中的相应的信息。在两个访问指令请求对同一存储空间进行访问,并且,至少一个请求写入访问的情况下,为了不超越,处理进至步骤S74。另一方面,在两个访问指令请求对不同存储空间进行访问,或两个访问指令都请求读出访问的情况下,因为允许新的访问指令150超越该先行访问指令,所以,在步骤S77中减小变量w并更新,然后返回步骤S75。
当再次在步骤S75中r=w时,因为已经不存在要进行超越判断的先行访问指令,所以进至步骤S74,以此刻的变量w为基础,使4个地址寄存器221~224中的第w级地址寄存器保持来自指令写入控制部201的寄存器号码信号25,并且,使要超越的先行访问指令的寄存器号码移位。在之后的步骤S76和S78中,即使在判明了新的访问指令150和前1个访问指令请求对同一存储空间进行访问,并且,至少一个请求写入访问的情况下,也进至步骤S74,进行相同的处理。另一方面,在两个访问指令请求对不同存储空间进行访问的情况下,或者在两个访问指令都请求读出访问的情况下,在步骤S77中,减小变量w并返回到步骤S75。
在分别将多个主机指定为优先主机的情况下,也可以在这些优先主机之间设定优先度的高低。另外,也可以省略步骤S78的判断,在新的访问指令150和先行访问指令请求对同一存储空间进行访问的情况下,一律禁止指令超越。
上述主机的数目是2个或2个以上的任意数目。另外,指令队列106内的寄存器个数也是2个或2个以上的任意数目。
(工业上的可利用性)
如以上说明的那样,本发明的资源管理装置具有降低功率消耗等效果,对于多个主机共享资源用的技术而言特别有用。

Claims (11)

1.一种多个主机访问共享资源的系统中的资源管理装置,其特征在于,包括:
访问请求仲裁部,依照来自上述多个主机的访问请求对访问冲突进行仲裁;
指令队列,依次接收并保持由上述多个主机中、被上述访问请求仲裁部允许访问的主机所发行的访问指令,并且,每当请求指令被发行时发行等待发行的访问指令中的1个;以及
资源控制部,对上述指令队列给予发行请求,接收从该指令队列所发行的访问指令,按照该接收的访问指令,控制上述多个主机中的1个与上述共享资源之间的数据交换,
上述指令队列包括:
多个第1存储元件,分别用于保持从上述多个主机中的任意一个接收的访问指令;
多个第2存储元件,分别用于保持指定上述多个第1存储元件中、保持了有效访问指令的第1存储元件的地址;
指令写入控制部,进行控制,使得新接收的访问指令保持在上述多个第1存储元件中的空着的第1存储元件中;
指令超越条件判断部,按照预定的指令超越条件控制上述多个第2存储元件的地址保持顺序,使得所有地址按指令发行顺序排列,其中所述所有地址包括指定上述多个第1存储元件中、保持了上述新接收的访问指令的第1存储元件的地址,和指定保持了先行访问指令的第1存储元件的地址;以及
控制装置,用于进行控制,使得从上述多个第1存储元件中、由上述多个第2存储元件中的起始地址所指定的第1存储元件读出访问指令,并且,将该读出的访问指令提供给上述资源控制部。
2.根据权利要求1所述的资源管理装置,其特征在于:
上述指令队列还包括:
指定上述多个第2存储元件中、下次要写入地址的第2存储元件的写指示器;以及
指定上述多个第2存储元件中、下次要读出地址的第2存储元件的读指示器,
上述多个第2存储元件相互连接以构成循环队列。
3.根据权利要求1所述的资源管理装置,其特征在于:
上述共享资源是存储器,
上述指令队列所接收的访问指令包括:从上述多个主机中指定发行了该访问指令的主机的信息,指定是上述存储器的读出访问和写入访问中的哪一个的信息,以及上述存储器的访问地址范围。
4.根据权利要求1所述的资源管理装置,其特征在于:
上述共享资源是存储器,
上述指令超越条件判断部,将上述新接收的访问指令是否是请求对上述存储器中的优先存储空间进行访问的访问指令,作为上述指令超越条件之一来控制上述多个第2存储元件的地址保持顺序。
5.根据权利要求1所述的资源管理装置,其特征在于:
上述指令超越条件判断部,将上述新接收的访问指令是否为由上述多个主机中、被指定为优先主机的主机所发行的访问指令,作为上述指令超越条件之一来控制上述多个第2存储元件的地址保持顺序。
6.根据权利要求1所述的资源管理装置,其特征在于:
上述共享资源是存储器,
上述指令超越条件判断部,将上述新接收的访问指令请求访问的存储空间、和先行访问指令请求访问的存储空间是否互不相同,作为上述指令超越条件之一来控制上述多个第2存储元件的地址保持顺序。
7.根据权利要求1所述的资源管理装置,其特征在于:
上述共享资源是存储器,
上述指令超越条件判断部,将上述新接收的访问指令和先行访问指令是否都请求读出访问,作为上述指令超越条件之一来控制上述多个第2存储元件的地址保持顺序。
8.根据权利要求1所述的资源管理装置,其特征在于:
上述指令超越条件判断部,具有用于设定上述指令超越条件的程序输入。
9.一种资源管理方法,在包括访问共享资源进行数据交换的多个主机、具有保持从上述多个主机所接收的访问指令的多个寄存器的指令存储部、以及保持在上述指令存储部中所保持的访问指令的寄存器号码的指令管理部的系统中,更改从上述多个主机对上述共享资源的访问指令的发行顺序,所述资源管理方法的特征在于,包括:
第1步骤,当从上述多个主机接收访问指令时,在上述指令存储部的空寄存器中,保持从上述多个主机所接收的访问指令;
第2步骤,判断上述访问指令是否为预先确定的、要优先发行的访问指令;
第3步骤,在上述第2步骤的判断结果为上述访问指令是要优先发行的访问指令时,判断是否存在等待发行的访问指令;
第4步骤,在上述第3步骤的判断结果为存在等待发行的访问指令时,判断上述等待发行的访问指令是否为要优先发行的访问指令;
第5步骤,在上述第4步骤的判断结果为上述等待发行的访问指令不是要优先发行的访问指令时,进行操作使得进一步与等待发行的访问指令比较;
第6步骤,在上述第2步骤的判断结果为上述访问指令不是要优先发行的访问指令时,或上述第3步骤的判断结果为没有等待发行的访问指令时,或上述第4步骤的判断结果为上述等待发行的访问指令是要优先发行的访问指令时,在上述指令管理部中保持上述访问指令的寄存器号码,使得上述访问指令成为要在所比较的访问指令之后发行的访问指令,
在上述第5步骤之后,反复进行上述第3步骤到第5步骤。
10.根据权利要求9中所述的资源管理方法,其特征在于:
上述要优先发行的访问指令,是预先确定了的、对优先存储空间的访问指令。
11.根据权利要求9中所述的资源管理方法,其特征在于:
上述要优先发行的访问指令,是预先确定了的、来自优先主机的访问指令。
CN 200510092948 2004-08-30 2005-08-24 资源管理装置 Pending CN1744063A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP249793/2004 2004-08-30
JP2004249793 2004-08-30
JP190006/2005 2005-06-29

Publications (1)

Publication Number Publication Date
CN1744063A true CN1744063A (zh) 2006-03-08

Family

ID=36139445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510092948 Pending CN1744063A (zh) 2004-08-30 2005-08-24 资源管理装置

Country Status (1)

Country Link
CN (1) CN1744063A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204928A (zh) * 2015-10-30 2015-12-30 上海斐讯数据通信技术有限公司 一种共享资源访问方法及系统
CN107633862A (zh) * 2016-07-19 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204928A (zh) * 2015-10-30 2015-12-30 上海斐讯数据通信技术有限公司 一种共享资源访问方法及系统
CN107633862A (zh) * 2016-07-19 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法
CN107633862B (zh) * 2016-07-19 2021-06-18 爱思开海力士有限公司 存储器系统及其操作方法

Similar Documents

Publication Publication Date Title
EP1237337B1 (en) Efficient optimization algorithm in memory utilization for network applications
US7277982B2 (en) DRAM access command queuing structure
US9086920B2 (en) Device for managing data buffers in a memory space divided into a plurality of memory elements
CN1991810A (zh) 可支持多个内部通道软件请求的直接存储器存取控制器
CN1382276A (zh) 处理装置的优先总线请求调度机制
JPH10228417A (ja) データ処理システムにおけるメモリリクエスト再順序付け法
US6343351B1 (en) Method and system for the dynamic scheduling of requests to access a storage system
CN1492319A (zh) 计算机系统内部处理指令的装置
CN1825295A (zh) 数据传输控制装置、图像处理装置和数据传输控制方法
JPH02310664A (ja) 共有メモリを用いた通信方式
US20060047874A1 (en) Resource management apparatus
US20040148606A1 (en) Multi-thread computer
US5446844A (en) Peripheral memory interface controller as a cache for a large data processing system
JPH06259198A (ja) ディスク装置システム
US20030195918A1 (en) System and method of scalable transaction processing
CN114610472B (zh) 异构计算中多进程管理方法及计算设备
JP4053208B2 (ja) ディスクアレイ制御装置
CN101706760A (zh) 矩阵转置自动控制电路系统及矩阵转置方法
EP0192366A2 (en) Apparatus and method for improving system bus performance in a data processng system
CN101719104A (zh) 一种同步动态存储器的控制系统及控制方法
CN1744063A (zh) 资源管理装置
CN1017837B (zh) 具有单比特置位和复位功能的主存储器插板
CN1299098A (zh) 用于直接存取存储设备的公平电梯调度算法
CA1116756A (en) Cache memory command circuit
CN1333346C (zh) 一种访问文件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication