CN1668092A

CN1668092A - 一种节省存储空间的存储处理方法

Info

Publication number: CN1668092A
Application number: CN 200410003434
Authority: CN
Inventors: 周天夷
Original assignee: Vimicro Corp
Current assignee: Vimicro Corp
Priority date: 2004-03-09
Filing date: 2004-03-09
Publication date: 2005-09-14
Anticipated expiration: 2024-03-09
Also published as: CN100366068C

Abstract

本发明涉及图像处理领域，并具体的公开了一种节省存储空间的存储处理方法。本发明的存储处理方法包括步骤：(1)先将原图像的前8行图像数据写入双口存储器；(2)在已存入前8行图像数据的双口存储器中，找到原图像中第一个8＊8模块所处的存储位置，读出相应数据，并在每读出一个数据的同时，将原图像中后续未处理行的图像数据顺序写入这些已经被读出图像数据的存储位置中；(3)在已存入前8行图像数据的双口存储器中，找到原图像中下一个8＊8模块所处的存储位置，读出相应数据；并在每读出一个数据的同时，将原图像中后续未处理行的图像数据顺序写入这些已读出数据的存储位置；(4)判断图像是否处理完毕，若为否，则回到步骤(3)，否则，结束。

Description

一种节省存储空间的存储处理方法

技术领域

本发明涉及图像处理领域，具体地说，是涉及一种节省存储空间的存储处理方法。本发明的方法包括步骤：

背景技术

在图像处理电路中，如JPEG(联合图象专家组)压缩电路，数据在压缩时不是顺序输入FDCT(正向离散余弦变换器)，而是以8*8块的方式输入FDCT。于是有一个电路，这里我们称为转换电路，来完成数据的这种格式转换。通常数据是以一帧为单位，一行一行连续输入转换电路的。在第一个8行数据输入后，便要求转换电路开始将存入的数据按块读出，即要求转换电路在按行输入数据的同时按块输出数据。如图1所示，转换电路的功能一般是用两个单口存储器以乒乓结构的方式来完成。当一个存储器写入数据时，另一个存储器被用于按块读出已存入的8行数据。

以图像宽度为160点为例，为便于说明，每8个横向数据用一个mcu(小单元)代表，图2示出了8行数据存储位置的示意图，每一坐标代表1个mcu的存储位置。mcu内8个点的实际存储位置用mcu的存储位置乘以8，然后依序加0，1，2，…7得到。图3、4、5示出按块读取已存入的8行数据。交替循环，直到全部数据处理完。

由此可见，这种采用乒乓结构的方法，即两块单口存储器轮流读写，占用芯片体积太大。

发明内容

本发明的目的是为了提供一种节省存储空间的存储处理方法。本发明使现有技术的读写电路结构简单化，仅采用一个双口存储器，存储容量是乒乓结构存储容量一半的电路结构。

为达到上述目的，提供方案如下：

一种节省一半存储空间的存储算法，包括步骤：

(1)、先将原图像的前8行图像数据写入双口存储器；

(2)、在已存入前8行图像数据的双口存储器中，找到原图像中第一个8*8模块所处的存储位置，读出相应数据，并在每读出一个数据的同时，将原图像中后续未处理行的图像数据顺序写入这些已经被读出图像数据的存储位置中；

(3)、在已存入前8行图像数据的双口存储器中，找到原图像中下一个8*8模块所处的存储位置，读出相应数据；并在每读出一个数据的同时，将原图像中后续未处理行的图像数据顺序写入这些已读出数据的存储位置；

(4)、判断图像是否处理完毕，若为否，则回到步骤3，否则，结束。

本发明所述的存储算法，在步骤(1)中，进行写操作时，不进行读取操作。

本发明所述的存储算法，在步骤(1)中，写入数据时可以是顺序写入的。

与现有技术相比，本发明的优点在于：

利用本发明的存储算法，可以简化读写电路，即只利用一个双口存储器取代原来的两个单口存储器，使芯片的体积减小。

本实发明的目的、特点及优点将结合实施例，参照附图作进一步的说明。

附图说明

图1是乒乓结构的转换电路。

图2是采用乒乓结构的转换电路时，8行图像数据顺序写入一个存储器的情况。

图3是采用乒乓结构的转换电路时，8行图像数据的第一个8*8块被读出的情况。

图4是采用乒乓结构的转换电路时，8行图像数据的第二个8*8块被读出的情况。

图5是采用乒乓结构的转换电路时，8行图像数据的最后一个8*8块被读出的情况。

图6是本发明算法采用的转换电路图。

图7是图像宽度为160点时，前8行图像数据顺序输入的情况。

图8是本发明算法N＝0时图像数据存储读取位置。

图9是本发明算法N＝1时图像数据存储读取位置。

图10是本发明算法N＝2时图像数据存储读取位置。

具体实施方式

参照附图6，是本发明所述算法应用的转换电路电路图，这里仅用一个双口存储器代替了原来的两个单口存储器。

参照附图7，数据第一次写入存储器的位置存在等差数列的规律：行方向是差值为1的等差数列，定为Hstep；行方向上的数据个数是20，定为Hwidth；而列方向是差值为Hstep*Hwidth＝20的等差数列，定为Vstep。两列数据首尾亦是差值为Vstep的等差数列，只不过当数列的值超出域值(Threshold＝Hwidth*8-1)时，和域值相减取差值。因此，数据在存储器的位置存在横向、纵向的等差数列的规律。利用这个规律，当第n次数据写入存储器时，我们按横向等差数列Hstep(n)计算分配存储地址，然后数据在列方向便有以Vstep(n)＝Hstep(n)*Hwidth为规律的等差数列分布，我们读取数据的同时可以完成n+1次的数据写入，n+1次写入的数据将按照Hstep(n+1)＝Vstep(n)的步长做横向等差数列排列，如此循环，即可实现仅仅利用一个存储器完成8行数据的同时读写。

现以图像宽度为160点为例做8×8的块读取，先定义几个参数，每8个横向数据用一个mcu(小单元)代表；L为一行中mcu的个数；N为读或写8行的次数；Wrt_Step(N)表示第N次8行数据写入时地址计算步长；Rd_Step(N)表示第N次8行数据读出时地址计算步长。因为是按8×8的模块读取，Hwidth＝20，L＝20。如图7所示，N＝0：Wrt_Step(N)＝1，Rd_Step(0)＝20。数据首先以Wrt_Step＝1顺序存入，数据存储的位置与数据在原始图像中的位置一致。如图所示，第2行输入数据的第1个mcu存储位置是20，Rd_Step(0)＝20.因此读出的第一个8×8的块是存储地址为(0，20，40，60，80，100，120，140)的mcu。第二个8×8的块是存储地址为(1，21，41，61，81，101，121，141)的mcu……。

如图8所示，N＝1：Wrt_Step(1)＝Rd_Step(0)＝20。第1个mcu的数据存在地址0～7的单元中，第2个mcu的数据存在20*8～20*8+7的单元中……。如图所示，第2行输入数据的第1个mcu存储位置是82，Rd_Step(1)＝82.因此读出的第一个8×8的块是存储地址为(0，82，5，87，10，92，15，97)的mcu。第二个8×8的块是存储地址为(20，102，25，107，30，112，35，117)的mcu……。

如图9所示，N＝2：Wrt_Step(N)＝82，Rd_Step(N)＝50。

如图所示，利用此算法，在从同一存储器读出旧数据的后可以马上写入新的数据，充分利用双口存储器的两套输入输出端口完成两个乒乓结构的存储器的功能，节省存储器容量。

其实数据的等差数列排列规律对数据的行数(m)无限定，m＞＝2即可。不同的数据行数(m)对应不同的域值(Threshold＝Hwidth*m-1)。因此，此算法并不局限于8×8的图像的存取，只要是图像数据的横存竖取，都可利用此规律。只是对于axa的块图像操作，要保证图像存储行数就是a行，横向a个数据作为1个地址计算单元(mcu)计算，以免横向一个mcu中的a个点被打散。

本发明所述的一种节省存储空间的存储处理方法，并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明之领域，对于熟悉本领域的人员而言可容易地实现另外的优点和进行修改，因此在不背离权利要求及等同范围所限定的一般概念的精神和范围的情况下，本发明并不限于特定的细节、代表性的设备和这里示出与描述的图示示例。

Claims

1、一种节省存储空间的存储处理方法，包括步骤：

(1)、先将原图像的前8行图像数据写入双口存储器；

(2)、在已存入前8行图像数据的双口存储器中，找到原图像中第一个8*8模块所处的存储位置，并读出相应数据，并在每读出一个数据的同时，将原图像中后续未处理行的图像数据顺序写入这些已经被读出图像数据的存储位置中；

(4)、判断图像是否处理完毕，若为否，则回到步骤(3)，否则，结束。

2、根据权利要求1所述的存储算法，其特征在于：在步骤(1)中进行写操作时，不进行读取操作。

3、根据权利要求1所述的存储算法，其特征在于：在步骤(1)中，写入数据时可以是顺序写入的。