CN1659542A - 信号处理系统和方法 - Google Patents

信号处理系统和方法 Download PDF

Info

Publication number
CN1659542A
CN1659542A CN038130734A CN03813073A CN1659542A CN 1659542 A CN1659542 A CN 1659542A CN 038130734 A CN038130734 A CN 038130734A CN 03813073 A CN03813073 A CN 03813073A CN 1659542 A CN1659542 A CN 1659542A
Authority
CN
China
Prior art keywords
dsp circuit
signal
analysis system
subordinate
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN038130734A
Other languages
English (en)
Inventor
詹姆士·诸葛
唐正歌
于立新
沈国忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hottinger Bruel and Kjaer Inc
Original Assignee
LDS Test and Measurement Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LDS Test and Measurement Inc filed Critical LDS Test and Measurement Inc
Publication of CN1659542A publication Critical patent/CN1659542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Complex Calculations (AREA)

Abstract

一种信号分析系统，它包括：主DSP电路，从属DSP电路，一个LVDS总线，其中该LVDS总线把主DSP电路耦合到从属DSP电路，以及一个USB接口，其中该USB接口耦合到主DSP电路。

Description

信号处理系统和方法
技术领域
本申请要求2002年6月5日申请的、标题为信号处理系统和方法(SignalProcessing System And Method)、申请号为10/161,655的美国专利申请的优先权，其中公开的内容因此被参考合并。
技术领域
本发明通常涉及数据采集和信号处理。更具体地说，本发明是针对一种在信号数据的实时分析期间允许信号数据吞吐到存储介质的方法和设备。
背景技术
科学家和工程师很想监控或分析诸如噪声和振动之类的信号，他们常常采用一种专用于实时处理和显示模拟信号的动态信号分析器。模拟信号的处理通常包括利用数字处理技术把模拟信号从时域变换到频域或其他域，所述数字处理技术使用傅里叶变换或快速傅里叶变换算法和/或各种滤波技术。在变换后，已变换的信号被输出到用户接口级进行显示，或者用于进一步分析，或用于任意种类的存储。
已经发现，在初始或原始数据经过数字技术处理之前对其进行保存是十分有用的。从而在稍后时刻为了简单的重放初始/原始信号数据或为了初始/原始信号数据的进一步处理，可以对这些信号进行访问。
在数据被实时处理的同时允许信号数据被储存的方法已经开发出来。一种常规的方法涉及到把测试目标既连接到信号分析器又连接到数据采集系统。因此，当采用一个单独的信号分析器和一个数据采集系统时，用户需要购买两个设备单元。
另一种常规的方法涉及组合设备的使用，在将数据存储到一个内部存储设备上的同时，它允许用户分析信号数据。可是，能够永久储存信号数据的存储介质成本较高。因此，对内部存储设备的要求增加了与组合设备的制造相关的成本。
因此，所希望的是提供一个动态信号分析系统，它能够实时分析信号数据，同时允许信号数据吞吐到设备外部的一个存储介质上，以便降低与信号估计相关的成本。
发明内容
在本发明的一个方面中，提供一个信号分析系统，它包括：主数字信号处理(DSP)电路，从属DSP电路，一个低压差分信号(LVDS)总线，其中LVDS总线把主DSP电路耦合到从属DSP电路；以及一个通用串行总线(USB)接口，其中USB接口耦合到主DSP电路上。
在本发明的另外一个方面中，提供一个信号分析系统，它包括：用于把模拟数据变换到数字域的装置，用于分析所述信号数据的装置，以及用于把所述信号数据吞吐到一个外部存储设备的装置，其中分析装置和吞吐装置并行操作。
在本发明的另外一个方面中，提供一种用于实时处理数据且并行存储数据的方法，所述方法包括并行地分析和储存信号数据，包括如下步骤：信号数据的模数变换，处理信号数据，经由一个USB接口把信号数据吞吐到一个外部存储设备，其中信号数据的处理和信号数据的吞吐被并行执行。
在本发明的另一个方面中，提供一个信号分析系统，它包括：一个主DSP电路，多个从属DSP电路，以及一个以闭环形式配置的LVDS总线，所述LVDS总线把多个从属DSP电路中的每一个都与主DSP电路串联耦合。
因此，为了可以更好地理解随后本发明的详细说明以及为了可以更好地理解对本领域的贡献，在这里已经相当广泛地概述了本发明较重要的一些特征。当然，本发明还有另外的特点，这将在下面进行描述并且这将形成在此附加的权利要求的主题。
在这方面，详细解释本发明至少一个实施例之前，应该理解，本发明的应用不被限制为如下说明书中阐明的或者在附图中表示的结构细节以及组件配置。本发明能够是其它的实施例并且能够以各种方式被实践和实现。同时，还应该理解，在此以及在摘要中使用的措词和术语是为了说明的目的，而不应该被认为是限制。
如此，本领域技术人员应该理解：本公开内容所基于的概念可以被轻易的作为基础来使用，以便设计出实现本发明一些目的的其它结构、方法和系统。因此，很重要的是，权利要求被认为是包括不偏离本发明精神和范围内的那些等价结构。
附图说明
图1是本发明动态信号分析系统的结构图。
图2是本发明主数字信号处理电路和从属数字信号处理电路之间的通信系统结构图。
图3是本发明用于并行处理和存储信号数据的方法流程图。
具体实施方式
现在参考附图中的图1，其中相同的数字表示相同的元件，如图1所示，本发明的一个信号处理系统10在信号数据的实时信息分析期间允许信号数据被吞吐到存储介质中。如图1所示，根据本发明，信号处理系统10的一个实施例包括：一个信号分析器11，它集成了用于信号调理的输入模块12-18；信号处理电路，例如主数字信号处理(DSP)电路20和从属DSP电路22、24，用于执行实时信息分析；以及通用系统总线(USB)接口电路26，用于实现数据采集，即，允许获得的信号数据被吞吐到一个外部存储介质28。在本发明的一个实施例中，一个外部直流电源29被用来向信号分析器11供电。
每个输入端口12-18被用来接收处于特定的频带宽度和特定的增益设置(即，信道)处的信号。如图1所示，输入端口12-18是输入模块30的一部分。输入端口12-18的模块结构允许信号处理系统10较为容易的扩展，以容纳通过增加额外的输入模块30而形成的附加输入12-18。因此，当得到信号处理系统10时，用户能够使用的输入端口不限制为现在的输入数目12-18。输入端口可以测量的物理量基于不同的需求而变化。例如，当信号分析系统10具有不同信号调理电路和不同类型的转换器时，输入端口可以测量加速度、速度、位移、温度、压力、声压、转速、输入脉冲数目。
在本发明的一个实施例中，每个输入模块30具有四个输入端口12-18。在本发明的另一实施例中，每个输入模块30具有两个输入端口12-18。另外，根据本发明，信号处理系统10的一个实施例容纳高达八个四输入模块30或者16个两输入模块。可是，本领域普通技术人员应该理解：输入端口12-18的数目、每个输入模块的输入端口30的数目以及输入模块30的数目可以变化。
从属DSP电路，可以容纳在诸如前端板(FEB)之类的一个从属DSP板32、24上，从属DSP电路耦合到一个输入端口12-18上来执行本领域已知的处理功能，例如：滤波、触发、基本快速傅里叶变换、顺序跟踪、以及八度分析处理功能。在本发明的一个实施例中，每个从属DSP电路22、24为输入端口12-18处接收到的多达两个的信道执行处理功能。可是，本领域普通技术人员应该理解：从属DSP电路22，24可以被用来处理任意多个输入。
在本发明的同一或另一实施例中，模数(A/D)转换器电路36、38耦合到从属DSP电路22、24。在本发明的一个实施例中，A/D电路36、38与从属DSP电路22、24一起位于从属DSP板32、34上。A/D电路36、38被用来把在输入端口12-18处接收到的模拟信号变换为由从属DSP电路22、24处理的数字信号。
从属DSP电路22、24和/或从属DSP板32、34耦合到主DSP电路20，它可以通过低压差分信号(LVDS)40驻留于主DSP板39上。LVDS40是一个双向十六位总线，它使用了所有十六位来转送数据。在本领域中已知的是，LVDS作为一种快速的方式来在需要小功率的两个装置之间传送数据，并且以一百兆比特/秒(bps)到大于一千兆比特/秒的速度进行操作。在本发明的一个实施例中，LVDS运行在480兆比特/秒的速度上。
LVDS40的一个重要特征是：它允许从属DSP电路22、24和/或板32、34串行化。主DSP20和从属DSP电路22、24和/或板32、34之间的通信被多路复用。数据在被转送给主DSP20之前在每个从属DSP电路22、24和/或板32、34上被处理和缓存。当已准备好转送数据时，从属DSP电路22、24通过LVDS串行总线40将消息发送给主DSP，并且产生中断。
主DSP20将利用主DSP电路20和/或板39的消息驱动管理软件结构来接收数据，所述消息驱动管理软件结构允许主DSP电路从串行化数据中单独地读取从属DSP电路22、24的数据。通过仔细安排主DSP20和从属DSP电路22、24之间的作业，所有的输入数据能被实时分析，即不丢失数据。
另外，本发明的信号处理系统10不需要每个从属DSP电路22、24和/或板32、34单独地连接到主DSP电路20。因此，本发明的信号处理系统10需要较少的传导连接，比如电缆和连接器，就能把从属DSP电路22、24耦合到主DSP电路20。因此，本发明的信号处理系统10降低了与制造信号分析系统相关的成本。
在本发明的一个实施例中，当从属DSP电路22、24串联连接时，主DSP电路20以一种串行化的格式接收来自从属DSP电路22、24和/或板32、34中的数据。可是，数据必须被变换为并行格式以便单独地实现每个信道的处理。一种本领域已知的现场可编程门阵列(FPGA)42，被用来控制主DSP电路20和从属DSP电路22、24之间的通信，以使所有信道的数据被缓存在每个从属DSP上、以串联的形式被转送给主DSP、并被相应地处理。在本发明的一个实施例中，当主DSP电路20请求来自于从属DSP电路22、24和/或板32、34中的数据时，FPGA42进行控制，以便实现期望的处理功能。
输出DSP电路44可以是信号调理电路，比如正弦波或白噪声发生器，它负责基于重现信号或者基于用户定义的数学模型产生某一个波形。在重现的情况下，数据从外部设备被下载到主DSP20，然后输出到可以位于输出DSP板45上的从属DSP输出电路44中。从属输出端口46、48耦合到从属DSP输出电路44。在本发明的一个实施例中，从属DSP输出电路50准备将已处理的数据输出到输出端口46、48。在本发明的一个实施例中，从属DSP输出电路44对于两个输出46、48执行处理功能。
在本发明的同一或另一实施例中，两个输出端口46、48被合并成为一个输出模块50。本领域普通技术人员应该理解：从属输出电路44所服务的输出端口46、48的数目可以变化。本领域普通技术人员还应该理解：每一输出模块50的输出端口46、48的数目以及输出模块50的数目可以变化。
在本发明的同一或另一实施例中，数字模拟转换(D/A)电路51被用来把从原始信号数据的数字信号处理中得到的数字信号变换为模拟信号。
从属DSP电路22、24/板32、34还被用来把诸如时域中的信号数据之类的原始数据传送给USB接口电路26。USB接口电路26用于把输入信号数据以原始的或未处理的格式，传送给与外部USB接口电路54相关的外部存储介质28，外部USB接口电路54被用来接收来自信号分析器11中USB接口电路26的信号数据。因此，信号数据可以通过USB总线55发射到外部存储介质28和/或发射到外部处理器56，所述外部处理器56把原始数据引导到外部存储器介质28，而不需要信号分析器11具有能够永久储存原始数据的内部存储介质。因此，降低了与本发明信号处理系统10相关的成本。″原始数据″可以包括诸如校准、高通或低通滤波或抽取之类的某些时域处理之后的那些数据。
而且，USB总线55允许数据采集与信号处理操作并行完成。在本发明的一个实施例中，采用USB2.0接口。USB2.0接口允许本发明的信号分析器与任意USB备用设备一起使用。因此，信号分析器可以被连接到以及重新连接到外部设备而不必每次都重新配置连接。
在本发明的同一或另一实施例中，USB接口电路26被用来传送原始数据和/或已处理的数据给显示器56。在本发明的一个实施例中，外部USB接口电路54、外部存储介质28和显示器58是个人计算机(PC)59设备的一部分。
在本发明的一个实施例中，主DSP电路26和/或板39包括以直接存储访问(DMA)能力62进行处理的处理器60。从属DSP电路22、24和/或板32、34利用DMA62传送原始数据。在信号数据上执行某些处理和/或变换功能之前，主DSP电路20/板39的处理器60与从属DSP电路22、24和/或模数转换器36、38通信，以便以数据的原始格式拷贝数据。
在本发明的一个实施例中，主DSP电路20/板39的处理器60利用DMA62把未处理的/原始的数据引导到USB接口。在本发明的同一或另一实施例中，主DSP20的处理器60为将来自从属DSP电路22、24、44的数据拷贝和/或传送到与主DSP20相关的存储器中，而执行一些指令。在本发明的一个实施例中，根据主DSP执行的指令，与主DSP相关的存储器中的数据被拷贝或传送给USB接口电路，在此，它通过USB总线55被传送给外部存储介质28。
在本发明的另一实施例中，为了向外部设备传送数据，在诸如PC设备59的CPU，外部设备56、58、28、59之类的外部处理器56对原始数据产生请求后，与DSP处理电路20、22、24、44中任何一个相关的存储器中的数据被传送给USB接口电路。在本发明的一个实施例中，允许外部设备拷贝储存在DSP电路20、22、24、44和/或板32、34、39、45中任何一个里的原始数据。在本发明的一个实施例中，外部处理器56把接收到的原始数据引导到与外部处理器56相关的存储介质28中。
处理器60上的存储器不会永久储存原始数据。因此，与之相关的成本小于其它永久存储介质的成本。因此，制造本发明的信号分析器11的成本小于制造一个传统信号分析器的成本，因为传统信号分析器需要一个单独的数据采集设备或者一个需要昂贵的永久存储介质来收集并储存原始数据的组合系统。
在本发明的一个实施例中，如图2所示，从1到n的从属DSP板64-76经由LVDS80-94以一个圆形循环/传输路径的形式被串联连接到主DSP板78上。通过根据如何对待循环中的每个从属DSP板64-76而命令LVDS80-94，数据可以在主DSP板78和每个从属DSP64-76板之间单独地转送。主DSP板78和每一从属DSP板64-76可以位于发送、接收或分支模式中。因此，例如，如果主DSP板78要将数据传送到从属DSP板76，则从属DSP板64-74将处于分支模式中，主DSP板78将处于发送模式中而从属DSP板76将处于接收模式中。如果前端板32、34、45的任何一个，即输入板或输出板，物理上未被安装，则将插入一个中继模块来填空白位置。因此，总是能够确保圆形循环的拓扑结构。中继模块总是被构思为具有分支功能。
图3是一个表明并行处理和存储数据的方法的流程图。在步骤96，信号分析系统10的信号分析器接收信号数据。在步骤98和100中，信号分析系统通过DSP电路20、22、24处理信号数据，并且通过USB接口电路26把原始信号数据并行地传送到外部存储介质。在步骤102，信号分析系统10把未处理的信号数据和/或已处理的信号输出到显示器。
本发明的许多特性和优点从详细说明书中是显而易见的，因此，从属权利要求用来覆盖本发明的所有这些特性和优点，并且这些特性和优点都落在本发明的真实精神和范围内。另外，由于对本领域技术人员来说将轻易想到很多的修改和变化，因此不期望把本发明限制为图示以及描述的精确结构和操作，因此，落入本发明范围内的所有适当修改和等同替代可以被采取。
不言而喻，本发明不限制为在此图示以及所述的具体结构和布置，而是包含归入如下权利要求范围之内的所有此类修改形式。

Claims (22)

1.一种信号分析系统，包括：
主DSP电路；
从属DSP电路；
一条LVDS总线，用于把主DSP电路耦合到从属DSP电路；
以及一个耦合到主DSP电路的USB接口。
2.如权利要求1所述的信号分析系统，进一步包括：一个耦合到从属DSP电路的输入端口。
3.如权利要求2所述的信号分析系统，进一步包括：一个耦合到从属DSP电路的模数转换器。
4.如权利要求1所述的信号分析系统，进一步包括：
耦合到主DSP电路的输出DSP电路；以及一个耦合到输出DSP电路的输出端口。
5.如权利要求4所述的信号分析系统，进一步包括：一个耦合到输出DSP电路的数模转换器。
6.如权利要求1所述的信号分析系统，进一步包括：耦合到从属DSP电路的两个输入端口，所述两个输入端口被合并到一个两输入模块中。
7.如权利要求1所述的信号分析系统，进一步包括：耦合到从属DSP电路的四个输入端口，所述四个输入端口被合并到一个四输入模块中。
8.如权利要求6所述的信号分析系统，进一步包括：耦合到从属DSP电路的两个输出端口，所述两个输出端口被合并到一个两输出模块中，所述两输出模块与所述两输入端模块可互换。
9.如权利要求7所述的信号分析器，进一步包括：耦合到从属DSP电路的两个输出端口，所述两个输出端口被合并到一个两输出模块中，所述两输出模块与所述四输入端模块可互换。
10.如权利要求1所述的信号分析器，其中：USB接口是一个USB 2.0接口。
11.如权利要求6所述的信号分析器，其中：十六个两输入端模块耦合到从属DSP电路。
12.如权利要求7所述的信号分析器，其中：信号分析器容纳八个四输入模块。
13.如权利要求1所述的信号分析系统，其中：从属DSP电路包括通过LVDS总线串联连接的至少两个从属DSP电路。
14.如权利要求1所述的信号分析系统，进一步包括：一个耦合到主DSP电路的DMA，它传送来自从属DSP电路中的原始数据。
15.如权利要求14的所述信号分析系统，进一步包括：一个耦合到存储器缓存的外部存储介质，所述外部介质通过USB接口接收储存在存储器缓存中的原始数据。
16.一种信号分析系统，包括：
用于接收信号数据的装置；
用于分析信号数据的装置；以及
用于把信号数据吞吐到外部存储设备的装置，其中分析装置和吞吐装置并行操作。
17.如权利要求16所述的信号分析系统，其中吞吐装置是一个USB 2.0接口。
18.如权利要求16所述的信号分析系统，其中分析装置包括主DSP电路和从属DSP电路。
19.如权利要求18所述的信号分析系统，进一步包括：用于在主DSP电路和从属DSP电路之间串联传送数据的装置。
20.如权利要求19所述的信号分析系统，其中通信装置是一条LVDS总线。
21.一种用于并行分析和存储信号数据的方法，包括如下步骤：
接收信号数据；
处理所述信号数据；以及
通过USB接口把信号数据吞吐到外部存储设备，其中：信号数据的处理和信号数据的吞吐被并行执行。
22.一种信号分析系统，包括：
一个主DSP电路；
多个从属DSP电路；以及
一条以闭环形式配置的LVDS总线，用于把多个从属DSP电路中的每一个与主DSP电路串联耦合。
CN038130734A 2002-06-05 2003-06-05 信号处理系统和方法 Pending CN1659542A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/161,655 US20040083311A1 (en) 2002-06-05 2002-06-05 Signal processing system and method
US10/161,655 2002-06-05

Publications (1)

Publication Number Publication Date
CN1659542A true CN1659542A (zh) 2005-08-24

Family

ID=29709773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038130734A Pending CN1659542A (zh) 2002-06-05 2003-06-05 信号处理系统和方法

Country Status (5)

Country Link
US (1) US20040083311A1 (zh)
CN (1) CN1659542A (zh)
AU (1) AU2003237381A1 (zh)
IL (1) IL165509A0 (zh)
WO (1) WO2003105021A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109626152A (zh) * 2018-11-23 2019-04-16 张勇 一种牵引机节能控制的电梯系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030229738A1 (en) * 2002-06-05 2003-12-11 Dactron Controller interface
JP4831793B2 (ja) * 2005-03-07 2011-12-07 横河電機株式会社 データ制御装置
JP4719834B2 (ja) * 2009-06-18 2011-07-06 オンキヨー株式会社 Ａｖシステム、給電装置及び受電装置
CN106102584B (zh) * 2014-03-14 2019-06-21 爱飞纽医疗机械贸易有限公司 基于软件的超声波成像系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2686175B1 (fr) * 1992-01-14 1996-12-20 Andre Thepaut Systeme de traitement de donnees multiprocesseur.
US5746261A (en) * 1994-12-29 1998-05-05 Bowling; John M. Remotely controlled stump cutter or similar apparatus
US6557062B1 (en) * 1999-12-09 2003-04-29 Trw Inc. System and method for low-noise control of radio frequency devices
US6630936B1 (en) * 2000-09-28 2003-10-07 Intel Corporation Mechanism and method for enabling two graphics controllers to each execute a portion of a single block transform (BLT) in parallel
US6772253B1 (en) * 2000-12-20 2004-08-03 Intel Corporation Method and apparatus for shared system communication and system hardware management communication via USB using a non-USB communication device
US6724389B1 (en) * 2001-03-30 2004-04-20 Intel Corporation Multiplexing digital video out on an accelerated graphics port interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109626152A (zh) * 2018-11-23 2019-04-16 张勇 一种牵引机节能控制的电梯系统

Also Published As

Publication number Publication date
US20040083311A1 (en) 2004-04-29
AU2003237381A1 (en) 2003-12-22
WO2003105021A3 (en) 2004-09-10
IL165509A0 (en) 2006-01-15
AU2003237381A8 (en) 2003-12-22
WO2003105021A2 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
US8631055B2 (en) Enhanced multi-processor waveform data exchange using compression and decompression
CN108572843B (zh) 基于单个微控制器的多个计算节点管理
US20100030831A1 (en) Multi-fpga tree-based fft processor
US11120188B2 (en) FPGA virtualization
CN1906573A (zh) 支持多个用户的系统和方法
CN101237365B (zh) 一种eda网络实验系统及实验方法
Agostini et al. Design space exploration of accelerators and end-to-end DNN evaluation with TFLITE-SOC
CN1659542A (zh) 信号处理系统和方法
CN114840339A (zh) Gpu服务器、数据计算方法及电子设备
US11775716B2 (en) High speed, low hardware footprint waveform
US20080189392A1 (en) Computer system with lan-based i/o
US20150095866A1 (en) Vlsi circuit signal compression
CN113535623B (zh) 一种端口配置电路、方法及服务器
Xu et al. High performance robust audio event recognition system based on FPGA platform
Plugariu et al. Hadoop ZedBoard cluster with GZIP compression FPGA acceleration
US20030069961A1 (en) Mechanism for the dynamic detection of graph based connectivity among PCI devices
US20070038432A1 (en) Data acquisition and simulation architecture
CN202853719U (zh) 基于以太网的多天平自动称量系统装置
Schumacher et al. A virtual socket framework for rapid emulation of video and multimedia designs
CN2592125Y (zh) 一种多功能超声诊断装置
Iannone et al. Upgrade issues in FTU control, data acquisition and management
Lin et al. Versatile PC/FPGA based verification/fast prototyping platform with multimedia applications
RU2775703C1 (ru) Многоканальное устройство межмашинного прямого доступа к памяти
CN116954846A (zh) 一种任务处理方法和相关装置
Schumacher et al. A software/hardware platform for rapid prototyping of video and multimedia designs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication