CN1620108A - 二维数字滤波器 - Google Patents

二维数字滤波器 Download PDF

Info

Publication number
CN1620108A
CN1620108A CN 200310105132 CN200310105132A CN1620108A CN 1620108 A CN1620108 A CN 1620108A CN 200310105132 CN200310105132 CN 200310105132 CN 200310105132 A CN200310105132 A CN 200310105132A CN 1620108 A CN1620108 A CN 1620108A
Authority
CN
China
Prior art keywords
cpld
data
dimensional digital
filtering
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200310105132
Other languages
English (en)
Other versions
CN1299495C (zh
Inventor
王继东
史泽林
罗海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang Institute of Automation of CAS
Original Assignee
Shenyang Institute of Automation of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang Institute of Automation of CAS filed Critical Shenyang Institute of Automation of CAS
Priority to CNB2003101051322A priority Critical patent/CN1299495C/zh
Publication of CN1620108A publication Critical patent/CN1620108A/zh
Application granted granted Critical
Publication of CN1299495C publication Critical patent/CN1299495C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Image Processing (AREA)

Abstract

本发明属于实时图像处理技术，具体公开一种以视频速率对视频图像进行实时预处理的二维数字滤波器。它以复杂可编程逻辑器件(CPLD)为核心，其输入端分别接数字图像信号，及10M时钟信号和HD行同步信号。对接收到的数字图像信号通过程序作实时二维数字滤波处理，再经输出端送至跟踪器或数据记录设备。本发明是一种能够实现视频速率的高速二维数字滤波器，参数带有符号位，支持多种图像滤波模型，且参数允许由单片机在线置入，使用灵活方便，性能稳定可靠，价格低廉。可广泛应用于电视跟踪器、红外图像跟踪器等高速实时图像处理装置，也可应用于计算机视觉等领域。

Description

二维数字滤波器
技术领域
本发明属于实时图像处理技术，应用于电视跟踪器、红外图像跟踪器等高速实时图像处理装置，也可应用于计算机视觉等领域。具体地说是一种以视频速率对视频图像进行实时预处理的二维数字滤波器。
背景技术
在电视或红外图像跟踪器中，特别是对于低信噪比的红外图像，图像滤波是一个必要的预处理环节，其基本目的是降低图像噪声和突出目标信号，在跟踪器或视觉系统中属于底层处理。理想的滤波器通常为二维数字滤波器，而实时性是其中的关键问题。现有的二维数字滤波器通常采取的技术是：一是将实时数字图像以数据阵列方式存储到帧存储器，然后在计算机读写控制和专用时序的控制下以低于视频速率的速度输出滤波后的数字图像；二是完全依赖于高性能微处理器，将数字图像滤波这项复杂的工作交给软件运算来完成，以上两者的不足在于图像数据延时很大，难以应用到有很高实时性要求的图像信息处理系统中。第三种方式是采用专用二维滤波器器件，数据率可达到视频速率，但阵列模板较小，采用级联方式可扩大模板但设计使用很不方便，需要外围电路支持，而且价格昂贵。
发明内容
为了克服现有技术中图像数据延时大，难以应用到有很高实时性要求的图像信息处理系统中、使用不方便，需要外围电路支持，且价格昂贵的不足，本发明目的是提供一种在通用CPLD器件上实现实时二维图像滤波的二维数字滤波器，这一硬件技术的实时性能完全达到视频速率，滤波器结构具有可重构性，支持现场修改滤波器参数，使用灵活方便、成本低。
为了实现上述目的，本发明解决其技术问题所采用的技术方案是：以复杂可编程逻辑器件为核心，其输入端分别接数字图像信号，及10M时钟信号和HD行同步信号；对接收到的数字图像信号通过程序作实时二维数字滤波处理后，经输出端送至跟踪器或数据记录设备；
其中所述二维数字滤波参数可以带符号位，由单片机通过写操作现场置入；二维数字滤波程序流程为：首先，系统上电复位；待上电过程结束，复杂可编程逻辑器件正常工作；然后外部单片机根据任务需要，向复杂可编程逻辑器件内部约定地址写滤波模板及运算数据；在此之前，数字图像信号经复杂可编程逻辑器件处理所输出的结果均为无效数据；复杂可编程逻辑器件对接收到的实时数字图像进行缓存，形成5×512byte的数据流，再对5×512byte的实时数据流锁存，形成5×5的数据节点；最后，复杂可编程逻辑器件依据模板数据对数字图像信号进行滤波处理，即对5×5数据节点中对应的数据进行并行计算，并将滤波结果实时输出。
本发明的有益效果是：
1.本发明是一种能够实现视频速率的高速二维数字滤波器，处理速度为视频速率，使用灵活方便，数据延时仅为微秒级，在应用系统中可以忽略。
2.本发明解决了现有二维数字滤波器所存在的实时性不足的问题。该滤波器的滤波结果比原始数据滞后2行+5像素(192微秒延时)实时输出，满足视频预处理要求。
3.本发明二维滤波器不占用单片机任何资源。对应用系统来讲，单片机不需要相关的程序软件支持数字滤波工作，结构简单、成本低。
4.本发明二维滤波器的模板可由单片机在线置入，为二维滤波模型的选取和实验验证提供极大的方便。
5.本发明二维滤波器使用带符号运算，支持多种图像滤波模型，适用于复杂的二维滤波模型。
6.本发明二维滤波器由单芯片全硬件(单片复杂可编程逻辑器件CPLD器件)实现，工作稳定可靠，使用方便。
7.本发明可广泛应用于电视跟踪器、红外图像跟踪器等高速实时图像处理装置，也可应用于计算机视觉等民用领域。
附图说明
图1是本发明二维数字滤波器的结构图。
图2是实现5×512byte实时数据缓存的电路原理示意图。
图3是滤波器模板读写电路原理示意图。
图4是运算模块电路原理示意图。
图5是本发明二维数字滤波程序工作流程图。
图中，节点1为数据缓存电路(由图2展开说明)，节点2为由数据缓存电路1产生的25个数据节点，节点3为滤波运算模块，包含滤波器模板的读写电路(由图3和图4展开说明)，节点4为用CPLD内部的EAB(嵌入式阵列块)实现的随机存储器RAM，节点5为总线控制器，实现CPLD读写电路与外部数据总线的I/O接口。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
本发明以复杂可编程逻辑器件(CPLD)为核心，其输入端分别接数字图像信号，及10M时钟信号和HD行同步信号。对接收到的数字图像信号通过程序作实时二维数字滤波处理后，经输出端送至跟踪器或数据记录设备。
在图1中，数字图像信号送至数据缓存电路，形成5×512byte的实时数据流，该数据流再经过5级锁存产生5×5个数据节点送至滤波运算模块。经运算器运算后得到所求的实时数据流输出。
在图2所示实施例中，用复杂可编程逻辑器件CPLD内部的EAB(嵌入式阵列块)实现的随机存储器RAM通过级联的形式缓存5行数据，再从级联的节点引出数据线形成5×512byte的实时数据流。最后对每行数据流进行5级锁存，即可得到5×5个数据节点。
在图3所示的滤波器模板读写电路原理示意图中，复杂可编程逻辑器件CPLD的总线控制器实现了复杂可编程逻辑器件CPLD与外部单片机的数据总线的I/O接口。系统复位后，单片机通过该接口按事先约定的地址向复杂可编程逻辑器件CPLD内写入滤波器模板数据。同时，也可以读出模板数据进行校验。
在图4中描述了滤波器运算模块依据滤波模板数据，利用复杂可编程逻辑器件CPLD内提供的乘法器、加法器和除法器等功能模块对实时数据流进行计算的过程，实现了图2中锁存器锁存的5×5个节点数据与对应的滤波器模板数据进行的乘法运算。所得的中间结果求和后再归一化，即得到滤波器的最终输出结果。所述滤波器参数可由单片机通过写操作现场置入；所述滤波器参数可以接收带正或负的符号位。
如图5所示，二维数字滤波处理程序流程为：首先，系统上电复位；待上电过程结束，复杂可编程逻辑器件CPLD可以正常工作；然后外部单片机根据任务需要，向复杂可编程逻辑器件内部约定地址写滤波模板及运算数据；在此之前，数字图像信号经复杂可编程逻辑器件CPLD处理所输出的结果均为无效数据；复杂可编程逻辑器件CPLD对接收到的实时数字图像进行缓存，形成5×512byte的数据流，再对5×512byte的实时数据流锁存，形成5×5的数据节点；最后，复杂可编程逻辑器件CPLD依据模板数据对数字图像信号进行滤波处理，即对5×5数据节点中对应的数据进行并行计算，处理速度为视频速率，并将滤波结果实时输出。
在复杂可编程逻辑器件CPLD内，利用数据流水线技术实时缓存一定量的图像数据。存储数据量的多少由数字滤波器模板的大小决定。以5×5滤波器模板为例，应在复杂可编程逻辑器件CPLD内存储4行数据。每行数据区均有输出端口，并与下一行数据区级联。缓存区数据与实时获得的当前行数据，形成5×512byte的实时数据流。该数据流以行为单位排列，每行按照系统的采样时钟以像素为单位顺序输出，同时流入下一级数据缓存区。该数据流通过5×5滤波器模板时与模板中相对应的系数进行数学运算，并将中间结果送至运算模块进行汇总计算。运算模块将最终结果按系统的采样时钟实时输出，就得到二维数字滤波器对原始数据的实时滤波结果。由于滤波器的模板可根据任务要求的不同，由处理器置入相应不同的系数，所以本发明滤波器可用于不同条件下的预处理而无须对复杂可编程逻辑器件CPLD反复编程。
本发明由一片独立的复杂可编程逻辑器件CPLD芯片实现带有符号位滤波参数的实时二维数字滤波器，本发明滤波器参数可以在线方式现场置入，允许处理器通过预留的数据总线对片内滤波模板寄存器进行修改，以适用于不同的预处理要求，提高了应用上的灵活性。这种全硬件化的二维数字滤波器支持用户构建通用的高速图像处理平台，摆脱系统对高性能处理器的依赖，数据吞吐率不亚于目前国际市场上典型的专用二维信号处理器，达到视频速率，且这种开放的滤波器模型是专用二维信号处理器所不具备的特点。
其中本发明复杂可编程逻辑器件CPLD采用EPF10K100ARC240-2型号芯片。

Claims (4)

1.一种二维数字滤波器，其特征是：以复杂可编程逻辑器件(CPLD)为核心，其输入端分别接数字图像信号，及10M时钟信号和HD行同步信号，对接收到的数字图像信号通过程序作实时二维数字滤波处理，再经输出端送至跟踪器或数据记录设备。
2.根据权利要求1所述的二维数字滤波器，其特征是：所述二维数字滤波参数可由单片机通过写操作现场置入。
3.根据权利要求1所述的二维数字滤波器，其特征是：所述二维数字滤波参数可以带符号位。
4.根据权利要求1所述的二维数字滤波器，其特征是：所述二维数字滤波程序具体流程为：首先，系统上电复位；待上电过程结束，复杂可编程逻辑器件(CPLD)正常工作；然后外部单片机根据任务需要，向复杂可编程逻辑器件内部约定地址写滤波模板及运算数据；在此之前，数字图像信号经复杂可编程逻辑器件(CPLD)处理所输出的结果均为无效数据；复杂可编程逻辑器件(CPLD)对接收到的实时数字图像进行缓存，形成5×512byte的数据流，再对5×512byte的实时数据流锁存，形成5×5的数据节点；最后，复杂可编程逻辑器件(CPLD)依据模板数据对数字图像信号进行滤波处理，即对5×5数据节点中对应的数据进行并行计算，并将滤波结果实时输出。
CNB2003101051322A 2003-11-19 2003-11-19 二维数字滤波器 Expired - Fee Related CN1299495C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101051322A CN1299495C (zh) 2003-11-19 2003-11-19 二维数字滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101051322A CN1299495C (zh) 2003-11-19 2003-11-19 二维数字滤波器

Publications (2)

Publication Number Publication Date
CN1620108A true CN1620108A (zh) 2005-05-25
CN1299495C CN1299495C (zh) 2007-02-07

Family

ID=34757195

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101051322A Expired - Fee Related CN1299495C (zh) 2003-11-19 2003-11-19 二维数字滤波器

Country Status (1)

Country Link
CN (1) CN1299495C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101196947B (zh) * 2006-12-04 2012-06-06 富士通株式会社 电路设计支持装置和方法
CN104318534A (zh) * 2014-11-18 2015-01-28 中国电子科技集团公司第三研究所 一种实时二维卷积数字滤波系统
US9966932B2 (en) 2013-04-19 2018-05-08 Beijing Smartlogic Technology Ltd. Parallel filtering method and corresponding apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492922B1 (en) * 2000-12-14 2002-12-10 Xilinx Inc. Anti-aliasing filter with automatic cutoff frequency adaptation
CN2662565Y (zh) * 2003-11-19 2004-12-08 中国科学院沈阳自动化研究所 对视频图像进行实时预处理的二维数字滤波器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101196947B (zh) * 2006-12-04 2012-06-06 富士通株式会社 电路设计支持装置和方法
US9966932B2 (en) 2013-04-19 2018-05-08 Beijing Smartlogic Technology Ltd. Parallel filtering method and corresponding apparatus
CN104318534A (zh) * 2014-11-18 2015-01-28 中国电子科技集团公司第三研究所 一种实时二维卷积数字滤波系统
CN104318534B (zh) * 2014-11-18 2017-06-06 中国电子科技集团公司第三研究所 一种实时二维卷积数字滤波系统

Also Published As

Publication number Publication date
CN1299495C (zh) 2007-02-07

Similar Documents

Publication Publication Date Title
Sid-Ahmed Image processing, theory, algorithms and architectures
CN104112053A (zh) 一种面向图像处理的可重构架构平台设计方法
Kowalczyk et al. Real-time implementation of contextual image processing operations for 4K video stream in Zynq ultrascale+ MPSoC
Li et al. High throughput hardware architecture for accurate semi-global matching
CN1299495C (zh) 二维数字滤波器
CN2662565Y (zh) 对视频图像进行实时预处理的二维数字滤波器
CN111610963B (zh) 芯片结构及其乘加计算引擎
Arita et al. Rpv-ii: A stream-based real-time parallel vision system and its application to real-time volume reconstruction
CN106791842A (zh) 分析辅助编码
CN104318534B (zh) 一种实时二维卷积数字滤波系统
Saldana et al. FPGA-based customizable systolic architecture for image processing applications
Dong et al. A 139 fps pixel-level pipelined binocular stereo vision accelerator with region-optimized semi-global matching
Sjostrom et al. Discrete cosine transform chip for real-time video applications
RU168781U1 (ru) Устройство обработки стереоизображений
Yasri et al. VLSI based edge detection hardware accelerator for real time video segmentation system
CN110084783A (zh) 星上局部特征实时检测与匹配方法
CN116416148A (zh) 数字图像稳定处理的优化方法、系统、芯片和板卡
Ashtaputre et al. Systolic arrays with embedded tree structures for connectivity problems
CN210890867U (zh) 一种基于fpga的图像处理用显示设备
Kunzhi et al. Smart-Eyes: a FPGA-based smart camera platform with efficient multi-port memory controller
US20230252600A1 (en) Image size adjustment structure, adjustment method, and image scaling method and device based on streaming architecture
CN112330524B (zh) 一种在图像跟踪系统中快速实现卷积的装置和方法
CN2872480Y (zh) 图像角点快速提取装置
Aroutchelvame et al. An efficient architecture for lifting-based forward and inverse discrete wavelet transform
Aguilar-Ponce et al. VLSI architecture for an object change detector for visual sensors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee