CN1611014A - 用于可缩放的脱机cdma解调的装置和方法 - Google Patents

Abstract

公开了用于具有最大响应等待时间的可缩放CDMA解调的技术。一方面，指定时单元(420)产生为多个指指示周期边界的信号，脱机处理单元(410)响应于所述信号为那些指处理所保存的采样。另一方面，到来的采样被保存在RAM(532)中，而同时使用多个计数器(510A－510N)来维持指定时。RAM地址被保存在码元边界上。在脱机处理单元(410)中产生各个指的码元，它们从使用所保存的RAM地址计算的RAM位置以高于指计数器(510A－510N)的速度被计时。还给出了各种其它方面。这些方面规定了从码片时间去耦合码片速率处理，允许单个脱机处理单元(410)为多个指服务，这样减少了支持附加指所需的附加硬件，而同时维持了最大等待时间要求。

Description

用于可缩放的脱机CDMA解调的装置和方法

领域

本发明一般涉及通信，尤其涉及一种用于可缩放的脱机CDMA解调的新颖并改进了的装置和方法。

背景

广泛采用了无线通信系统来提供诸如语音、数据等各种类型的通信。这些系统可以基于码分多址(CDMA)、时分多址(TDMA)或者某些其它调制技术。CDMA系统提供了优于其它系统类型的某些好处，包括增加了的系统容量。

可以设计一CDMA系统来支持一或多个CDMA标准，比如(1)“TIA/EIA-95-BMobile Station-Base Station Compatibility Standard for Dual-Mode WidebandSpread Spectrum Cellular System”(IS-95标准)，(2)由名为“第三代合伙人计划”(3GPP)的协会提供的标准，它们包含在一组文献中，包括文献号3G TS 25.211、3G TS 25.212、3G TS 25.213和3G TS 25.214(W-CDMA标准)，(3)由名为“第三代合伙人计划2”(3GPP2)的协会提供的标准，它们包含在一组文献中，包括“C.S0002-A Physical Layer Standard for cdma2000 Spread Spectrum Systems”、“C.S0005-A Upper Layer(Layer 3)Signaling Standard for cdma2000 SpreadSpectrum Systems”以及“C.S0024 cdma2000 High Rate Packet Data Air InterfaceSpecification”(cdma2000标准)，以及(4)某些其它标准。

通常，为了处理来自一个或许多基站的更多数量的多径信号，任何CDMA系统的性能随着向接收机添加更多的指而提高。当用于扩展到来信号的码片速率提高时尤其如此，因为在接收机处可以分辨出多径信号的更多分量。其它改进性能的方法要求指数目的增加，其它方法比如接收分集，其中使用多根天线来跟踪接收信号。

CDMA解调器通常包括专用硬件，称为指前端，用于处理接收到的相对较高的码片速率数据。通常采用数字信号处理器(DSP)或其它处理器从指前端接收码元速率数据以进一步解调码元。提高任何CDMA系统的性能、或者满足对较高码片速率系统的规范的一种方式是把一个指的硬件复制多次，复制的次数等于所要求的指的数目。虽然过去成功使用了该技术，然而随着指要求的增长，所产生的硬件要求与指数目成正比的线性增长。将每个指的硬件相乘会变得非常昂贵。

此外，CDMA系统可能要求来自接收机的特定最小响应时间以便响应于一发送信号。即在对接收信号解调时有一个最大等待时间。一个例子是被截短为前向链路数据流的前向功率控制比特，如IS-95和cdma2000标准中所定义的。由于CDMA系统的容量一般是受到系统内用户生成的干扰限制的，为了使容量最大化，强制每个移动站以及时的方式响应于功率控制信号，以确保各个用户仅发送必要的功率量，从而使干扰最小。

因此，本领域中需要一种CDMA解调器，它可以被缩放以硬件有效的方式包括附加的指，而同时维持系统所强加的任何最大解调等待时间要求。

概述

这里所公开的实施例解决了对CDMA解调器的需求，所述CDMA解调器被缩放以硬件有效的方式包括附加的指而同时维持最大的解调等待时间要求。一方面，指定时单元为多个指产生指示周期边界的信号，脱机处理单元响应于该信号而为那些指处理保存的采样。另一方面，到来的采样被保存在RAM中。使用多个计数器为多个指维持指定时。RAM的地址被保存在码元边界上，通过对计数器的特定状态解码来指示。各个指的码元在脱机处理单元中产生，所述脱机处理单元比起指计数器以较高的速度被锁定。使用所保存的RAM地址来计算RAM中留给指进行处理的采样的位置。还有一方面，使用在码元边界上保存的时间基准值来索引存储器映射的PN生成器。还给出了各种其它方面。这些方面规定了从码片时间中去耦合码片速率处理，这允许单独的脱机处理单元为多个指服务。可以以最少的附加硬件来支持附加的指。与此同时，各个指的时间基准的独立控制允许最大等待时间要求内的响应时间。

本发明提供了能实现发明的各个方面、实施例和特征的方法和系统元件，下面将详细描述。

附图简述

通过下面提出的结合附图的详细描述，本发明的特征、性质和优点将变得更加明显，附图中相同的元件具有相同的标识，其中：

图1是支持多个用户的无线通信系统，它可以实现本发明的各方面；

图2描述了一CDMA接收机；

图3A和3B描述了一实时CDMA解调器；

图4描述了按照本发明配置的脱机CDMA解调器；

图5是脱机CDMA解调器的详细实施例；

图6对实时解调器和脱机处理单元间的码元处理的定时进行对比；

图7是脱机处理控制单元的地址计算部分的框图；以及

图8是描述用于脱机CDMA解调的方法的实施例的流程图。

详细描述

图1是一无线通信系统100的图，它支持多个用户，并且实现本发明的各个方面。系统100可以被设计成支持一个或多个CDMA标准和/或设计(例如W-CDMA标准、IS-95标准、cdma2000标准、HDR规范)。为了简洁，所示系统100包括与两个移动站106通信的三个基站104。基站及其覆盖区域通常总称为“小区”。在IS-95系统中，小区可以包括一个或多个扇区。在W-CDMA规范中，基站的各个扇区及扇区的覆盖区域称为小区。如这里所使用的，术语“基站”可以与术语“接入点”交换使用。术语“移动站”可以与术语“用户设备(UE)”、“订户单元”、“订户站”、“接入终端”、或者本领域已知的其它相应术语交换使用。术语“移动站”涵盖了固定的无线应用。

根据所实现的CDMA系统，各个移动站106可以在任何给定时刻在前向链路上与一个(或可能多个)基站104通信，并且可以根据移动站是否处在软切换而在反向链路上与一个或多个基站进行通信。前向链路(即下行链路)是指从基站到移动站的传输，反向链路(即上行链路)是指从移动站到基站的传输。

为了简洁，描述本发明中所使用的示例可以假定基站是信号的始发者，移动站是信号的接收者和获取者，所述信号即是前向链路上的信号。本领域的技术人员会理解，可以配备移动站以及基站发射这里所述的数据，本发明的各方面也可应用于那些情况下。这里专门使用单词“示例性”意指“充当示例、实例或说明”。这里描述为“示例性”的任何实施例都不必被视为比其它实施例更为优选或有利。

图2描述了接收机200。接收机200可以是移动站106(或者基站104，如果反向链路也类似地被定义)的组件。为了简洁，仅示出在该实施例的下列描述中所涉及的接收机的组件。信号到达天线210并且在RF前端220中被下变频。天线210可以包括用于分集接收的多根天线。多种RF下变频技术是本领域已知的。所产生的I和Q采样被递送至解调器230。来自解调器230的经解调的码元被递送至解交织器/解码器240，其中执行解交织和解码来产生输出比特。多种交织和解交织技术是本领域已知的，同样，多种用于编码和解码的技术也是本领域已知的。示例性的解码技术包括维特比解码和turbo解码。

常用的技术是把特定的硬件专用于指前端模块中以执行码片速处理，以及使用DSP来执行相对较慢的码元速率处理。图3A描述了解调器300的一种这样的配置。注意到可以代替图2的解调器230而采用解调器300以产生一现有技术接收机。指前端310包括N个指，分别是320A-320N。I/Q采样被递送至指，其中指定各个指来跟踪一多径分量。当指320A-320N之一处理了一个码元时，它可以中断DSP 330来递送用于码元速率处理的码元。DSP 330可用于控制并且为指320A-320N提供配置。从各个指320A-320N提供的码元进一步在DSP 330中被解调，使用从各个指到达的码元流之间的时偏来组合所产生的经解调的码元。组合的码元被递送至解交织器/解码器240用于解交织和解码。

图3B进一步详述了指320。I和Q采样到达抽取器340。采样递送的常用速率是码片速率的八倍，这里称为码片×8。也可以使用其它采样速率。在抽取器340中抽取输入采样流以产生正确的采样相位。结果被递送至旋转器345用于频率调整(旋转器是任选的)。然后在解扩展器350中使用IQ PN生成器355中产生的PN采样对所抽取的、经旋转的采样进行解扩展。然后在Walsh解覆盖器360中使用Walsh生成器365中生成的Walsh序列对经解扩的采样进行解覆盖。

移动站可被配置成一次接收不止一条信道。例如，移动站可以同时接收基本数据信道、辅助数据信道以及控制信道。在Walsh解覆盖器360中使用唯一的Walsh码来分离各信道。指320的几个部分可以时间共享以便解覆盖若干信道。累积各信道的码片，直到已经处理了码元的适当码片为止。中间结果分别被保存在信道1到K、380A到380K中。在Walsh解覆盖器360中产生各个经解扩和经解覆盖的码片，并且经由多路复用器390从信道380A-380K之一检取相应的部分累积值。部分累积值与Walsh解覆盖器360的输出在加法器370中相加，结果被保存在适当的信道380A-380K中。DSP 330能存在在信道1到K，380A-380K中保存的值。在已经解扩、解覆盖和累积了码元的适当码片后，DSP 330可以继续对码元执行码元速率解调，并且把来自各个指320A-320N的码元进行组合。DSP 330通常处理时间跟踪和频率跟踪同步回路，以及功率控制处理(下面将详述)。

在示例性实施例中，由K给出的各个指中的累加器数量为6。其中三个用于基本和辅助数据信道以及控制信道。此外，第四个累加器跟踪用于数据解调的按时的导频码元，第五个累加器接收用于时间跟踪指的时偏导频码元，而第六个累加器可用于接收一辅助的导频信号。

指前端一般被配备成同时处理某些数量的信道或多径信号，并且对较大数量信道的支持提供了改进的性能。提高信道支持的一种常用技术是简单地复制单个指的硬件来为尽可能多的指提供支持。然而，随着所支持的信道数量的增长，相关的硬件会变得非常昂贵。

被设计成允许增加数量的指的任何解调器也都必须满足特定的解调等待时间要求。在某些情况下，把控制信息发送到接收机，要求在特定时间量内采取一行动。该时间限制设置了延迟的边界，所述延迟会在解调接收数据时引入。

如上所述，一种这样的最大等待时间要求应用于cdma2000系统中的功率控制。在这些系统中，功率控制码元被截短成前向链路码元流以便控制由移动站在反向链路上发送到基站的功率电平。cdma2000性能规范(TIA/EIA/IS-98)要求移动站的平均输出功率处于在有效功率控制比特接收后500微秒内的其最终值的0.3dB范围内。

该要求对功率控制比特的解调和组合作出定时限制。只要在任何指上接收到功率控制比特，就必须处理该功率控制比特位使得尽可能快地设置发射机功率电平。一般而言，码片速率解调功能用于对来自码片的码元进行累积，而无须得知特定的码元是否为功率控制码元。当接收到功率控制码元时将执行进一步的码元速率解调，并且响应于此而采取适当的行动。这意味着用于解调CDMA系统的结构必须每个指都有一个定时信号，以便能够一接收到码元就处理它们。

图4描述了解调器230的示例性实施例。下面将详细描述，可以采用解调器230来有效地支持大量指。可以不引入一个完整的指而增加指支持，完整的指比如上面在图3B中描述的指320。而且，解调器230提供了维持指定时的手段，其方式是修正解调等待时间使其满足所要求的标准，比如上述的cdma2000系统的功率控制要求。

图4中，解调器230包括脱机处理单元410、指定时单元420、DSP 430以及任选的解调器/组合器引擎440。I和Q采样被接收并被保存在脱机处理单元410中。于是脱机处理单元410会比实时的指运行的更快，因为它的输入数据被保存在RAM中。这使硬件能更快地从RAM中读出采样，其速率要比采样被保存的RAM中的速率快。由于硬件不再受输入数据速率所限制，因此多指实时结构的处理要求可以由单个脱机处理单元410所代替，所述多指实时结构比如图3A和3B中所示的解调器230，所述单个脱机处理单元410比实时指计时更快。

指定时单元420为脱机处理单元410所支持的每一个指维持定时。如下详细描述，需要向指定时单元420添加极少数的硬件以支持附加的指。指定时单元与DSP 430通信，提供指定时信息并且接收时间跟踪的调整。脱机处理单元410从指定时单元420接收指特定的信号，并且向DSP 430提供为所有所支持的指累加的码元。DSP 430也可以向脱机处理单元410提供配置和控制信令。

除了上述功能以外，DSP 430从脱机处理单元410接收码元，并且对来自各个指的码元进行码元电平解调和组合。结果被递送至解交织器/解码器240。解调器/组合器440是一任选的模块，它有助于从DSP 430卸载相对高速率的码元解调。例如，辅助信道可以带有持续时间低达每码元四码片的码元。与64码片或128码片的码元相比，四码片的码元流会产生高得多的中断率以及随后的处理要求。为了消除这个来自DSP 430的相对高的中断处理，根据需要可以与DSP 430一前一后地采用解调器/组合器引擎440。解调器/组合器引擎440的输出也被递送至解交织器/解码器240。

图5描述了解调器230的更详细的实施例。下述的方框530-560是脱机处理单元410的一部分。指1计数器到指N计数器，分别是510A-510N，以及中断控制器520基本组成指定时单元420(图5中未示出)。DSP 430和任选的解调器/组合器引擎440实质上参照上述图4而起作用。DMA控制器570也包括在图5的实施例中。注意到参照图4对图5的方框进行分区仅仅为了讨论起见，因为对其子集的修改落在本发明的范围内。

如图3所示，与实时解调器300相比，解调器230用单个脱机处理单元代替N个实时指，所述脱机处理单元以比实时指快N被的数量级进行计时。例如，如果图3所示的实时指以码片×8＝9.8304MHz被计时，并且期望四个指，那么脱机处理单元就至少应该以39.3216MHz被计时。或者，增加更多硬件会降低计时速率，这实质上重新引入了类似的元件。例如，如下详细所述，使加法器数目翻倍会使所要求的速率降低两倍。通过使用这里所公开的描述，本领域的技术人员会认识到怎样用这里介绍的附加硬件来折衷脱机处理单元410的时钟速度。

图6示出一示例时间线，把怎样用实时结构处理码元与采用两个指的脱机解调器的示例性实施例进行对比。两个指仅仅是为了讨论简洁而使用，而本发明的范围内可以支持任何数量的指。在一实施例解调器中，指1会在时刻64结束码元A的处理，在时刻128结束码元B的处理，在时刻192结束码元C的处理。在该例中，图2是跟踪从指1延迟的路径。图2在时刻96结束码元A，在时刻160结束码元B，在时刻224结束码元C。

在该例中，脱机处理单元410以比任一实时指快两倍的速度计时，因此它结束码元处理要快两倍。由于采样被保存在RAM(下面描述)中，因此处理与实时情况略微地延迟，因为处理直到保存组成码元的所有采样之后才开始(这不是强制性的，但使实现较容易)。在时刻64，处理指1的码元A所要求的所有采样是可用的，因此脱机处理单元410的参数为指1设立，并且从时刻64到时刻96处理码元A。在时刻96，处理指2上的码元A所必须的采样在RAM中可用，因此配置脱机处理单元用于指2处理，并且从时刻96到时刻128处理指2的码元A。在时刻128，处理指1上的码元B所必要的采样在RAM中可用，因此配置脱机处理单元用于指1，并且从时刻128到时刻160处理码元B。该例说明了单个处理单元怎样时间共享以进行两个指的处理，本领域的技术人员会认识到怎样把这一点应用于任何数量的指。

返回图5，I和Q采样被保存在采样RAM 532中。在示例性实施例中，采样以码片×8的速率被递送。使用循环的缓冲器方法把采样连续地保存到采样RAM 532中。在一替代的实施例中，为了降低存储要求，采样在存储前被向下抽取到较低的采样速率，并且在读取后被内插回码片×8。采样RAM的大小与脱机处理中所花费的时间成正比。例如，如果一次处理一个码元，采样RAM就需要保留两个码元数量的数据以确保所有指都能在被代替前存取采样。在脱机处理单元410中可以一次处理不止一个采样，但使采样RAM 532需要成比例增长。此外，如上所讨论的，由于从采样存储到码元解调的延迟的增加，系统的最大等待时间要求可能限制所执行的脱机处理的数量。使用来自采样RAM地址生成器530的地址来寻址采样RAM 532，采样RAM地址生成器530的地址也可用于控制/指参数存储器560(下面描述)。

由于I和Q采样是从采样RAM 532读取的，因此随后的处理类似于上面在图3B中为单个实时指320所述的处理。使用抽取器534来抽取采样流以产生正确的采样相位。旋转器536是任选的，并且可用于提供频率调整。通过使用IQ PN存储器540中产生的I和Q PN序列，所抽取的且任选旋转的码元在解扩展器538中被解扩。在示例性实施例中，I和Q PN序列被保存在IQ PN存储器540中，I和Q PN生成是通过顺序地从IQ PN存储器540读取适当的PN值而实现的(下面将描述)。经解扩的采样在Walsh解覆盖器542中使用Walsh生成器544中产生的Walsh序列被解覆盖。(其它覆盖序列，比如正交可变扩展因子(OVSF)码是已知的，并且可以在本发明的范围内采用。)以类似于上面参照图3B描述的方式，通过使用加法器546和多路复用器550为多条信道(信道1到信道K、548A-548K)分别累积经解覆盖的码元。

为了在脱机处理单元410中处理指的调度，采用了计数器510A-510N，它们分别被标记为指1计数器到指N计数器。在示例性实施例中，计数器510A-510N是以码片×8计时的18位计数器。设计18位的宽度以处理cdma2000系统中所使用的PN序列的32768码片的长度，其分辨率为1/8码片(15位用于PN序列，另外3位用于1/8码片分辨率)。可以采用其它计数器宽度来处理其它CDMA系统中所使用的各种PN序列。注意到这些示例性计数器也适用于IS-95系统。

被提供给各个计数器510A-510N的时钟也用于把数据同步到采样RAM 532中，因此对于每一个进入采样RAM 532的采样，每个计数器都前进一个单位。各个计数器510A-510N为一特定的指维持定时。这样，计数器值之间的差异反映了指所跟踪的各条路径间到达时间的差异。例如，如果指N 510N的计数器比指1 510A的计数器滞后64个码片×8单位，则在指N上接收到的路径要比在指1上接收到的路径滞后8个码片单位，即码片速率为1.2288Mcps时的6.51微秒。换言之，各个指计数器510A-510N的相位与接收信号中包含的PN序列的相位对齐。如上所述，示例性实施例采用一单独计数器来为每个指记录定时。其它实施例也是可行的，它们使用具有若干延迟线或屏蔽的单个计数器来为每个指记录定时(细节未示出)。

每个指计数器510A-510N都在处理周期边界上向脱机处理单元410发出一请求，所述边界对应于1个或多个码元的边界。可以理解，每码元的码片数可以在不同的CDMA系统间变化。在示例性实施例中，常规话务的码元为64码片。注意到诸如辅助数据信道在内的某些信道，其码元宽度范围从4到128码片。在示例性实施例中，通过检测计数器的位9何时往复(其中最低有效位(LSB)被定义为位0)而由每个指计数器510A-510N每隔64码片作出处理请求。或者，当检测到所有9个LSB都是0时作出请求。其它检测机制是已知的并且落在本发明的范围内。举另一个例子，如果有128码片的码元，可以当计数器的位10往复时检测处理周期边界，或者当10个LSB等于0时检测。由于来自不同计数器的处理请求会同时发生，因此采用中断控制器520来中断来自指计数器510A-510N的各个请求，并且在它们之间仲裁。将首先处理冲突的请求之一，而同时保持其它请求未决。中断控制器520向脱机处理单元410中的控制单元/指参数存储器560发出处理请求，即中断。

控制单元/指参数存储器560为了要被服务的指而配置脱机处理单元410。它提供了：开始读出采样RAM 532的地址、读出IQ PN存储器540用于解扩展的地址、旋转器值(如果采用了旋转器536)、用于Walsh解覆盖器542中的Walsh函数、以及用于对经解扩的采样进行解覆盖的长度。这些参数中的大多数都在控制单元/指参数存储器560中由DSP 430所设立(通过标记为参数配置的连接)，并被本地地保存以便于配置脱机处理单元410用于服务各个指。

采样RAM 532读取地址，通过锁存在处理周期边界上服务的指计数器510A-510N的值可以导出IQ PN存储器540地址。图7描述了用于在示例性实施例中计算这些地址的装置。通过从被锁存的采样RAM地址中减去处理周期的持续时间可以计算出采样RAM地址。这在图7中示出为：使用加法器750从被锁存的采样RAM地址710中减去处理周期长度730以产生到采样RAM 532中的指针。例如，如果处理周期为64码片，则自上一次处理请求以来把64×8＝512个码片×8的采样输入采样RAM。如果被锁存的采样RAM地址为1536，则从1536减去512以获得读指针的值1024。

到PN存储器中的指针可以类似地计算，除了在示例性实施例中，必须补偿导频PN偏移。导频PN偏移是一个基站特定的值，它在cdma2000系统中用于区分不同的基站，而同时允许在所有基站上使用相同的PN序列。为了消除导频PN偏移的效应，必须把该基站的偏移加到被锁存的计数器值中，并且减去处理周期长度以获得到PN存储器中的读指针。这在图7中示出为：在加法器760中把被锁存的计数器值720加到导频PN偏移740，然后在加法器770中减去处理周期长度730以产生到IQ PN存储器540中的指针。对于不采用导频PN偏移的CDMA系统而言，添加导频PN偏移的步骤不是必需的。

参照图5，一旦脱机处理单元410已经结束了码元的处理，就经由直接存储器存取(DMA)570把它们发送到DSP 430中，并且当DMA完成时从控制单元/指参数存储器560向DSP 430发出中断。在另一实施例中，输出码元可以被保存到寄存器库或者一RAM中，所述RAM是在DSP地址空间中映射的存储器，而DSP 430在接收中断后读取码元。DSP 430执行诸如码元解调、组合和功率控制处理这样的任务。DSP430还为指定时和频率跟踪实现同步回路。DSP 430可以使指计数器510A-510N向后或向前旋转1/8码片以调整指定时，它可以改变被发送到旋转器用于频率跟踪的值。在已经解调并且在指上组合了码元后，DSP 430把码元输出到解交织器/解码器240。如上所述，可以任选地采用解调器/组合器引擎440来执行较高速率的码元处理。

图8描述了一种用于执行脱机CDMA解调的方法的示例性实施例。在步骤802中，保存到来的I和Q采样用于脱机处理。在步骤804中，独立地跟踪每个指的定时。在示例性实施例中，该步骤是用各个指的计数器实现的。在步骤806中，在处理周期边界上中断。在示例性实施例中，处理周期边界为64码片的码元。在步骤808中，在处理周期边界上锁存采样RAM地址和指定时。在示例性实施例中，在码元边界上锁存指计数器值和采样RAM地址。在步骤810中，如果同时应发生不止一个指，则各个指之间的仲裁中断。继续到步骤812并且使用脱机处理单元410来处理码元。在指中断仲裁情况下，推迟其余指的处理直到第一个指的处理完成为止。在步骤814中，执行码元速率解调并且组合各个指的码元以产生一码元输出。码元输出可以被传递至解交织器和/或解码器用于进一步的处理。

与上述步骤一致，在步骤816中为各个指执行时间跟踪。在步骤818中按照时间跟踪来更新指定时。在示例性实施例中，通过由DSP发送提前或推迟指令以使各个指计数器提前或推迟1/8码片的适当数量而完成时间跟踪。

与步骤814一致，在步骤820中对码元进行解调和组合，并且对已经被截短到数据流中的功率控制比特进行解码。在步骤822中，在系统所允许的最大等待时间内按照功率控制比特修改发送功率。在示例性实施例中，系统是一cdma2000系统，在功率控制比特接收的500微秒内，发送功率电平必须在其最终值的0.3dB范围内。

在前面的讨论中，已经描述了脱机CDMA解调器的各种方法和实施例。脱机CDMA解调器已经与传统的实时指结构相比较，后者中必须添加完整的指数据路径为了提高的指容量而缩放。通常，对于每个附加的指而言，这包括附加的抽取器、旋转器、解扩展器、PN生成器、Walsh生成器和解覆盖单元、用于累积的加法器、用于支持K条同步信道的K个累加寄存器、以及所有相关的指参数存储器。相反，为了扩展刚才所述的脱机CDMA解调器的指容量，支持附加指所需的唯一附加硬件是计数器(或延迟线或屏蔽)、到中断控制器和相关仲裁逻辑以支持新的指的附加输入、以及某些附加的指参数存储器。可能需要提高脱机处理器中采用的时钟速率以支持附加的指。这些方面有益于要求附加指容量的CDMA系统，而同时刚才所述的独立指定时能够维持码元处理上的迫切的等待时间要求，比如功率控制。

应该注意到，在上述所有实施例中，可以交换方法步骤而不背离本发明的范围。

本领域的技术人员可以理解，信息和信号可以用多种不同技术和工艺中的任一种来表示。例如，上述说明中可能涉及的数据、指令、命令、信息、信号、比特、码元和码片可以用电压、电流、电磁波、磁场或其粒子、光场或其粒子或它们的任意组合来表示。

本领域的技术人员能进一步理解，结合这里所公开的实施例所描述的各种说明性的逻辑块、模块和算法步骤可以作为电子硬件、计算机软件或两者的组合来实现。为了清楚说明硬件和软件间的互换性，各种说明性的组件、框图、模块、电路和步骤一般按照其功能性进行了阐述。这些功能性究竟作为硬件或软件来实现取决于整个系统所采用的特定的应用程序和设计。技术人员可以认识到在这些情况下硬件和软件的交互性，以及怎样最好地实现每个特定应用程序的所述功能。技术人员可能以对于每个特定应用不同的方式来实现所述功能，但这种实现决定不应被解释为造成背离本发明的范围。

结合这里所描述的实施例来描述的各种说明性的逻辑块、模块和算法步骤的实现或执行可以用：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件或者为执行这里所述功能而设计的任意组合。通用处理器可能是微处理器，然而或者，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器也可能用计算设备的组合来实现，如，DSP和微处理器的组合、多个微处理器、结合DSP内核的一个或多个微处理器或者任意其它这种配置。

结合这里所公开实施例描述的方法或算法的步骤可能直接包含在硬件中、由处理器执行的软件模块中或在两者当中。软件模块可能驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或本领域中已知的任何其它形式的存储媒质中。示例性存储媒质与处理器耦合，使得处理器可以从存储媒质读取信息，或把信息写入存储媒质。或者，存储媒质可以与处理器整合。处理器和存储媒质可能驻留在ASIC中。ASIC可能驻留在用户单元中。或者，处理器和存储媒质可能作为离散组件驻留在用户终端中。

上述优选实施例的描述使本领域的技术人员能制造或使用本发明。这些实施例的各种修改对于本领域的技术人员来说是显而易见的，这里定义的一般原理可以被应用于其它实施例中而不使用创造能力。因此，本发明并不限于这里示出的实施例，而要符合与这里揭示的原理和新颖特征一致的最宽泛的范围。

Claims (26)

1.一种CDMA解调器，包括：

指定时单元，用于为多个指产生指示周期边界的信号；以及

脱机处理单元，用于接收并保存采样，并且响应于周期边界信号而为多个指处理来自所保存采样的码元。

2.如权利要求1所述的解调器，还包括一数字信号处理器(DSP)，用于对与多个指相对应的经处理的码元进行码元解调和组合。

3.如权利要求1所述的解调器，还包括一引擎，用于对与多个指相对应的高速率码元进行码元解调和组合。

4.一种CDMA解调器，包括：

存储器，用于按照一存储器地址来保存采样；

指定时单元，用于为多个指的每一个产生一时间基准并且从中产生多个处理周期边界信号；

寄存器，用于响应于处理周期边界信号而保存所述存储器地址；以及

采样处理器，用于处理来自按照所保存的存储器地址标识的存储器的采样。

5.如权利要求4所述的解调器，其特征在于，通过从所保存的存储器地址中减去处理周期长度而计算用于采样处理器中的处理的存储器中采样的位置。

6.如权利要求4所述的解调器，其特征在于，所述指定时单元包括多个计数器，用于为多个指的每一个产生时间基准。

7.如权利要求4所述的解调器，其特征在于，所述指定时单元包括单个计数器和多个屏蔽，用于为多个指的每一个产生时间基准。

8.如权利要求4所述的解调器，其特征在于，所述处理周期边界是一码元。

9.如权利要求4所述的解调器，其特征在于，所述采样处理器包括：

用于产生PN值的伪随机噪声(PN)生成器；以及

解扩展器，用PN值对采样进行解扩以产生经解扩的采样。

10.如权利要求9所述的解调器，其特征在于还包括一寄存器，用于保存对应于并响应于处理周期边界信号的时间基准。

11.如权利要求10所述的解调器，其特征在于，所述PN生成器包括一存储器，其加载有PN序列值，它是按照所保存的时间基准来寻址的。

12.如权利要求11所述的解调器，其特征在于，通过从所保存的时间基准中减去处理周期长度而计算所述地址。

13.如权利要求11所述的解调器，其特征在于，通过向所保存的时间基准添加一基站特定的偏移并且从结果中减去处理周期长度而计算所述地址。

14.如权利要求9所述的解调器，其特征在于，所述采样处理器还包括：

用于产生Walsh码片的Walsh生成器；以及

Walsh解覆盖器，用于解覆盖经解扩的采样以产生经解覆盖的采样。

15.如权利要求14所述的解调器，其特征在于，所述采样处理器还包括一累加器，用于为一条或多条信道累积经解覆盖的采样。

16.如权利要求4所述的解调器，其特征在于还包括一中断控制器，用于在多个处理周期边界信号间进行仲裁。

17.如权利要求4所述的解调器，其特征在于还包括一DSP，用于处理并组合采样处理器的结果。

18.如权利要求17所述的解调器，其特征在于还包括一直接存储器存取(DMA)控制器，用于把采样处理器的输出递送至DSP。

19.一种CDMA解调器，包括：

用于为多个指产生指示周期边界的信号的装置；

用于接收并保存采样的装置；以及

用于响应于周期边界信号而为多个指处理来自所保存采样的码元的装置。

20.一种包括解调器的CDMA系统，包括：

指定时单元，用于为多个指产生指示周期边界的信号；以及

脱机处理单元，用于接收并保存采样，并且响应于周期边界信号而为多个指处理来自所保存采样的码元。

21.一种用于CDMA解调的方法，包括：

按照存储器地址把接收到的I和Q采样保存在存储器中；

为多个指产生时间基准；

按照所述多个时间基准在处理周期边界上产生中断；以及

使用脱机处理单元来处理所保存的采样。

22.如权利要求21所述的方法，还包括：

在产生中断后锁存所述存储器地址；以及

使用从锁存的存储器地址所产生的地址来存取用于处理的所保存的采样。

23.如权利要求21所述的方法，还包括在与多个时间基准中的一个或多个相对应的同步中断间进行仲裁。

24.如权利要求21所述的方法，还包括在DSP中对脱机处理单元的结果进行码元解调和组合。

25.如权利要求24所述的方法，还包括：

在DSP中为所述多个时间基准执行时间跟踪；以及

按照所述时间跟踪来更新所述多个时间基准。

26.如权利要求24所述的方法，还包括：

在DSP中执行功率控制解码；以及

按照功率控制解码修改发送功率。

Images