CN1606851A - 寻址连续数据分组 - Google Patents

寻址连续数据分组 Download PDF

Info

Publication number
CN1606851A
CN1606851A CNA028256700A CN02825670A CN1606851A CN 1606851 A CN1606851 A CN 1606851A CN A028256700 A CNA028256700 A CN A028256700A CN 02825670 A CN02825670 A CN 02825670A CN 1606851 A CN1606851 A CN 1606851A
Authority
CN
China
Prior art keywords
address
packet
subaddressing
maker
grouping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028256700A
Other languages
English (en)
Inventor
晓林·王
萨蒂什·索曼
本杰明·马歇尔
苏巴哈西斯·帕尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axiowave Networks Inc
Original Assignee
Axiowave Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axiowave Networks Inc filed Critical Axiowave Networks Inc
Publication of CN1606851A publication Critical patent/CN1606851A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种特别适于共享存储器输出缓存交换结构和相关存储器的连续数据分组寻址技术和系统，使用连续子地址生成器环，其每一个为在连续时隙中接收到的预定尺寸数据字节分组分配地址；并且产生从此基于到达时间进行排序的超级分组；和为此在共享存储器中按顺序分配存储器，在分组之间没有重叠并且在相邻的分组之间没有空洞；并且在为每个超级分组分配存储器中的一个地址之后，为超级分组中的各分组分配地址。

Description

寻址连续数据分组
技术领域
本发明涉及用于把存储器存储地址赋给来自多个输入数据线路卡或其它来源中的连续数据分组的系统和技术，尤其是针对用于把数据分组写入输出缓存交换结构的优先选定的共享存储器中的此类寻址，所述结构正如下面专利中所描述的那种类型：同此共同受让人的2001年8月28日申请的标题为″METHOD SALABLE NON-BLOCKING SHARED MEMORY OUTPUT-BUFFEREDSWITCHING OF VARIABLE LENGTH DATA PACKETS FOR PLURALITIES OF PORTSAT FULL LINE RATE，AND APPARATUS THEREFOR″(以全线速率用于多个端口的可变长度数据分组的畅销的非阻塞共享存储器输出缓存交换的方法及其设备)的共同未决的美国专利申请序列No.09/941,144，以便在分组之间没有重叠，并且在相邻数据分组之间没有空洞或者缝隙。
背景技术
虽然本发明的寻址方法也同样可以是更通常的应用，但是在此将利用上述类型的输出缓存交换结构、参考它优选的和最佳的方式使用来说明之，在其中，使用一个中央共享存储器结构，它由定义一个存储空间的多个类似的连续数据存储器信道组成，在固定的有限时间，将数据从输入端口连续地分发到连续存储器信道的连续存储单元，并且以带状形式分布在整个存储器空间。
这允许非阻塞共享存储器输出缓存数据交换，数据通过存储器信道被均一地储存。通过如此限制在每个连续存储器信道中存储来自输入端口的数据的时间，确保以非阻塞的形式把数据写入整个存储器空间及受限的延迟问题被完美解决。
正如在所述共同未决的申请中所解释的那样，此技术包含一种接收并输出要从数据业务线路卡输入端口交换到输出端口的m个数据业务流队列的方法。提供n个类似的连续数据存储器信道，每个信道具有若干存储单元，所述存储单元定义分配给m个队列的共享存储器空间。缓存用于被布置在每个存储器信道前面的m个存储单元，以便接收并缓存从线路卡通信业务流中交换到那的数据，由此提供足够的缓存来吸收来自高达n个线路卡中的猝发。在固定有限的时间期间，在每一队列中连续数据只被分发到每一连续存储器信道的相应连续单元，并且如同以前所述的，以带状形式分布在整个存储器空间，从而提供非阻塞共享存储器输出缓存数据交换I/O(输入输出)端口。来自输入端口中的每个分组(packet)从一个地址生成器中获得目的地队列中的一个地址，这定义了该分组将被存储在共享存储器中的哪个位置。如此使用输出缓存交换结构使得为一个队列所预定的分组出自所有输入端口；并且所有这些分组都被写入共享存储器中，这样，如同前面所提及的，在分组之间就没有重叠并且在相邻的分组之间没有空洞(hole)或缝隙。因此，每个分组的地址取决于预先已被分配一个地址的所有分组，并且这些分组必须按顺序被分配。
作为一个示例，一个采用利用本发明地址生成方法操作的共享存储器，它能够支持从每个10Gbps端口中接收的最小40个字节分组而对交换结构性能没有影响，每40ns固定的时隙就有一个40字节分组；并且具有每40ns分配地址容量就增加64个分组，同时在此所有这些分组属于同一队列。
本发明不必尝试推动已在其他前述方法中已建议的技术就可实现这一点。相反，正如稍后详细描述的，本发明开发了一种并行处理算法，它的地址生成器对于端口计数和带宽两者来说都是可伸缩的。
发明目的
因此，本发明的一个主要目的是：特别地(但是不独占地)并且通过一种新的并行处理可伸缩的方法来提供一种新的改进的地址生成方法，它适合于允许在输出缓存共享存储器交换结构中进行分组寻址，并且在按顺序寻址的分组之间没有重叠并且在相邻的分组之间没有空洞或缝隙。
另外一个目的是提供一种新的地址生成器，用于执行本发明寻址技术方法，并且采用连续连接的子地址生成器的环结构，沿着该环按顺序完成从子地址生成器到子地址生成器的存储分配。
另一目的是通过把当前分组尺寸加到前一子地址生成器的地址分配来在连续的子地址生成器中完成连续寻址从而提供这种新颖的地址生成，并且分组地址因此取决于预先已被赋给一个地址的所有分组，并且此类分配按顺序发生。
其它和进一步的目的将在下文中解释并且在所附权利要求中被更特别地详细说明。
附图说明
现在将参考附图描述本发明。
图1是本发明的地址生成器环结构部分的放大比例图；
图2是图1环结构的所有地址生成器对单个队列执行分组合成说明图，其中：超级分组由基于到达时间排序的接收数据分组所组成或构成；
图3示出了每个超级分组的存储空间的存储器分配分配，说明了当存储器分配移到下一子地址生成器时把超级分组尺寸加到前一超级分组地址来使用作为开始地址，图的上部示出了地址请求，而在下部，求和表达式阐明了在连续时隙传递给下一级的地址偏移；
图4是每个子地址生成器的分组分解功能的类似图表，一旦一个超级分组的开始地址已被子地址生成器分配，则同时为超级分组中的各分组分配地址；
图5，6和7分别对应图3，2和4，分别示出了具有传递给下一级的地址偏移的多个(两个)队列系统的存储器分配(图5)、两个队列系统的分组合成(图6)以及这样两个队列系统的分组分解(图7)；和
图8是优选的整体系统的整体方框操作图，它使用本发明作为前述输出缓存共享存储器交换结构的寻址生成器。
发明内容
然而，总的来说，从本发明的一个重要方面来看，本发明包含一种方法，该方法对来自多个输入数据线路卡中的连续数据分组进行寻址以允许在输出缓冲交换结构的连续共享存储块单元中进行存储器存储，每一个被分配给专用于一个输出端口的队列，该方法包括：在闭环结构中连续连接多个类似子地址生成器，每个子地址生成器能够为在多个连续时隙中接收的输入数据业务的预定尺寸数据字节分组分配地址，以产生分组合成到基于到达时间所排序的超级分组中；通过从子地址生成器中分配目的地队列中的一个初始超级分组地址来为一个超级分组分配一个连续的存储块；于是通过把超级分组尺寸加到所述初始开始地址来生成下一超级分组的开始地址，并沿着所述环的连续子地址生成器按顺序移到下一子地址生成器，从而沿着该环从一个子地址生成器到另一个地址生成器地按顺序分配共享存储器单元中的存储器，并且，在把地址赋给每个超级分组之后；同时通过基于它们的到达顺序来为超级分组中的各分组分配地址，从而在相应的子地址生成器中产生分组分解。
稍后将详细描述优选实施例和最佳模式结构。
具体实施方式
参见图8，整个系统(被申请人的受让人称为″the Agora ESF″)被示出包括以M表示的前述输出缓存共享存储器，其被连接来由本发明的地址生成器系统AGS寻址。可是，在对完整的系统进行描述之前，相信首先考虑本发明的地址生成系统是有用的。
地址生成系统的前述地址生成器环结构在附图1中被说明，它具有在闭环结构中连续连接的多个子地址生成器AG0到AGn。对于前述示例，每个子地址生成器将能够为来自线路卡或其它数据分组源的40Gbps的输入业务数据分配地址。
按照本发明的技术，整个地址分配被分成三部分：分组合成，存储器分配和分组分解。分组合成(图2)把呼入数据分组构造成为″超级分组″，在超级分组中，基于到达时间来排列分组。存储器分配(图3)是一个沿着寻址环从子地址生成器到子地址生成器的连续程序。(附图1中的AG0到AG1到AG2等等。)这通过分配一个开始地址来为一个超级分组分配连续的存储块，并通过把当前超级分组尺寸加到那个开始地址上来产生下一超级分组的开始地址----然后移到所述环的下一个子地址生成器。最后，分组分解(图4)基于到达顺序来分配超级分组中每个分组的地址。所述环的所有子地址生成器同时执行分组合成和分组分解功能。
作为一个示例，考虑图2-4的四个子地址生成器环AG0、AG1、AG2和AG3，其中，每个子地址生成器在由队列Q0中各自构成或者构造的超级分组块a0、a1、a2和a3；b0、b1、b2和b3；c0、c1、c2和C3；以及d0、d1、d2和d3表示的四个连续固定时隙中接收地址请求内的一个新的分组。参见这些图右边的时间图(″t″)，图2和3的分组合成和存储器分配功能从子地址生成器AG0开始，在时隙0，只有一个分组已经出现在子地址生成器AG0上，那么超级分组只包含一个分组。在时隙1，每个子地址生成器已经接收了两个分组，示出为不同阴影表示，构成或构造超级分组。存储器分配从子地址生成器AG0开始，当每个子地址生成器接收到所述两个分组的超级分组时，存储器分配移到子地址生成器AG1，图3。随着存储器分配沿着附图1的地址生成器环移动，至今仍然未在任何超级分组中的那些分组形成一个新的超级分组----每个超级分组用不同的阴影示出。因此存储器分配为每个超级分组分配存储空间。在这个示例中，它把地址0赋给超级分组0，然后把超级分组尺寸a0加到开始地址，这将在存储器分配移到下一子地址生成器时被使用作为开始地址。特别地，在之前提到的时隙1处，存储器分配移到子地址生成器1并分配一个开始地址
Figure A0282567000111
给图2中阴影的超级分组。然后，它把超级分组尺寸
Figure A0282567000112
加到开始地址 形成下一子地址生成器的开始地址。每个时隙，它沿着地址生成器环移到下一子地址生成器，把超级分组尺寸加到开始地址，作为下一子地址生成器的开始地址。该图因此示出了对于每个时隙每个子地址生成器的存储器分配以及下一子地址生成器的开始地址。
沿着垂直时间轴t的每个时隙，它沿着地址生成器环移到下一子地址生成器。求和块说明在每个时隙中哪一子地址生成器正在执行存储器分配，并且说明了下一地址生成器的相应开始地址。
如同以前所述的，图2的分组合成和早先描述的图4的分组分解同时发生。所以转向分组分解，如图4所示，一旦一个超级分组的开始地址被分配，则每个子地址生成器处的分组分解同时为超级分组中的各分组分配地址。在这个示例中，小写字母(a0，b0等等)表示前述的分组及其尺寸，而相应的大写字母(A0，B0等等)被用来在图4中表示赋给超级分组的各分组的地址。这种地址生成器AG0中的第一超级分组的开始地址是赋给它的A0＝0，因为在这个超级分组和分组分解中只有分组a0。在AG0中第二超级分组的开始地址A1被示出为A1＝D3+d3，它被赋给分组a1。加上a1分组尺寸的开始地址将是同一超级分组中的下一分组a2的地址A2，即，A2＝A1+a1等等。每个超级分组的每个分组将获得一个唯一地址，以便没有任何两个分组重叠并且在相邻分组之间分配的共享存储器中将不存在空洞或者缝隙。
在至今所描述的算法原理中，每个时隙，存储器分配已经移到所述环中的下一子地址生成器。可是，由于存储器分配周期----即在子地址生成器的两个连续存储器分配之间的时间----与超级分组的最大尺寸成正比，所以上述移动不是必须的。这个特性使得本发明的地址生成的并行处理成为可能，并且使得系统就端口或子地址生成器计数方面是可伸缩的(scalable)。然而，从分组到达至地址返回的延迟将会随着子地址生成器计数而增加。
此外，对于分组合成和分组分解，已经为单个队列Q0的情况说明了先前描述的操作。然而，如同前面所示，多个队列系统也可以被类似地使用，图6，5和7为此说明中的多个队列分别示出了分组合成、存储器分配和分组分解，两个队列系统说明了与在上面详细描述的各个图2，3和4的单个队列系统相同的演算方法。甚至可以使用许多完全相同的地址生成器，每个地址生成器对应一个数据队列并且每个地址生成器起始于不同的时隙。
在图6，5和7说明的两个队列系统(Q0，Q1)中，每个队列的输入模型将与先前描述的操作相同。图5的存储器分配在时隙0开始于Q0，而在时隙1开始于Q1(不同阴影)。而且，虽然两个队列的输入模型完全相同，但是每个队列的超级分组不同，如图6所特别示出。至于这种多个队列系统的分组分解(图7)，把地址赋给一个超级分组的各分组的方法将与有关于图4为单个队列系统所述的相同。当然，使用更多的队列将导致一个更大的存储器分配周期。当然，这意味着最大尺寸以及分组和地址分配延迟将增加。然而，正如早先指出的，在本发明方法的处理中，分组分解的速率必须与分组合成的速率匹配。
现在为了处理本发明地址生成系统AGS的整个结构，寻址之前描述的优选的非阻塞共享存储器输出缓存数据交换系统M，它是所述共同未决的申请类型而表示在图8中。为了说明的目的，两个输入或入口端口A和C被显示在左边，接收数据分组被发送给右边很远处的输出或出口端口B。共享存储器M中的Qn和Qn+1队列被说明性地示出为专用于输出端口B。
在操作中，接收分组AP1和AP2从线路卡中按顺序到达输入端口A。这些分组被指定给专用于输出端口B的共享存储器中的队列Qn。指定给为共享存储器中队列Qn的独立接收的分组CP1和CP2按顺序到达输入端口C。如前所述，对于说明性的分组AP1和分组AP2，正如在所述共同未决的申请所描述的，输入端口A向本发明地址生成系统AGS请求一个地址。
类似地，入口端口C为分组CP1和CP2向AGS请求一个地址。这些分组AP1、AP2、CP1和CP2可以是不同的尺寸。
地址请求可以同时发生或者按照任何顺序发生，并且本发明的地址生成器在要求的时间中处理来自端口A的这些请求，并且按照之前详细描述的方式为输入端口A生成地址A1和A2，然后还在要求的时间处理来自端口B的请求，为输入端口C产生地址C1和C2。
地址A1、A2被返回给输入端口A，而地址C1和C2被独立地返回给输入端口C，这可以按照任何顺序发生。
在输入端口A等待以便获取它们的地址的分组AP1和AP2现在与它们相应的地址标记A1和A2一起传播给共享存储器M。类似地，在端口C等待以便获取它们的地址的分组CP1和CP2现在与它们相应的地址标记C1和C2一起传播给共享存储器。共享存储器系统按照非阻塞形式传送这些分组并且这些分组被储存在专用于输出端口B的队列Qn中，正如在所述共同未决的申请中更完整详细描述的那样，完成分组到共享存储器中的写操作。
在Qn中地址A1、A2和C1、C2不需要是连续地址，因为这里可能有来自其他输入或入口端口的其他分组，其可能会占用在A1、A2、C1、C2之间的区域。输出或出口端口B被编程来基于它的带宽分配来排出队列Qn，它的带宽分配在图8这个示例中说明的为20％。
依据这种速率，输出端口B为来自队列Qn的数据做出一个数据请求，并且共享存储器子系统M在适当的时刻把来自队列Qn中的适当数据返回给输出端口B。在共享存储器适当地处理所有这些读出请求的同时其他出口端口也可能处于工作状态。在约定的时刻，分组AP1、AP2、CP1、CP2被输出端口B排出，在输出端口B的Qn的每一分配带宽，完成它们从输入端口A和C到输出端口B的预定传播。这个系统在本发明受让人的当前实验实施中为64OC-192执行这些操作，但是如同以前解释的，该方案对于现有的半导体技术以及对于多于64OC-12端口是可伸缩的。
对本领域技术人员来说也将想到进一步修改，并且这样的修改被认为落在附加权利要求所定义的本发明的精神和范围内。

Claims (25)

1.一种对来自多个输入数据线路卡的连续数据分组寻址的方法，以便允许在输出缓存交换结构的连续共享存储块单元中进行存储器存储，其每一个被赋给专用于一个输出端口的一个队列，所述方法包括：在一个闭环结构中连续连接多个类似的子地址生成器，每个子地址生成器能够为在多个连续时隙中接收的输入数据业务的预定尺寸数据字节分组分配地址，以便把分组合成产生成为基于到达时刻排序的超级分组；通过从一个子地址生成器中分配目的地队列中的一个初始超级分组地址来为一个超级分组分配一个连续的存储块；于是，通过把超级分组尺寸加到所述初始开始地址来生成下一超级分组的开始地址，并沿着所述环的连续子地址生成器按顺序移到下一子地址生成器，从而沿着所述环按顺序从子地址生成器到子地址生成器分配共享存储器单元中的存储器；并且，在把地址赋给每个超级分组之后，通过基于它们的到达顺序来为超级分组中的各分组同时分配地址，来在相应子地址生成器中产生分组分解。
2.权利要求1的方法，其中：所有子地址生成器同时执行它们各自的所述分组合成和分组分解。
3.权利要求1的方法，其中：把分组写入共享存储器单元中，以便在分组之间没有重叠并且在相邻的分组之间没有空洞。
4.权利要求1的方法，其中：在每个时隙，所述存储分配移到下一子地址生成器。
5.权利要求1的方法，其中：在超过一个时隙的一个分配时间周期之后，所述存储分配移到下一子地址生成器，所述时间周期与一个超级分组的最大尺寸成正比。
6.权利要求5的方法，其中：地址生成处理过程是并行执行，从而子地址生成器、端口计数和带宽具有可伸缩性。
7.权利要求1的方法，其中：在所有超级分组中，向每个分组提供一个唯一地址，以便在相邻的分组之间在共享存储器中不会有两个分组重叠并且不会有空洞存在。
8.权利要求3的方法，其中：所述分组分解的速率与所述分组合成的速率匹配。
9.权利要求2的方法，其中：支持64 OC192(10Gbps)输入/输出端口，并且每40ns就从线路卡中收到40字节分组。
10.权利要求9的方法，其中：每隔40ns地址分配容量就扩展64个分组，就像当所有分组属于同一队列时一样。
11.一种与一个系统结合的地址生成器，该系统对来自多个输入数据线路卡的连续数据分组进行寻址、以便允许在输出缓存交换结构的连续共享存储块单元中进行存储器存储，其中每一个均被分配给专用于一个输出端口的一个队列，该地址生成器包含：
在一个闭环结构中连续连接的多个类似子地址生成器，并且每个子地址生成器能够为在多个连续时隙中接收的输入数据业务的预定尺寸数据字节分组分配地址，以便把分组合成产生成为基于到达时刻排序的超级分组；
装置，用于通过从一个子地址生成器中分配目的地队列中的一个初始超级分组地址来为一个超级分组分配一个连续的存储块，从而沿着所述环从子地址生成器到子地址生成器按顺序分配共享存储器单元中的存储器；于是，通过把超级分组尺寸加到所述初始开始地址来生成下一超级分组的开始地址，并沿着所述环的连续子地址生成器按顺序移到下一子地址生成器；以及
分组分解装置，用于在把地址赋给每个超级分组之后，通过基于它们的到达顺序来为超级分组中的各分组同时分配地址。
12.权利要求11的地址生成器，其中所有子地址生成器同时执行它们各自的所述分组合成和分组分解。
13.权利要求11的地址生成器，其中把分组写入共享存储器单元中，以便在分组之间没有重叠并且在相邻的分组之间没有空洞。
14.权利要求11的地址生成器，其中：在每个时隙，所述存储分配装置移到下一子地址生成器。
15.权利要求11的地址生成器，其中：在超过一个时隙的一个分配时间周期之后，所述存储分配装置移到下一子地址生成器，所述时间周期与一个超级分组的最大尺寸成正比。
16.-权利要求15的地址生成器，其中地址生成处理过程是并行执行，从而子地址生成器、端口计数和带宽具有可伸缩性。。
17.权利要求11的地址生成器，其中：在所有超级分组中，向每个分组提供一个唯一地址，以便在相邻的分组之间在共享存储器中不会有两个分组重叠并且不会有空洞存在。
18.权利要求12的地址生成器，其中：所述分组分解的速率与所述分组合成的速率匹配。
19.权利要求12的地址生成器，其中支持64 OC192(10Gbps)输入/输出端口，并且每40ns就从线路卡中收到40字节分组。
20权利要求19的地址生成器，其中：每隔40ns地址分配容量就扩展64个分组，就像当所有分组属于同一队列时一样。
21.一种用于寻址连续数据分组以便允许它们存储的地址生成器，包括：
在一个闭环结构中连续连接的多个类似子地址生成器，并且每个子地址生成器能够为在多个连续时隙中接收的预定尺寸字节数据分组分配地址，并且把分组合成产生成为基于到达时刻排序的超级分组；
装置，用于通过从一个子地址生成器中分配目的地队列中的一个初始开始地址来为一个超级分组沿着所述环从子地址生成器到子地址生成器按顺序分配存储器；由此，通过把超级分组尺寸加到所述初始开始地址来生成下一超级分组的开始地址，并沿着所述子地址生成器环按顺序移到下一子地址生成器；以及
分组分解装置，用于在把地址赋给每个超级分组之后，基于它们的到达顺序来为超级分组中的各分组同时分配地址。
22.一种寻址连续数据分组以便允许它们的存储器存储的方法，所述方法包括：
在一个闭环结构中连续连接多个类似的子地址生成器，每个子地址生成器能够为在多个连续时隙中接收的输入数据业务的预定尺寸数据字节分组分配地址，以便把分组合成产生成为基于到达时刻排序的超级分组；
通过从一个子地址生成器中分配目的地队列中的一个初始开始地址来为一个超级分组分配一个连续的存储块；进而，通过把超级分组尺寸加到所述初始开始地址来生成下一超级分组的开始地址，并沿着子地址生成器环按顺序移到下一子地址生成器；以及
在把地址赋给每个超级分组之后，通过基于它们的到达顺序来为超级分组中的各分组同时分配地址，在相应子地址生成器中产生分组分解。
23.权利要求22的方法，其中：所有子地址生成器同时执行它们各自的所述分组合成和分组分解。
24.电子数据交换结构系统，用于接收并输出由所述结构从数据业务线路卡输入端口交换到输出端口的多个数据业务流，包括：共享存储器单元，它在所述结构中被赋给数据队列并具有交换到输出端口的数据的输出缓冲；地址生成器，用于对来自多个输入数据线路卡的连续数据分组寻址，以便允许在输出缓存交换结构的连续共享存储块单元中进行存储器存储，其中每一个被赋给专用于一个输出端口的一个队列；所述地址生成器具有在一个闭环结构中连续连接的多个类似子地址生成器，每个子地址生成器能够为在多个连续时隙中接收的输入数据业务的预定尺寸数据字节分组分配地址，以便把分组合成产生成为基于到达时刻排序的超级分组；装置，在地址生成器中用于通过从一个子地址生成器中分配目的地队列中的一个初始超级分组地址来为一个超级分组分配一个连续的存储块，从而沿着所述环从子地址生成器到子地址生成器按顺序分配共享存储器单元中的存储器；于是，通过把超级分组尺寸加到所述初始开始地址来生成下一超级分组的开始地址，并沿着所述子地址生成器环按顺序移到下一子地址生成器；以及，分组分解装置，在把地址赋给每个超级分组之后，基于它们的到达顺序用于为超级分组中的各分组同时分配地址；装置，用于把地址应用到各自的输入数据分组，以便允许它们在共享存储器的相应单元中以及在专用于各自输出端口的相应队列中进行存储。
25.一种特别适于共享存储器输出缓存交换结构和相关存储器的连续数据分组寻址方法，该方法包括：对于在连续时隙中接收到的预定尺寸数据字节分组的每个分配地址，使用连续子地址生成器环；产生从此基于到达时间排序的超级分组；为此在共享存储器中按顺序分配存储器，在分组之间没有重叠并且在相邻的分组之间没有空洞；并且在为每个超级分组分配存储器中的一个地址之后，为超级分组中的各分组分配地址。
CNA028256700A 2001-12-21 2002-07-04 寻址连续数据分组 Pending CN1606851A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/026,166 US6684317B2 (en) 2001-12-21 2001-12-21 Method of addressing sequential data packets from a plurality of input data line cards for shared memory storage and the like, and novel address generator therefor
US10/026,166 2001-12-21

Publications (1)

Publication Number Publication Date
CN1606851A true CN1606851A (zh) 2005-04-13

Family

ID=21830261

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028256700A Pending CN1606851A (zh) 2001-12-21 2002-07-04 寻址连续数据分组

Country Status (9)

Country Link
US (1) US6684317B2 (zh)
EP (1) EP1506641A1 (zh)
JP (1) JP2005539405A (zh)
KR (1) KR20040071225A (zh)
CN (1) CN1606851A (zh)
AU (1) AU2002317421A1 (zh)
CA (1) CA2469425A1 (zh)
IL (1) IL162240A0 (zh)
WO (1) WO2003055156A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123471B (zh) * 2006-08-09 2011-03-16 中兴通讯股份有限公司 可变带宽通信寻址数据处理方法
CN101438230B (zh) * 2006-05-04 2011-07-06 国际商业机器公司 寻址不同地址空间的不同寻址格式兼容的方法及系统
CN101521647B (zh) * 2008-02-26 2012-12-12 华为技术有限公司 子载波数据的映射方法、装置及应用该装置的基站
CN112380148A (zh) * 2020-11-30 2021-02-19 海光信息技术股份有限公司 数据传输方法和数据传输装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133428A1 (en) * 2008-04-29 2009-11-05 Freescale Semiconductor, Inc. Multiplexing and demultiplexing data
US9465576B1 (en) * 2009-10-07 2016-10-11 Cypress Semiconductor Corporation First-in-first-out (FIFO) memory devices and methods having multiple queuing
US9130885B1 (en) 2012-09-11 2015-09-08 Mellanox Technologies Ltd. End-to-end cache for network elements
US9325641B2 (en) * 2014-03-13 2016-04-26 Mellanox Technologies Ltd. Buffering schemes for communication over long haul links
US9584429B2 (en) 2014-07-21 2017-02-28 Mellanox Technologies Ltd. Credit based flow control for long-haul links
US10951549B2 (en) 2019-03-07 2021-03-16 Mellanox Technologies Tlv Ltd. Reusing switch ports for external buffer network
US11558316B2 (en) 2021-02-15 2023-01-17 Mellanox Technologies, Ltd. Zero-copy buffering of traffic of long-haul links
US11973696B2 (en) 2022-01-31 2024-04-30 Mellanox Technologies, Ltd. Allocation of shared reserve memory to queues in a network device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748618A (en) * 1986-05-21 1988-05-31 Bell Communications Research, Inc. Telecommunications interface
EP0365731B1 (en) * 1988-10-28 1994-07-27 International Business Machines Corporation Method and apparatus for transferring messages between source and destination users through a shared memory
GB2267588B (en) * 1992-06-06 1996-03-20 Motorola Inc FIFO memory system
US6049802A (en) * 1994-06-27 2000-04-11 Lockheed Martin Corporation System and method for generating a linked list in a computer memory
US6622232B2 (en) * 2001-05-18 2003-09-16 Intel Corporation Apparatus and method for performing non-aligned memory accesses

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101438230B (zh) * 2006-05-04 2011-07-06 国际商业机器公司 寻址不同地址空间的不同寻址格式兼容的方法及系统
CN101123471B (zh) * 2006-08-09 2011-03-16 中兴通讯股份有限公司 可变带宽通信寻址数据处理方法
CN101521647B (zh) * 2008-02-26 2012-12-12 华为技术有限公司 子载波数据的映射方法、装置及应用该装置的基站
CN112380148A (zh) * 2020-11-30 2021-02-19 海光信息技术股份有限公司 数据传输方法和数据传输装置

Also Published As

Publication number Publication date
IL162240A0 (en) 2005-11-20
AU2002317421A1 (en) 2003-07-09
KR20040071225A (ko) 2004-08-11
EP1506641A1 (en) 2005-02-16
US6684317B2 (en) 2004-01-27
WO2003055156A1 (en) 2003-07-03
CA2469425A1 (en) 2003-07-03
JP2005539405A (ja) 2005-12-22
US20030120894A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
US5241536A (en) Broadband input buffered atm switch
CN1606851A (zh) 寻址连续数据分组
JP3628706B2 (ja) メモリインタフェースユニット、共有メモリスイッチシステムおよび関連の方法
CA2049182C (en) Traffic shaping method and circuit
US6721271B1 (en) Rate-controlled multi-class high-capacity packet switch
US7680126B2 (en) Two-dimensional pipelined scheduling technique
CN1010539B (zh) 混合式分组交换的方法和设备
US20030037190A1 (en) Flexible FIFO system for interfacing between datapaths of variable length
CN1056968A (zh) 数据单元交换机
WO1992014319A1 (en) Packet switch with broadcasting capability for atm networks
CN1127280C (zh) 在时分多路复用网络的位流之间交换数据的方法和设备
US9634960B2 (en) Petabits-per-second packet switch employing cyclically interconnected switch units
JPH06205477A (ja) 接続交換装置及びその制御方法
JPH06205480A (ja) データレート切り換え用交換素子及び切り換え方法
CN1359241A (zh) 用于分组交换机和无源光网络的分布式调度器
JP2001513296A (ja) スケーラブル、非ブロッキング、及び高帯域幅の中央メモリ・コントローラを用いたデータ通信システム及び方法
US9281053B2 (en) Memory system and an apparatus
EP1450536A1 (en) Routing of data streams
US7346049B2 (en) Scheduling connections in a multi-stage switch to retain non-blocking properties of constituent switching elements
JPH0646469A (ja) 再構成可能なスイッチメモリー
US20030058848A1 (en) Scheduling clos networks
CN110214437A (zh) 用于存储器访问令牌重新分配的系统和方法
CN100502410C (zh) 用于分组接口的动态存储器分配
CN101425962B (zh) 分组转送方法和装置
JPH0927812A (ja) Ａｔｍスイッチのアドレス生成回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication