CN1567367A - 智能卡的存储器结构及其控制方法 - Google Patents

智能卡的存储器结构及其控制方法 Download PDF

Info

Publication number
CN1567367A
CN1567367A CN 03129678 CN03129678A CN1567367A CN 1567367 A CN1567367 A CN 1567367A CN 03129678 CN03129678 CN 03129678 CN 03129678 A CN03129678 A CN 03129678A CN 1567367 A CN1567367 A CN 1567367A
Authority
CN
China
Prior art keywords
mapping
group
address space
memory
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 03129678
Other languages
English (en)
Inventor
郭俊
周江
印义言
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Original Assignee
HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI filed Critical HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Priority to CN 03129678 priority Critical patent/CN1567367A/zh
Publication of CN1567367A publication Critical patent/CN1567367A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Memory System (AREA)

Abstract

本发明涉及一种智能卡的存储器结构及其控制方法，本发明的结构包括存储器管理单元(1)，线性物理地址空间(2)；所述的线性物理地址空间包括程序存储器(21)和外部数据存储器(22)以及非易失性存储器(23)；将程序存储器(21)中的程序计数器和外部数据存储器(22)中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元(1)的控制来映射线性物理地址空间(2)，每一组映射都可以在线性物理地址空间(2)寻址；本发明的有益效果是：由于做到了映射关系在物理上彼此不重叠，可以将各种应用程序的代码和数据完全的隔离开来，大大增加了智能卡应用的灵活性。

Description

智能卡的存储器结构及其控制方法
技术领域
本发明涉及一种智能卡的设计，尤其涉及一种智能卡的存储器结构及其控制方法。
背景技术
现今，智能卡得到了非常广泛的使用，如交通、酒店、金融及社保。正因为有着如此广泛的应用，所以智能卡需要经常更新或增加下载的程序以及经常进行大量的数据传输、加密和存储。同时要求智能卡的能耗低，对CPU的运算速度要求不高。因此，大部分的智能卡的CPU及存储器结构都是在标准的8051单片机的基础上改进得到的。
标准的8051单片机有五个独立的存储空间：
64K字节程序存储器空间(0~0FFFFH)；
256个字节内部RAM空间(0~0FFH)；
128个字节内部特殊功能寄存器空间(80H~0FFH)；
位寻址空间(0~0FFH)；
64K字节外部数据存储器空间(0~0FFFFH)。
程序存储器空间为64K字节，其地址指针为十六位的程序计数器PC。外部数据存储器空间为64K字节，其地址指针为十六位的数据指针DPTR。
但是面对日益复杂的应用，数据存储量增加，智能卡处理速度需要增加。需要扩展的数据或代码存储空间包括程序存储器和外部数据存储器，同时指令的执行速度要加快。标准8051的内核显然不能胜任。
而存储空间的增加显然不能通过增加程序计数器(PC)和数据指针(DPTR)的位数达到。因为这样的做法不够灵活，甚至无法达到某些应用的要求。比如多个应用程序在程序存储器中共存时，要求彼此在代码和数据上完全隔离，依靠上述办法就无法解决。
发明内容
本发明需要解决的技术问题是提供了一种智能卡的存储器结构及其控制方法，旨在解决目前在多个应用程序在程序存储器中共存时，不能将彼此的代码和数据上完全隔离的缺陷。
为了解决上述技术问题，本发明是通过以下技术方案实现的：
本发明的存储器结构包括存储器管理单元(MMU)，线性物理地址空间；所述的线性物理地址空间包括程序存储器(ROM)和外部数据存储器(XRAM)以及非易失性存储器(NVM)；将程序存储器中的程序计数器和外部数据存储器中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元的控制来映射线性物理地址空间，每一组映射都可以在线性物理地址空间寻址；
本发明的存储器结构控制方法是通过以下步骤实现的：
将线性物理地址空间分为程序存储器，外部数据存储器以及非易失性存储器；
将程序存储器中的程序计数器和外部数据存储器中的数据指针表示逻辑地址，设置八组映射关系；
通过存储器管理单元的控制来映射线性物理地址空间，每一组映射都可以在线性物理地址空间寻址。
与现有技术相比，本发明的有益效果是：由于做到了映射关系在物理上彼此不重叠，可以将各种应用程序的代码和数据完全的隔离开来，大大增加了智能卡应用的灵活性。
附图说明
图1是本发明的结构示意图；
图2是系统模式0-3组映射示意图；
图3是应用模式4-7组映射示意图；
图4是逻辑段指针结构示意图；
图5是线性物理地址空间寻址示意图；
图6是逻辑地址向线性物理地址空间的映射；
图7是逻辑段指针寻址示意图；
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述：
由图1、2、3、4、5、6可见：本发明的存储器结构包括存储器管理单元1，线性物理地址空间2；所述的线性物理地址空间包括程序存储器21和外部数据存储器22以及非易失性存储器23；将程序存储器21中的程序计数器和外部数据存储器22中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元1的控制来映射线性物理地址空间2，每一组映射都可以在线性物理地址空间2寻址；
所述的线性物理地址空间2是1M字节，程序存储器21的起始地址为00000H，结束地址为3FFFFH；外部数据存储器22的起始地址为40000H，结束地址为7FFFFH；非易失性存储器23的起始地址为80000H，结束地址为FFFFFH；
所述的逻辑地址是将原先的代码和数据寻址空间的地址作为逻辑地址，分别被划分成两个逻辑段，分别是逻辑程序存储器地址空间和逻辑外部数据存储器地址空间，每一个逻辑段的最大为32K字节，寻址的范围都是64K字节；
所述的八组映射关系是0-7组；
所述的第0组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第1组映射是高32K字节范围；
所述的第2组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第3组映射是高32K字节范围；
所述的第4组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第5组映射是高32K字节范围；
所述的第6组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第7组映射是高32K字节范围；
将0-3组映射关系归于系统模式，4-7组映射关系归于应用模式；
所述的逻辑段指针(映射关系)包括三个字节，第一个字节是逻辑段的长度，第二、三个字节是逻辑段在线性物理地址空间2中的基址的高四位和低八位；
所述的线性物理地址空间2是逻辑地址相对于逻辑段起始位置的偏移量加上基址；
所述的通过存储器管理单元1的控制来映射线性物理地址空间2是通过存储器管理单元1来设置除第0组之外另外的7组、决定当前应使用的映射关系以及控制智能卡内核的当前模式是系统模式或者是应用模式；
所述的非易失性存储器23可以是EEPROM。
本发明的控制方法通过以下步骤实现的：
将线性物理地址空间分为程序存储器，外部数据存储器以及非易失性存储器；
将程序存储器中的程序计数器和外部数据存储器中的数据指针表示逻辑地址，设置八组映射关系；
通过存储器管理单元的控制来映射线性物理地址空间，每一组映射都可以在线性物理地址空间寻址。
所述第一步中：所述的线性物理地址空间是1M字节，程序存储器的起始地址为00000H，结束地址为3FFFFH；外部数据存储器的起始地址为40000H，结束地址为7FFFFH；EEPROM的起始地址为80000H，结束地址为FFFFFH；
所述的第二步中：逻辑地址是将原先的代码和数据寻址空间的地址作为逻辑地址，分别被划分成两个逻辑段，分别是逻辑程序存储器地址空间和逻辑外部数据存储器地址空间，每一个逻辑段的最大为32K字节，寻址的范围都是64K字节；
所述的八组映射关系是0-7组；
所述的第0组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第1组映射是高32K字节范围；
所述的第2组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第3组映射是高32K字节范围；
所述的第4组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第5组映射是高32K字节范围；
所述的第6组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第7组映射是高32K字节范围；
将0-3组映射关系归于系统模式，4-7组映射关系归于应用模式；
所述的逻辑段指针(映射关系)包括三个字节，第一个字节是逻辑段的长度，第二、三个字节是逻辑段在线性物理地址空间中的基址的高四位和低八位；
所述的线性物理地址空间是逻辑地址相对于逻辑段起始位置的偏移量加上基址；
所述的第三步中：是通过存储器管理单元来设置除第0组之外另外的7组、决定当前应使用的映射关系以及控制智能卡内核的当前模式是系统模式或者是应用模式
下面对本发明的原理作如下描述：
本发明提出了一种存储器映射的概念，即程序计数器和数据指针表示逻辑地址，通过存储器管理单元来映射一个1M字节的线性物理地址空间。线性物理地址空间包含了程序存储器和外部数据存储器以及永久保存数据或者代码的非易失性存储器(NVM，本发明中使用的是EEPROM)。为了增加灵活性，一共设置了八组映射关系。每一组映射(第0组外)都可以在线性的物理地址空间任意寻址，这样八组映射各自独立的映射到特定的物理地址。由于EEPROM可擦写并可以在掉电时保存数据，这样就可以在出厂后在其中随意的烧入应用程序，大大增加了智能卡应用的灵活性。同时只要做到映射关系在物理上彼此不重叠，就可以将各种应用程序的代码和数据完全的隔离开来。MMU设计当中为了表明当前使用的映射关系，设置了一个指针，该指针判断程序计数器(PC)和指令执行的状态来指向相应的映射，通过这个指针进行物理地址的寻址。
存储器管理单元控制着映射关系的使用，决定当前应使用的映射关系。同时通过判断指令的执行和程序计数器的位置，MMU控制着智能卡内核的当前模式。
共有两种模式：系统模式和应用模式。系统模式下使用第0~3组映射关系，应用模式下使用第4~7组映射关系。
系统模式下，逻辑程序存储器地址空间的低32K字节范围使用第0组映射，高32K字节范围使用第1组映射；逻辑外部数据存储器地址空间的低32K字节范围使用第2组映射，高32K字节范围使用第3组映射。
应用模式下，逻辑程序存储器地址空间的低32K字节范围使用第4组映射，高32K字节范围使用第5组映射；逻辑外部数据存储器地址空间的低32K字节范围使用第6组映射，高32K字节范围使用第7组映射。
在MMU的设计中采用了逻辑段指针，即寄存器，用来指明当前所使用的映射组。逻辑段指针用于逻辑地址，程序存储器地址空间和外部数据存储器地址空间各一个指针。程序存储器段指针可以是0、1、4和5，外部数据存储器段指针可以是2、3、6和7。
八组映射关系分别对应着八组可以修改的寄存器。一组寄存器为三个字节，第一个字节指出了逻辑段的长度，第二、三个字节指出逻辑段在物理存储器地址空间中的基址的高四位和低八位。逻辑地址相对于逻辑段起始位置的偏移量加上基址就是最终需要的物理地址。
程序存储器的起始地址为00000H，结束地址为3FFFFH；外部数据存储器的起始地址为40000H，结束地址为7FFFFH；非易失性存储器的起始地址为80000H，结束地址为FFFFFH。在此基础上可以计算出ROM最大为256K字节，XRAM最大为256K字节，EEPROM最大为512K字节。这只是能够适应当前应用环境下的设置，只要芯片的生产技术和设计能力允许，完全可以继续扩充物理地址空间。
物理ROM存储器的开始包含中断入口地址和中断向量，只有从这里才能进入中断服务程序(ISR)。
为了能够在标准8051寻址能力的基础上扩充寻址的范围，标准8051的代码和数据地址作为逻辑地址通过存储器管理单元(MMU)的映射去寻址物理存储器空间的特定部分。逻辑代码和外部数据地址空间分别被划分成32K字节的两段，使用不同的映射关系寻址物理存储器。系统模式和应用模式下各使用四组映射关系。系统模式下使用第0~3组映射关系，应用模式下使用第4~7组映射关系。系统模式提供给操作系统使用，操作系统分配应用程序使用的各类资源、响应应用程序的系统调用以及划分应用程序使用的代码和数据的物理存储器。因此，第0组映射关系即系统模式下从逻辑0地址起始的32K字节的逻辑寻址空间固定的映射到物理存储器地址空间的0地址开始的32K字节空间，也就是物理ROM存储器的低32K字节。这样只有在系统模式下才能进入中断服务程序，保证中断的调用由操作系统监控。应用模式下使用不同于系统模式的另外四组映射关系，系统模式下会事先设置好这四组映射关系。
八组映射关系实际是八组寄存器。每一组寄存器包含三个字节的数据，第一个字节指出了逻辑段的长度，第二、三个字节指出逻辑段在物理存储器地址空间中的基址的高四位和低八位。逻辑段最大为32K字节，以256个字节为跨度，所以指定长度字节的低7位就可以确定逻辑段的大小，高位留待将来扩充。基址共有12位有效位，也以256个字节为跨度，所以基址可以在大小为1M字节的物理存储空间里定位。高位基址留待将来扩充时使用。
在使用某一组映射关系时物理地址的计算方法。逻辑地址PC或者DPTR相对逻辑段的起始位置取偏移量的低15位，基址地址右边加上八位0，与偏移量相加之后就得到了对应的物理地址。
八组寄存器除第0组之外其余都可以设置，而对于逻辑段向物理地址空间的映射没有任何限制。因此可以通过设置映射关系将逻辑代码映射到到ROM以及XRAM和NVM，即代码将从XRAM或NVM中执行，同理我们也可以把逻辑外部数据映射到XRAM和NVM以及ROM，这样外部数据就可以从ROM存储的代码中取出。可以把应用程序的代码存储在NVM中，需要执行时，只要将逻辑代码映射到NVM就可以从其中执行。NVM中的代码可以根据不同的应用更新，当应用发生变化时也可以修改代码后重新下载。可以看到这种存储器映射的结构具有非常大的灵活性。
此外，第4~7组映射关系是专门分配给应用程序使用的。映射寄存器中的数据是操作系统事先分配好的，只要映射的设置在物理上不重叠，就可以保证应用程序的代码和数据彼此之间被完全的隔离开来。这一点体现了这种存储器映射结构的的安全性。
存储器管理单元处在CPU和物理储存器之间，它确定当前CPU的操作模式，并根据模式选择正确的代码或者数据映射关系。在MMU的设计中，为了正确指明当前应该使用的代码或数据映射关系，我们引入了逻辑段指针的概念。段指针指出当前应该使用第几组映射关系将逻辑地址映射到物理地址。一共有两个段指针，一个代码段指针，另一个是数据段指针。如图7所示，如果当前处在系统模式下，PC位于逻辑地址8000H~FFFFH之间时，代码段指针应该置为1，即使用第1组映射关系来寻址物理地址，而DPTR位于逻辑数据地址0000H~7FFFH之间时，数据段指针应该置为2，即使用第2组映射关系来寻址物理地址。同理在应用模式下时，代码段指针应置为5，数据段指针应置为6。
段指针实际上是寄存器，通过判断模式转换的条件相应的变换取值。段指针的概念使设计的代码简单易懂、清楚明了，而且编程时思路非常的清晰。
本发明的存储器结构具有良好的扩充能力。映射寄存器组中的物理基址字段实际上只使用了12位，如果将其全部16位都利用起来的话，最大可以寻址16M字节的物理存储器地址空间。而逻辑段长度字段使用了7位，如果使用8位逻辑段的最大长度为64K字节，如果只使用6位，那么逻辑段的最大长度为16K字节。这样就可以适应不同复杂程度的应用。
综上所述，本发明相对于现有智能卡存储器管理技术的优点在于，大大增加了存储器空间，可以容纳多个应用程序，应用程序彼此间以及应用程序和操作系统间在代码和数据上完全隔离，安全性高，同时还具有很强的扩展能力。

Claims (5)

1.一种智能卡的存储器结构，其特征在于：包括存储器管理单元(1)，线性物理地址空间(2)；所述的线性物理地址空间包括程序存储器(21)和外部数据存储器(22)以及非易失性存储器(23)；将程序存储器(21)中的程序计数器和外部数据存储器(22)中的数据指针表示逻辑地址，设置八组映射关系，通过存储器管理单元(1)的控制来映射线性物理地址空间(2)，每一组映射都可以在线性物理地址空间(2)寻址。
2.根据权利要求1所述的智能卡的存储器结构，其特征在于：所述的线性物理地址空间(2)是1M字节，程序存储器(21)的起始地址为00000H，结束地址为3FFFFH；外部数据存储器(22)的起始地址为40000H，结束地址为7FFFFH；非易失性存储器(23)的起始地址为80000H，结束地址为FFFFFH；
所述的逻辑地址是将原先的代码和数据寻址空间的地址作为逻辑地址，分别被划分成两个逻辑段，分别是逻辑程序存储器地址空间和逻辑外部数据存储器地址空间，每一个逻辑段的最大为32K字节，寻址的范围都是64K字节；
所述的八组映射关系是0-7组；
所述的第0组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第1组映射是高32K字节范围；
所述的第2组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第3组映射是高32K字节范围；
所述的第4组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第5组映射是高32K字节范围；
所述的第6组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第7组映射是高32K字节范围；
将0-3组映射关系归于系统模式，4-7组映射关系归于应用模式；
所述的逻辑段指针(映射关系)包括三个字节，第一个字节是逻辑段的长度，第二、三个字节是逻辑段在线性物理地址空间2中的基址的高四位和低八位；
所述的线性物理地址空间2是逻辑地址相对于逻辑段起始位置的偏移量加上基址；
所述的通过存储器管理单元1的控制来映射线性物理地址空间2是通过存储器管理单元1来设置除第0组之外另外的7组、决定当前应使用的映射关系以及控制智能卡内核的当前模式是系统模式或者是应用模式。
3.根据权利要求1或2所述的智能卡的存储器结构，其特征在于：所述的非易失性存储器23可以是EEPROM。
4.一种智能卡的存储器结构控制方法，其特征在于是通过以下步骤实现的：
将线性物理地址空间分为程序存储器，外部数据存储器以及非易失性存储器；
将程序存储器中的程序计数器和外部数据存储器中的数据指针表示逻辑地址，设置八组映射关系；
通过存储器管理单元的控制来映射线性物理地址空间，每一组映射都可以在线性物理地址空间寻址。
5.根据权利要求4所述的智能卡的存储器结构控制方法，其特征在于：
所述第一步中：所述的线性物理地址空间是1M字节，程序存储器的起始地址为00000H，结束地址为3FFFFH；外部数据存储器的起始地址为40000H，结束地址为7FFFFH；EEPROM的起始地址为80000H，结束地址为FFFFFH；
所述的第二步中：逻辑地址是将原先的代码和数据寻址空间的地址作为逻辑地址，分别被划分成两个逻辑段，分别是逻辑程序存储器地址空间和逻辑外部数据存储器地址空间，每一个逻辑段的最大为32K字节，寻址的范围都是64K字节；
所述的八组映射关系是0-7组；
所述的第0组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第1组映射是高32K字节范围；
所述的第2组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第3组映射是高32K字节范围；
所述的第4组映射是逻辑程序存储器地址空间的低32K字节范围；
所述的第5组映射是高32K字节范围；
所述的第6组映射是逻辑外部数据存储器地址空间的低32K字节范围；
所述的第7组映射是高32K字节范围；
将0-3组映射关系归于系统模式，4-7组映射关系归于应用模式；
所述的逻辑段指针(映射关系)包括三个字节，第一个字节是逻辑段的长度，第二、三个字节是逻辑段在线性物理地址空间中的基址的高四位和低八位；
所述的线性物理地址空间是逻辑地址相对于逻辑段起始位置的偏移量加上基址；
所述的第三步中：是通过存储器管理单元来设置除第0组之外另外的7组、决定当前应使用的映射关系以及控制智能卡内核的当前模式是系统模式或者是应用模式。
CN 03129678 2003-07-04 2003-07-04 智能卡的存储器结构及其控制方法 Pending CN1567367A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03129678 CN1567367A (zh) 2003-07-04 2003-07-04 智能卡的存储器结构及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03129678 CN1567367A (zh) 2003-07-04 2003-07-04 智能卡的存储器结构及其控制方法

Publications (1)

Publication Number Publication Date
CN1567367A true CN1567367A (zh) 2005-01-19

Family

ID=34469405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03129678 Pending CN1567367A (zh) 2003-07-04 2003-07-04 智能卡的存储器结构及其控制方法

Country Status (1)

Country Link
CN (1) CN1567367A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100395729C (zh) * 2004-05-18 2008-06-18 华为技术有限公司 一种使用外部程序存储器的方法
CN102789386A (zh) * 2011-05-20 2012-11-21 上海华虹集成电路有限责任公司 扩展8051系列单片机寻址能力的方法
CN103309819A (zh) * 2013-05-30 2013-09-18 苏州亮智科技有限公司 嵌入式系统及其中的内存安全管理方法
CN104216771A (zh) * 2013-05-30 2014-12-17 华为技术有限公司 软件程序的重启方法及装置
CN109359059A (zh) * 2018-10-15 2019-02-19 珠海美佳音科技有限公司 一种减少低功耗设备Flash的擦写次数的方法
CN116055243A (zh) * 2022-09-27 2023-05-02 上海创贤半导体有限公司 一种功率半导体引线键合机控制系统地址映射的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100395729C (zh) * 2004-05-18 2008-06-18 华为技术有限公司 一种使用外部程序存储器的方法
CN102789386A (zh) * 2011-05-20 2012-11-21 上海华虹集成电路有限责任公司 扩展8051系列单片机寻址能力的方法
CN103309819A (zh) * 2013-05-30 2013-09-18 苏州亮智科技有限公司 嵌入式系统及其中的内存安全管理方法
CN104216771A (zh) * 2013-05-30 2014-12-17 华为技术有限公司 软件程序的重启方法及装置
CN103309819B (zh) * 2013-05-30 2016-06-22 苏州亮智科技有限公司 嵌入式系统及其中的内存安全管理方法
CN104216771B (zh) * 2013-05-30 2018-01-23 华为技术有限公司 软件程序的重启方法及装置
CN109359059A (zh) * 2018-10-15 2019-02-19 珠海美佳音科技有限公司 一种减少低功耗设备Flash的擦写次数的方法
CN116055243A (zh) * 2022-09-27 2023-05-02 上海创贤半导体有限公司 一种功率半导体引线键合机控制系统地址映射的方法

Similar Documents

Publication Publication Date Title
US11221961B1 (en) Configuration of nonvolatile memory as virtual devices with user defined parameters
US7509391B1 (en) Unified memory management system for multi processor heterogeneous architecture
KR101016714B1 (ko) 메모리 보호 유닛을 갖는 데이터 처리장치
KR101441188B1 (ko) 가상 시스템에서 메모리 중복 제거를 위한 기술
CN1124378A (zh) 数字处理器
CN1950802A (zh) 存储器分配
WO2018063776A1 (en) Processors, methods, systems, and instructions to determine page group identifiers, and optionally page group metadata, associated with logical memory addresses
CN1009592B (zh) 微处理器芯片上的堆栈式超高速缓冲存储器
US7043509B2 (en) Parallel non-contiguous allocation and card parsing
KR20130048206A (ko) 계층 변환 테이블 제어
US20090037501A1 (en) Method and system for managing memory for a program using area
CN101063957A (zh) 管理锁定的高速缓冲存储器中的组替换的系统和方法
EP3855318A1 (en) Apparatus and method for configuring sets of interrupts
WO2019133222A1 (en) Systems, methods, and apparatuses for patching pages
CN1567367A (zh) 智能卡的存储器结构及其控制方法
CN1816802A (zh) 用于准确的指针识别的处理器体系结构
CN2678026Y (zh) 智能卡的存储器结构
CN1801092A (zh) 一种嵌入式芯片及其程序空间扩展的方法
US20220206975A1 (en) Circuitry and methods for low-latency page decompression and compression acceleration
GB2436249A (en) Translation lookaside buffer for simultaneous multi-thread processing
EP1067461B1 (en) Unified memory management system for multi process heterogeneous architecture
CN100351813C (zh) 数字信号处理系统中访问存储单元的方法及其处理系统
CN1348132A (zh) 更名装置及处理器
CN200953143Y (zh) 一种虚拟硬件系统
EP4030292A1 (en) Autonomous and extensible resource control based on software priority hint

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication