CN1551543A - 降低多路径干扰遭遇的方法与应用其的耙式接收器 - Google Patents

Abstract

本发明提供一种降低多路径干扰遭遇的方法与应用其的耙式(RAKE)接收器，该多路径干扰是由目前CCK字元码产生。本方法首先分别依据目前和下一CCK字元码的ICI校正关联输出对目前的CCK字元码取得一组起始的候选者，并且对下一CCK字元码取得一组起始的候选者。然后，本方法自用于目前CCK字元码的每一个候选者取得第一降低ISI关联输出，以同时校正目前CCK字元码产生的ICI，以及下一CCK字元码产生的ISI。此后，从用于目前CCK字元码的每一个候选者，以及依据第一降低ISI关联输出取得第二降低ISI关联输出，其中前一CCK字元码产生的ISI将被校正。然后，依据第二降低ISI关联输出对目前CCK字元码进行解码。

Description

降低多路径干扰遭遇的方法与应用其的耙式接收器

技术领域

本发明涉及一种无线通讯系统，比如但不受限于无线局域网络(wireless local area network，WLAN)，且特别是涉及一种可以减低由于多路径传播而产生的字元码内(Intra-Symbol)和字元码中(inter-symbol)失真的一种802.11b互补码移位键(Complementary Code Keying，以下简称CCK)接收器(Receiver)。其是一种低复杂度的连结字元码的互补码移位键(CCK)解码器(A LOW-COMPLEXIT JOINT SYMBOL CCK DECODER)。

背景技术

伟伯斯彻(Webster)等人的美国专利公开案号2001/0036223揭露了一种耙式(以下称RAKE)接收器，其用于具有非常短字元码(Codeword)长度的直接展频(direct spread spectrum)信号的室内多路径WLAN中。伟伯斯彻的图6、图7、图8以及图10显示的RAKE接收器中，在接收器通道匹配滤波器(Channel Matched Filter，简称CMF)与字元码关联器间的信号处理路径中具有一嵌入式位基底(Chip-Based)回授决定均衡器(DecisionFeedback Equalizer，以下简称DFE)结构。该回授决定均衡器用于抵消字元码间干扰(inter-symbol interference，简称ISI(亦即CCK字元码间的排放过度(bleed-over))。

伟伯斯彻的图12-图14显示字元码内位干扰(Intra-Symbol ChipInterference，简称ICI)抵消器，其设计成抵消在802.11b CCK解码器中的由使用长度复变操作(乘法与加法)之后光标(post-cursor)所产生的字元码内位干扰ICI，包括各字元码(总计有高达256个字元码)的一DFE旋积(convolution)方块与一字元码关联方块。64或256个字元码内位干扰ICI输出的各输出从一独立处理路径独立计算。

在伟伯斯彻的图12中，对各字元码(总计有高达256个字元码)而言，需要三个基本建构方块：(i)一DFE旋积方块1220，利用各字元码(8个复数字符，标示为OW#Kchip)间的复数旋积与高达8个的复数DFE卷标(tap)来计算字元码关联器1230前的字元码内位干扰ICI的逐位代表；(ii)一逐位减法器1210，从方块1220的输出减去各接收的8个复数字符(方块1203)；以及(iii)一字元码关联器1230，计算各字元码(8个复数字符)与减法器1210的输出8个复数字符间的关联性。所有运算都是复数的，且被各字元码所需要。简言之，256个字元码内位干扰ICI偏差输出1212在方块1220内独立计算，在方块1210处进行平行减法，接着从该字元码关联器1230找到256个关联输出。因为各字元码关联器1230的输入1223在经字元码内位干扰ICI偏差校正后变得不同，此架构避免快速瓦许转换(Fast WalshTransform，以下简称FWT)以共同(jointly)与有效地计算所有CCK字元码的CCK关联性。

在伟伯斯彻的图13的另一实施例中，对于各字元码(共有64个字元码)，需要两个基本建构方块(具有上述的相同功能)：(i)一DFE旋积方块1340与(ii)一字元码关联器1330。所需的DFE方块与关联方块的数量从256减少为64。经由复数运算，方块1330的64个字元码内位干扰ICI输出展开成256个字元码内位干扰ICI输出。相比于图12，此架构计算后-CCK字元码关联器校正1360的字元码内位干扰ICI偏差。因而，利用64组件快速瓦许转换器1320与1至4展开方块1350，可以有效的实现能共同与有效计算CCK关联性的字元码关联器。然而，利用复数旋积1340与复数关联1330来先计算各后关联字元码内位干扰ICI偏差。接着利用1至4展开方块1350来产生全部的256个后关联字元码内位干扰ICI偏差。接着从方块1350的相关256个关联器输出减去这些后关联字元码内位干扰ICI偏差。为实施此接收器架构，需要能独立操作的64个复数旋积1340与复数字元码关联器1330。

在伟伯斯彻的图14的又一实施例中，对于各字元码(共有256个字元码)需要两个基本建构方块(具有上述的相同功能)：(i)一DFE旋积方块1440与(ii)一复数字元码关联器1430。伟伯斯彻描述了，可预计算与预储存DFE卷标。再次，在方块1440独立计算256个字元码内位干扰ICI输出，接着在方块1430的输出找到256项关联性。

总结来说，伟伯斯彻的架构需要一个位基底的DFE来做为由前一字符所产生的字元码间干扰ISI的抵消装置。另外，伟伯斯彻的架构需要大量复杂硬件与复数运算的大量运算(复数旋积与复数关联所需的复数乘法与加法)。因此，为实施伟伯斯彻的图12-图14的实施例，需要大量的功率消耗，复杂的硬件与长处理时间。

在2002年11月7号所申请，全名为“具有快速多路径干扰加密器(FastMultipath Interference Cipher，以下简称FMIC)的封包基底(Packet-Based)自由乘积(Multiplication-Free)CCK解调器”(美国专利序号第10/289,749号)中，该发明所描述的接收器是被提供给一个创新的FMIC以减低字元码内位干扰ICI，如美国专利序号第10/289,749号的图2所示，所有256个CCK字码的字元码内位干扰ICI，能够由一个创新的FMIC方块在第一运算模式(Mode 1)下连带地且有效地计算出来。而另一个运算模式(Mode 2)，在CCK解码器方块内，是由CCK关联器输出中减去相对应的字元码内位干扰ICI。该FMIC方块具有类似于CCK关联器的架构，可实现多路径转换(Fast Multipath Transform，以下简称FMT)，其利用FWT以共同与有效地计算出CCK字码间的相关性。虽在美国专利序号第10/289,749号所提出的接收器，能够成功地降低由于多路径传播(此多路径传播实质上并不在任何附加的硬件上传播)所产生的字元码内位干扰ICI，但是其(而且尤其是FMIC)却不能降低由于多路径传播而产生的字元码间干扰ISI。

由此可见，上述现有的接收器仍存在有缺陷而亟待加以进一步改进。为了解决上述问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。

有鉴于上述现有的接收器存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的低复杂度的连结字元码的互补码移位键(CCK)解码器，能够改进一般现有的接收器，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的耙式(RAKE)接收器存在的缺陷，而提供一种使用于多路径环境的耙式(RAKE)接收器，所要解决的技术问题是使其可以有效地降低字元码内位干扰ICI和字元码间干扰ISI，从而更加适于实用。

本发明的另一目的在于，提供一种使用于多路径环境的耙式(RAKE)接收器，所要解决的技术问题是使其利用最简单的运算来降低字元码内位干扰ICI和字元码间干扰ISI，从而更加适于实用。

本发明的再一目的在于，提供一种使用于多路径环境的耙式(RAKE)接收器，所要解决的技术问题是使其可以使用简单的硬件结构，来降低字元码内位干扰ICI和字元码间干扰ISI，从而更加适于实用。

本发明的再一目的在于，提供一种以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，所要解决的技术问题是使其可以利用目前互补码移位键(CCK)字元码，以有效地降低字符码内位干扰ICI和字符码间干扰ISI。

本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，该方法包括下列步骤：I、对该目前CCK字元码预先计算多数个多路径干扰偏差，以用于该目前CCK字元码，其中该些多路径干扰偏差是一字元码内位干扰(ICI)的后关联表示；II、产生该目前CCK字元码的多数个关联输出；III、依据该目前CCK字元码的该些多路径干扰偏差和该些关联输出，以获得多数个ICI校正关联输出，以用于该目前CCK字元码；IV、依据用于该目前CCK字元码的该些ICI校正关联输出，获得用于该目前CCK字元码的起始的多数个候选者的集合；V、产生用于一下一CCK字元码的该些关联输出；VI、依据该下一CCK字元码的该些多路径干扰偏差和该些关联输出，以获得用于该下一CCK字元码的该些ICI校正关联输出；VII、依据该下一CCK字元码的该些ICI校正关联输出，以获得用于该下一CCK字元码的起始的该些候选者的集合；VIII、对该目前CCK字元码的每一该些候选者而言，是获得多数个第一降低字元码间干扰(ISI)关联输出，其中该目前CCK字元码产生的该ICI和该下一CCK字元码产生的一字元码间干扰(ISI)均被校正；IX、对该目前CCK字元码的每一该些候选者和依据第一降低ISI关联输出而言，是获得多数个第二降低ISI关联输出，其中一前一CCK字元码产生的该ISI被校正；以及X、依据该些第二降低ISI关联输出，以解码该目前CCK字元码。

本发明的目的及解决其技术问题还可以采用以下的技术措施进一步实现。

前述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其中所述的步骤VIII更包括下列步骤：对用于该目前CCK字元码的每一该些候选者而言，是计算该下一CCK字元码的每一该些候选者产生的相对应的多数个后关联ISI偏差；对用于该目前CCK字元码的每一该些候选者而言，是从已计算出的该些后关联ISI偏差中，选择一最小后关联ISI偏差；以及从用于该目前CCK字元码的每一该些候选者所对应的该ICI校正关联输出中，扣除对应的该后关联ISI偏差，以获得该些第一降低ISI关联输出。

前述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其中所述的步骤IX更包括下列步骤：对用于该目前CCK字元码的每一该些候选者而言，是计算该前一CCK字元码产生的相对应的该后关联ISI偏差；以及对每一用于该目前CCK字元码的该些候选者所对应的该些第一降低ISI关联输出中，扣除该前一CCK字元码所对应的该后关联ISI偏差，以获得该些第二降低ISI关联输出。

前述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其中所述的步骤IX更包括下列步骤：对用于该目前CCK字元码的每一该些候选者而言，是计算该前一CCK字元码产生的相对应的该后关联ISI偏差；以及从用于该目前CCK字元码的每一该些候选者所对应的该些第一降低ISI关联输出中，扣除该前一CCK字元码所对应的该后关联ISI偏差，以获得该些第二降低ISI关联输出。

前述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其中所述的步骤X的解码的动作，是以该目前CCK字元码的该些候选者中，选择具有最大的该第二降低ISI关联输出值者来实现，而步骤X所产生的解码资料，是将做为一被选取CCK字元码候选者的指标以二进位表示。

前述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其中所述的步骤X的解码的动作，是以该目前CCK字元码的该些候选者中，选择具有最大的该第二降低ISI关联输出值者来实现，而步骤X所产生的解码资料，是将做为被选取的该候选者的指标以二进位表示。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种使用于多路径环境的耙式(RAKE)接收器，该耙式接收器接收多数个互补码移位键(CCK)字元码，且该些CCK字元码包括一目前CCK字元码、一前一CCK字元码和一下一CCK字元码，该耙式接收器包括：一通道判断装置，用以依据巴克码关联来判断一通道脉冲响应，并产生多数个通道匹配滤波器卷标权值、多数个回馈卷标权值和多数个前馈卷标权值；一快速多路径干扰加密(FMIC)偏差计算装置，是接收该些回馈卷标权值以及该些前馈卷标权值，用以计算多数个多路径干扰偏差，其中该些多路径干扰偏差是用于该目前CCK字元码之一字元码内位干扰ICI之后关联表示；一通道匹配滤波器，耦接该通道判断装置，用以接收该些通道匹配滤波器卷标权值，且该通道匹配滤波器具有一输出端；一CCK关联器，具有一输入端，是耦接该通道匹配滤波器的该输出端，该CCK关联器用以产生多数个关联输出；以及一解码器，具有多数个输入端，耦接至该FMIC偏差计算装置，用以接收该些多路径干扰偏差，以降低该目前CCK字元码所产生的该字元码内位干扰ICI，该些输入端是耦接至该通道判断装置，并接收该前馈卷标权值和该回馈卷标权值，用以计算由该前一CCK字元码和该下一CCK字元码所产生的该些多路径干扰偏差，并且该些输入端更耦接至该CCK关联器，以接收该些关联输出，其中该些关联输出是由该CCK关联器为了降低由该目前CCK字元码所产生的该字元码内位干扰ICI，以及由该下一CCK字元码和该前一CCK字元码所产生的一字元码间干扰ISI。

本发明的目的及解决其技术问题还可以采用以下的技术措施进一步实现。

前述的使用于多路径环境的耙式(RAKE)接收器，其更包括一选择器，具有分开的多数个输出端，耦接至该通道判断装置和该通道匹配滤波器，用以操作在分开的两种操作模式其中之一。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：

本发明提供一种以目前CCK字元码降低多路径干扰遭遇的方法，本发明所提供的方法，首先依据用于目前CCK字元码和下一CCK字元码的ICI校正关联输出，来分别对应获得用于目前CCK字元码和下一CCK字元码的数个起始的候选者的集合。接下来，本发明所提供的方法是对用于目前CCK字元码的每一个候选者的集合而言，是取得数个第一降低字元码间干扰ISI关联输出，其中因为目前CCK字元码而产生的字元码内位干扰ICI和因为下一CCK字元码而产生的字元码间干扰ISI均被校正。之后，本发明对目前CCK字元码的每一候选者和依据第一降低字元码间干扰ISI关联输出而言，是取得数个第二降低字元码间干扰ISI关联输出，其中因为前一CCK字元码而产生的字元码间干扰ISI被校正。然后依据第二降低字元码间干扰ISI关联输出，以解码目前CCK字元码。

本发明还提供一种使用于多路径环境的RAKE接收器，本发明的RAKE接收器用来接收数个CCK字元码，并且这些CCK字元码包括目前CCK字元码、前一CCK字元码和下一CCK字元码。本发明的RAKE接收器是包括用来判断通道脉冲响应的通道判断装置，以及用来接收回馈卷标权值(FeedbackTap Weight)以及前馈卷标权值(Feed-Forward Tap Weight)的FMIC偏差计算装置。而其中的回馈卷标权值和前馈卷标权值，是从通道判断装置所计算出的数个多路径干扰偏差中取得，又，这些多路径干扰偏差是目前CCK字元码的字元码内位干扰ICI的后关联表示。本发明的RAKE接收器也包括通道匹配滤波器(Channel Matched Filter，简称CMF)，用来接收由通道判断装置所产生的通道匹配滤波器卷标权值(CMF Tap Weight)，以及包括CCK关联器，其用来接收通道匹配滤波器的输出，并且CCK关联器是产生数个关联输出。本发明的RAKE接收器更包括解码器，其用来(i)、从FMIC偏差计算装置中接收数个多路径干扰偏差，用来降低目前CCK字元码所产生的字元码内位干扰ICI。(ii)、从通道判断装置接收前馈卷标权值和回馈卷标权值，以计算由前一CCK字元码和下一CCK字元码所产生的多路径干扰偏差。(iii)、从CCK关联器接收其关联输出，以降低由目前CCK字元码所产生的字元码内位干扰ICI，以及由下一CCK字元码和前一CCK字元码所产生的字元码间干扰ISI。

经由上述可知，本发明提供一种降低多路径干扰遭遇的方法与应用其的耙式(RAKE)接收器，该多路径干扰是由目前CCK字元码产生。本方法首先分别依据目前和下一CCK字元码的ICI校正关联输出对目前的CCK字元码取得一组起始的候选者，并且对下一CCK字元码取得一组起始的候选者。然后，本方法自用于目前CCK字元码的每一个候选者取得第一降低ISI关联输出，以同时校正目前CCK字元码产生的ICI，以及下一CCK字元码产生的ISI。此后，从用于目前CCK字元码的每一个候选者，以及依据第一降低ISI关联输出取得第二降低ISI关联输出，其中前一CCK字元码产生的ISI将被校正。然后，依据第二降低ISI关联输出对目前CCK字元码进行解码。

借由上述技术方案，本发明至少具有下列优点：

本发明的CCK接收器，可以有效地降低字元码内位干扰ICI和字元码间干扰ISI，从而更加适于实用。

本发明的CCK接收器，利用最简单的运算来降低字元码内位干扰ICI和字元码间干扰ISI，从而更加适于实用。

本发明的CCK)接收器，可以使用简单的硬件结构，来降低字元码内位干扰ICI和字元码间干扰ISI，从而更加适于实用。

本发明的以一目前互补码移位键(CCK)字符码降低多路径干扰遭遇的方法，可以利用目前互补码移位键(CCK)字符码，有效地降低字符码内位干扰ICI和字符码间干扰ISI。

综上所述，本发明具有上述诸多的优点及实用价值，并在同类方法及产品中未见有类似的设计公开发表或使用而确属创新，其不论在方法、产品上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1是绘示一种802.11b封包格式的示意图。

图2是绘示依照本发明一实施例的接收器的示意图。

图3是绘示依照一个多路径传播通道的现有习知的多路径强度示意图(也就是通道脉冲响应图)。

图4是绘示在RAKE之后的混合通道脉冲响应(CIR)图。

图5是绘示在RAKE之后的接收讯号中所有多路径成分的示意图。

图6和图7是绘示依照本发明一实施例的以目前CCK字元码来降低多路径干扰遭遇的方法的流程图。

22：  选择器              24：通道脉冲响应判断装置

25：  连接字元码解码器    28：通道匹配滤波器

36a： FMIC偏差计算装置    36b：CCK关联器模组(模块)

具体实施方式

以下结合附图及较佳实施例，对依据本发明提出的降低多路径干扰遭遇的方法与应用其的耙式(RAKE)接收器其具体的方法、步骤、结构、特征及其功效，详细说明如后。

以下描述本发明的最佳实施模式。此描述非用于限制本发明，只为描述本发明实施例的一般原则。本发明的范围由申请专利范围定义。在某些例子中，省略了现有习知的装置，组件，机构与方法，以免模糊本发明的描述。

无线局域网络的标准格式是802.11b。简化的802.11封包格式显示于图1中，其包含两种操作模式。封包的序言(Preamble)(模式1)为巴克(Barker)编码式，而资料部份(模式2)是以互补码移位键作调变，以提供编码后CCK位。因为不会同时操作此两模式，所以可利用共享模式1与2的硬件以降低硬件的复杂度。

请参阅图2所示，是绘示依照本发明的接收器20的方块图。以下，一开始首先对接收器20中各方块的功能加以描述说明。

802.11b传输器(Transmitter)一次传输一个资料封包至接收器20以进行处理。当传输CCK调变封包时，各8资料位经CCK编码成8个复数字符(称为一个CCK字元码或是一个CCK字元码)，该8个复数字符由该802.11b传输器逐位地依序传输。此信号经过无线通道并到达802.11b接收器(比如为接收器20)。一般无线通道的特征在于多路径传播，因此会让接收到的信号失真。此种多路径传播和其问题，将会在下文的相关的图5中再加以叙述说明。因此，实施低成本与高性能的接收器，以减轻多路径失真是非常重要的。

该接收器20，包括选择器22，通道脉冲响应判断装置24、FMIC偏差计算装置36a、通道匹配滤波器(CMF)28、CCK关联器模组36b以及连接字元码解码器25。选择器22是将接收讯号送至两条路径中其中一条。在序言处理期间，选择器22选择第一条路径(模式1)，而当对接收CCK解码时，则连接第二条路径(模式2)。

通道脉冲响应判断装置(CIR Estimation)24的输入是耦接至选择器22，而其输出耦接至FMIC偏差计算装置(FMIC Bias Computation)36a、通道匹配滤波器(CMF)28和连接字元码解码器(Joint Symbol Decoder)25。假设通道脉冲响应判断装置24在一个封包(Packet)周期内其通道脉冲响应维持不变，并且在处理每一封包的序言的期间于模式1工作。则在模式1操作的期间，通道脉冲响应判断装置24利用巴克码关联来决定一个判断的“通道脉冲响应”(CIR，又称作“多路径强度曲线”)。通道脉冲响应判断装置24的其中一组输出为通道匹配滤波器CMF卷标权值。在第四版的数字通讯(Digital Communications，Fourth Edition，J.G.Proakis，McGraw Hill，NewYork，1995，下文简称“Proakis”)的第14章中说到，最佳的通道匹配滤波器CMF卷标权值可以轻易第从判断的通道脉冲响应中取得。而为了简化硬件的架构，使用者也可以依据临界标准(Threshold Criterion)来消除路径上可以忽略的能量。通道脉冲响应判断装置24的另一组输出，是回馈FB卷标权值(以下记为B1、B2、……、B7)和前馈FF卷标权值(以下记为F1、F2、……、F7)，其分别对应包含了通道匹配滤波器的混合通道频率响应之后光标和前光标部分。这些卷标权值被(i)FMIC偏差计算装置36a用来计算FMIC偏差至连接字元码解码器25，以及(ii)连接字元码解码器25用来计算因为之前的CCK字元码和下一CCK字元码所产生的多路径干扰。

在模式1中，FMIC偏差计算装置36a所表现出来的功能，是与美国专利序号第10/289,749号的FMIC方块36a相同。而在本发明中的FMIC偏差计算装置36a的架构，也可以与美国专利序号第10/289,749号中所绘示不同的FMIC方块的结构相同。在模式1期间，本发明内的FMIC偏差计算装置36a使用由通道脉冲响应判断装置24所提供的前馈FF和后馈FB卷标权值当输入，以共同地和有效地计算64(或32、或16、或8)个多路径干扰。连接字元码解码器25是在模式2中使用这些FMIC偏差，且如下所述的有效的抵消字元码内位干扰ICI。这些由FMIC偏差计算装置36a所提供的多路径干扰，是一般接收CCK字元码(8位长)所产生的字元码内位干扰ICI的后关联表示。假设多路径的轮廓在一个封包的周期内不会改变。则每一个封包在模式1只会计算一次这些多路径干扰。稍待，这些多路径干扰(以下记为 $\mathrm{\α}\·{\mathrm{ICI}}_m=\mathrm{\α}\·{\underset{\‾}{C}}_m^H{({\hat{B}}_{\mathrm{low}}+{\hat{F}}_{\mathrm{up}})}^H{\underset{\‾}{C}}_m(m=\mathrm{0,1,2},...,255))$ 会在连接字元码解码器25从CCK关联器模组(CCK Correlator Bank)36b的输出，扣除相对应的多路径干扰值来补偿字元码内位干扰ICI所造成的影响时，在模式2中被使用到。而如美国专利序号第10/289,749号的接收器，相同的硬件结构可以用来实现模式1中的FMIC偏差计算装置36a，以及模式2中的CCK关联器模组36b。换句话说，同一种硬件结构可以被“分享(Shared)”，或是在两个不同的时机被用到，且会有两种不同的菜单现。

在模式2的操作期间，通道匹配滤波器CMF 28会使用由通道脉冲判断装置24所提供的通道匹配滤波器CMF卷标权值，将通过多路径通道的接收讯号的能量合并。在图2中，通道匹配滤波器28的输出是标示为Rk。对第k个CCK字元码而言，每一个Rk包含了八个接收位[r_8k，r_8k+1，r_8k+2，r_8k+3，r_8k+4，r_8k+5，r_8k+6，r_8k+7]。在多路径通道制定Rk的详细叙述则如图5所示，在以下的图5中会有详细的相关叙述说明。

详细地说，一个CCK字元码包含8个CCK位是由于1999年IEEE所制定的802.11b的标准。在下文中，以C＝{ C _m，m＝0，1，...，255}做为CCK编码本(Codebook)的标示，并且 C _m将会被用于标示CCK编码本中第m个CCK字元码。第k个传输CCK字元码是记为Ck：

C_k＝[c_k0，c_k1，c_k2，c_k3，c_k4，c_k5，c_k6，c_k7，]，

在此，每一个CCK位c_ki为{l，e^jπ/2，e^jπ，e^j3π/2}(或者是{e^jπ/4，e^j3π/4，e^j5π/4，e^j7π/4})中的一个四相位键移(Quadra-Phase Shift Keying，以下简称QPSK)复数数目，其中第一个指标k是表示为传输的时间顺序，而第二个指标i是表示在CCK字元码中的第i个CCK位。而Ck是CCK编码本中 C _m的其中一个。当一个802.11b的传输器工作在11Mbps模式时，会将8个资料位组合一起以决定传送的CCK字元码，而这8个位的二进位表示式是用来决定传输的CCK字元码的指标值。例如8个资料位为10000001(129的二进位表示式)，则会被编码为 C ₁₂₉来传输。而802.11b接收器的目的，就是将该8个资料位正确地加以解码。

CCK关联器模组36b是将接收位Rk(一次8个位)进行FWT，以计算8个接收位与256个CCK字元码其中的64个CCK字元码之间的关联性。这64个输出只要简单地延伸，就可以获得所有256个CCK字元码之间的关联性，其在以下的第(2)方程式中被标示为R_k ^H C _m(m＝0，1，...，255)(也如图2中所示)。本发明中的CCK关联器模组36b的架构，同样也可以与美国专利序号第10/289,749号所绘示的不同的CCK关联器模组36b相同。

本发明的图2所绘示的FMIC偏差计算装置36a和CCK关联器模组36b是分开的构件。在一般的实施例中，36a和36b这两个装置实际上可以分成两个构件，或者也可以共享同一个硬件结构(如美国专利序号第10/289,749所绘示)。

最后，连接字元码解码器25是撷取R_k ^H C _m(m＝0，1，...，255)和预先计算的FMIC偏差当作输入，并且使用程序#1和#2(以下所叙述)对CCK字元码共同地解码。而解码资料是连接字元码解码器25的输出，并且表现在802.11b接收器的输出上。

在提供连接字元码解码器25完整的描输之前，以下先要以一个数学模型来描述多路径通道。这将会看到一个字元码解码器是对此类传播通道最适合的解码器。

多路径传播时常伴随着讯号反射在墙壁、家俱、人类身上、和其它对象，而出现在成对的无线局域网络装置之间，例如传输器和接收器。在一个802.11b接收器中，CCK讯号在经过多路径传播时，会导致接收因为传输讯号随着不同时间的延迟和强度，所造成的多重复制(Multiple Copies)。若是没有适当地降低这些“反射波(Echoes)”，就会慢慢地造成接收器的表现下降，以及导致产生无法接受的品质和/或使得传输范围衰减。

为了加强在多路径传输环境中的讯杂比(Signal-to-Noise Ratio)，通常会使用例如装置28的通道匹配滤波器CMF。它也与RAKE接收器一样普遍地被熟知。通道匹配滤波器CMF 28的运作，是配合来自于通道脉冲响应判断装置24的最佳的通道匹配滤波器CMF的卷标权值。通道匹配滤波器CMF 28所输出的已判断混合通道脉冲响应，是将通道脉冲响应装置24所产生的已判断通道脉冲响应，以及通道匹配滤波器CMF 28的卷标权值取其旋积。在通道匹配滤波器CMF 28的输出中，多路径合并增益(Multipath CombiningGain)h_cmf是依据Proakis来得知。从图3中可以看到一个典型的无线局域网络多路径强度曲线，其是复制于伟伯斯彻的图9。这条曲线有较短的前光标部分和较长的后光标部分。在RAKE(CMF)以后(包含RAKE)，一个典型的已判断混合通道脉冲响应会具有大约同样长度的前光标部分和后光标部分。如图4所显示，不同的前光标和后光标路径的复数增益值被分别对应标示为Fi和Bi，其中i是用来指示在CCK位中的相关路径延迟。目标讯号是存在于混合通道脉冲响应的中央，并且接收一个由RAKE产生的处理增益h_cmf。

如本发明的图5中所揭露的，其显示处理多路径的问题。在所给的字元码中，有三种多路径干扰形式：(i)、由前一字元码所产生的字元码间干扰ISI，(ii)、由目前字元码所产生的字元码内位干扰ICI，以及(iii)、由下一字元码所产生的字元码间干扰ISI。在典型的802.11b无线局域网络中，一个传输器和一个接收器的距离，大约在数百英尺(feet)之内。一个典型的传输器是经由天线传送其讯号。讯号在到达目标接收器之前，会在多路径传播的环境中行进。在所有的接收路径中(不太可能只有一条路径)，会具有许多的反射，这些反射在超过700英尺的传输距离下，仍然强大到能够被侦测。一个CCK字元码大约727ns长，我们可以安全地假设，多路径干扰只来自于目前CCK字元码和相邻的两个CCK字元码。图5是绘示了所有的多路径干扰成分。

在图5中，假设有三个CCK字元码为#0(前一字元码)，#1(目前字元码)和#2(下一字元码)，其分别经由多路径环境被顺序的传送出去，并且被CCK接收器20所接收。在图5中所显示的每一列(Row)表示一个特定的路径，并且所显示的每一行(Column)是一个特定的时间情况。C的第一个下标为CCK字元码(字元码)的数目，而第二个下标是CCK字元码中位的指标。接收位rk是从通道匹配滤波器CMF 28的输出中取样(Sample)，而rk等于具有来自于混合通道频率响应的前光标权值Fi和后光标权值Bi所加权的行总和。例如r8为首的这一行，请合并参阅图4之后我们可以得到：

r₈＝F₇c₁₇+F₆c₁₆+F₅c₁₅+F₄c₁₄+F₃c₁₃+F₂c₁₂+F₁c₁₁+h_cmfc₁₀+

    B₁c₀₇+B₂c₀₆+B₃c₀₅+B₄c₀₄+B₅c₀₃+B₆c₀₂+B₇c₀₁

在通道匹配滤波器CMF 28的输出，假如我们从CCK字元码#1来看每一个接收位rk，会看到有一个目标讯号(请看到图5有一条被命名为“目标CCK字元码”的路径)，以及其它的14个多路径干扰成分：其分别由前一CCK字元码(字元码#0)、目前字元码(字元码#1)和下一CCK字元码(字元码#2)所产生的七个前光标干扰(请看图5中的前光标多路径ISI(字元码间干扰)和ICI(字元码内位干扰))，以及七个后光标干扰(请看图5中的后光标多路径ISI和ICI)。

假设忽略外加的噪声，则在图5中所表示的所有讯号和多路径干扰成分，可以用一个矩阵方程式来描述：

R₁＝B_upC₀+H_BhFC₁+F_lowC₂

在此，则分别令接收字元码R1和三个传输字元码(前一字元码C₀、目前字元码C₁和下一字元码C₂)为：

R＝[r₈，r₉，r₁₀，r₁₁，r₁₂，r₁₃，r₁₄，r₁₅]^T

C₀＝[c₀₀，c₀₁，c₀₂，c₀₃，c₀₄，c₀₅，c₀₆，c₀₇]^T

C₁＝[c₁₀，c₁₁，c₁₂，c₁₃，c₁₄，c₁₅，c₁₆，c₁₇]^T

C₂＝[c₂₀，c₂₁，c₂₂，c₂₃，c₂₄，c₂₅，c₂₆，c₂₇]^T

而由前一字元码和下一字元码所产生的多路径干扰被描述为以下的B_up和F_low：

$B_{\mathrm{up}}=\left[\begin{array}{cccccccc}0& B_7& B_6& B_5& B_4& B_3& B_2& B_1\\ 0& 0& B_7& B_6& B_5& B_4& B_3& B_2\\ 0& 0& 0& B_7& B_6& B_5& B_4& B_3\\ 0& 0& 0& 0& B_7& B_6& B_5& B_4\\ 0& 0& 0& 0& 0& B_7& B_6& B_5\\ 0& 0& 0& 0& 0& 0& B_7& B_6\\ 0& 0& 0& 0& 0& 0& 0& B_7\\ 0& 0& 0& 0& 0& 0& 0& 0\end{array}\right];$

$F_{\mathrm{low}}=\left[\begin{array}{cccccccc}0& 0& 0& 0& 0& 0& 0& 0\\ F_7& 0& 0& 0& 0& 0& 0& 0\\ F_6& F_7& 0& 0& 0& 0& 0& 0\\ F_5& F_6& F_7& 0& 0& 0& 0& 0\\ F_4& F_5& F_6& F_7& 0& 0& 0& 0\\ F_3& F_4& F_5& F_6& F_7& 0& 0& 0\\ F_2& F_3& F_4& F_5& F_6& F_7& 0& 0\\ F_1& F_2& F_3& F_4& F_5& F_6& F_7& 0\end{array}\right]$

在其间，接收讯号也包括字元码内位干扰ICI(例如因为多路径传播所产生的目前CCK字元码#1的多重影像)。因此以下以一个矩阵，来描述所有CCK字元码的多路径影响：

$H_{\mathrm{BhF}}=\left[\begin{array}{cccccccc}{h}_{\mathrm{cmf}}& F_1& F_2& F_3& F_4& F_5& F_6& F_7\\ B_1& h_{\mathrm{cmf}}& F_1& F_2& F_3& F_4& F_5& F_6\\ B_2& B_1& h_{\mathrm{cmf}}& F_1& F_2& F_3& F_4& F_5\\ B_3& B_2& B_1& h_{\mathrm{cmf}}& F_1& F_2& F_3& F_4\\ B_4& B_3& B_2& B_1& h_{\mathrm{cmf}}& F_1& F_2& F_3\\ B_5& B_4& B_3& B_2& B_1& h_{\mathrm{cmf}}& F_1& F_2\\ B_6& B_5& B_4& B_3& B_2& B_1& h_{\mathrm{cmf}}& F_1\\ B_7& B_6& B_5& B_4& B_3& B_2& B_1& h_{\mathrm{cmf}}\end{array}\right]=B_{\mathrm{low}}+h_{\mathrm{cmf}}I+F_{\mathrm{up}}$

在此，由目前字元码之后光标和前光标所产生的多路径干扰，是由以下的B_low和F_up矩阵来描述：

$B_{\mathrm{low}}=\left[\begin{array}{cccccccc}0& 0& 0& 0& 0& 0& 0& 0\\ B_1& 0& 0& 0& 0& 0& 0& 0\\ B_2& B_1& 0& 0& 0& 0& 0& 0\\ B_3& B_2& B_1& 0& 0& 0& 0& 0\\ B_4& B_3& B_2& B_1& 0& 0& 0& 0\\ B_5& B_4& B_3& B_2& B_1& 0& 0& 0\\ B_6& B_5& B_4& B_3& B_2& B_1& 0& 0\\ B_7& B_6& B_5& B_4& B_3& B_2& B_1& 0\end{array}\right];$

$F_{\mathrm{up}}=\left[\begin{array}{cccccccc}0& F_1& F_2& F_3& F_4& F_5& F_6& F_7\\ 0& 0& F_1& F_2& F_3& F_4& F_5& F_6\\ 0& 0& 0& F_1& F_2& F_3& F_4& F_5\\ 0& 0& 0& 0& F_1& F_2& F_3& F_4\\ 0& 0& 0& 0& 0& F_1& F_2& F_3\\ 0& 0& 0& 0& 0& 0& F_1& F_2\\ 0& 0& 0& 0& 0& 0& 0& F_1\\ 0& 0& 0& 0& 0& 0& 0& 0\end{array}\right]$

以及在R内的目标讯号是具有一个时数的通道匹配滤波器增益h_cmf，其可以用一个8乘8的单位矩阵来加以描述。

一般来说，接收讯号R_k是被用于对目前字元码C_k来解码，其可以被描述为：

R_k＝[r_8k，r_8k+1，r_8k+2，r_8k+3，r_8k+4，r_8k+5，r_8k+6，r_8k+7]

＝B_upC_k-1+H_BhFC_k+F_lowC_k+1＝B_upC_k-1+B_lowC_k+h_cmfC_k+F_upC_k+F_lowC_k+1Eq.(1)

在实际的接收器运作中，通道脉冲响应判断装置24是为了多路径强度曲线而提供判断，其中多路径强度曲线可以描述为(B_up，H_BhF，F_low)或是(B_up，B_low，h_cmf，F_up，F_low)。以下，

和 被用来分别表示B_up，B_low，h_cmf，F_up以及F_low的估计值。

请参照图5中被命名为目前字元码的数行，从其中可以辨识出四个多路径干扰成分。每一个多路径干扰的成分，都形成一个类似三角形的形状(用虚线围起来的区域)。其中，有第一三角形(见范围内所有的CCK字元码C的第一个下标都是0)是用来表示由目前字元码所产生的字元码间干扰ISI，第二和第三三角形(见范围内所有的CCK字元码C的第一个下标都是1)是用来表示由目前字元码所产生的字符内位干扰ICI，以及第四三角形(见范围内所有的CCK字元码C的第一个下标都是2)是用来表示由下一字元码所产生的字元码间干扰ISI。

总结来说，上述完整的数学模型，是用来描述在典型的无线局域网络中多路径传播通道相遇的情形。因此我们可以观察到，当一个CCK字元码进行解码时，一个最佳的CCK字元码解码器，需要考虑到所有因为CCK字元码本身以及两个相邻CCK字元码所造成的多路径干扰。

此外，本发明提供一种低复杂度且近似完美的连接字元码解码器，是使用连续接收字元码中的资料，以共同地对每一个CCK字元码解码。在本发明的图2中的接收器20，具有CCK关联器模组36b，是将一个RAKE接收器或是通道匹配滤波器CMF 28的输出(在第(1)方程式和图2中的Rk)当作输入，并且获得接收讯号R_k和所有可能的(Potential)CCK字元码C _m(m＝0，1，...，255)：

$R_k^H{\underset{\‾}{C}}_m={(B_{\mathrm{up}}{C}_{k-1}+B_{\mathrm{low}}{C}_k+h_{\mathrm{cmj}}{C}_k+F_{\mathrm{up}}{C}_k+F_{\mathrm{low}}{C}_{k+1})}^H{\underset{\‾}{C}}_m---\mathrm{Eq}.\left(2\right)$

在此，{}^H被记作hermitian方程式(也就是所谓的“复数转置(ComplexTranspose)”方程式)。连接字元码解器25是将多路径干扰所掺杂的关联输出R_k ^H C _m(m＝0，1，..，255)、通道脉冲响应判断装置24所计算出的前馈FF和后馈FB卷标权值、以及FMIC偏差计算装置36a之前计算FMIC偏差值(在模式1期间取得)当作输入，并且进行连接字元码多路径干扰抵消，以获得近似完美的解码效果。

更完全地来认识本发明，首先必须指出，实现一个连接字元码解码器的最主要的挑战，是在于其本身的复杂度。在对第k个传输CCK字元码Ck解码时，在每一个256个关联输出中，目标位是以下式来表示：

                (h_cmfC_k)^H C _m

对正确的CCK字符符号(当C_k＝ C _m)而言，目标讯号为一个实数。而我们可以观察到，第(2)方程式是一个实际地复数运算。当接收器运作时，为了节省硬件的架构，在第(2)方程式中所有的目标讯号和多路径干扰的项目，我们可以忽略其虚数(Iaginary)的部分，而只要对其实数部分加以运算。在以下，当我们为了节省硬件的架构，而只要计算目标讯号或是多路径干扰的项目的实数部分时，并不会特别地去强调。熟习此技艺者当可以知道，一个简化的实施例只考虑实部(Real Part)的运算是合理的。在CCK关联器模组36b的输出，其多路径干扰失真是表示为：

(a)由前一字元码C_k-1所产生的字元码间干扰ISI：(B_upC_k-1)H C _m

(b)由目前字元码Ck所产生的字元码内位干扰ICI：(B_lowC_k+F_upC_k)^H C _m

(c)由下一字元码Ck+1所产生的字元码间干扰ISI：(F_lowC_k+1)^H C _m

对上述(a)中起因于目前CCK字元码的多路径失真而言，我们可以用和C_k-1来判断起因于依据每一可能的目前字元码 C _m的多路径失真。若是非常靠近B_up，并且过去字元码被正确的解码(例如 ${\hat{C}}_{k-1}=C_{k-1}$ )，我们就可以扣除来自于第m个CCK相关器输出的 ${\left({\hat{B}}_{\mathrm{up}}{\hat{C}}_{k-1}\right)}^H\underset{\‾}{C_m},$ 以有效地抵消此多路径失真。

为了表示上述(b)中起因于目前字元码(ICI)的多路径失真，我们可以用下列的式子来判断字元码内位干扰ICI偏差：

${\mathrm{ICI}}_m={\underset{\‾}{C}}_m^H{({\hat{B}}_{\mathrm{low}}+{\hat{F}}_{\mathrm{up}})}^H{\underset{\‾}{C}}_m$

其中m＝0，1，2，…，255，在此是用m将每一个256个CCK字元码候选者编号。我们可以观察到，当(b)中所示的字元码内位干扰ICI偏差具有一个C_k和一个 C _m，上述(b)中所示的字元码内位干扰ICI偏差，是不等于上述的已判断字元码内位干扰ICI偏差，而已判断字元码内位干扰ICI偏差则具有两个 C _m。注意一点，C_k还没有被解码。上述的已判断字元码内位干扰ICI偏差都很相近，是因为目前CCK字元码(C_k)可以只是256个CCK字元码( C _m)中的一个。因此，已判断字元码内位干扰ICI偏差只有对正确的目前CCK字元码才是正确的。依据每一其它的255个CCK字元码，当已判断字元码内位元干扰ICI偏差被依附在相对应的CCK关联器模组36b的关联输出时，失真会更加的严重。因此当我们需要接收器的架构保持简单时，只能够降低这种多路径失真。为了提供最好的降低效果，在以下我们提供了一个轻偏差(Soft Bias)：

$\mathrm{\α}\·{\mathrm{ICI}}_m=\mathrm{\α}\·{\underset{\‾}{C}}_m^H{({\hat{B}}_{\mathrm{low}}+{\hat{F}}_{\mathrm{up}})}^H{\underset{\‾}{C}}_m$

其中0≤α≤1。而最佳的α值可以由计算机模拟来寻得。

基于同样的原因，上述(c)中起因于下一CCK字元码(C_k+1)的多路径失真也能被降低。以下我们可以提供一个轻偏差来降低起因于下一CCK字元码(C_k+1)的多路径干扰：

$\mathrm{\β}\·{\underset{\‾}{C}}_m^H{\hat{F}}_{\mathrm{low}}^H{\underset{\‾}{C}}_m$

其中0≤β≤1。而最佳的β值可以由计算机模拟来寻得。

总合来说，当对第k个传输CCK字元码C_k解码时：

1)多路径干扰失真(a)可以用回馈FB卷标和前一字元码C_k-1的估计值来移除。

2)多路径干扰失真(b)可以用回馈FB和前馈FF卷标的估计值来降低。

3)多路径干扰失真(c)可以用前馈FF卷标和下一字元码C_k+1的估计值来降低。

为了让系统有最好的表现，理论上我们要降低在图5中四个三角形所表示的所有多路径干扰失真。这需要回馈FB和前馈FF卷标的估计值，以及前一字元码和下一字元码的估计值。一般来说，当考虑一个字元码C_k的解码时，我们可以假设前一字元码C_k-1已经被解码，并且我们需要用于下一字元码C_k+1的估计值。因此最理想的情况，第k个字元码是依据256个关联器输出(R_k ^H C _m)、多路径通道描述 $({\hat{B}}_{\mathrm{up}},{\hat{B}}_{\mathrm{low}},{\hat{F}}_{\mathrm{up}},\mathrm{and}{\hat{F}}_{\mathrm{low}}),$ 解码的解码的前一字元码 和下一接收字元码的估计值来进行解码。为了作一个决定来顾虑到目前CCK字元码，在此需要注意，一个CCK字元码延迟是需要取得下一字元码的估计值。

因为有256个CCK字元码候选者，我们可以想象，在目前CCK字元码C_k进行最后解码之前，一个连接字元码解码器，是需要个目前字元码和下一字元码所有65536(＝256²)个组合的可能性估计值。这个巨大数字，是使得在设计此种连接解码器上变得不切实际。因此我们的目的，在于设计一个低复杂度的连接解码器，其可以不用去计算所有65536个字元码而能有效地降低所有的多路径干扰失真。

以下描述一个近似完美的低复杂度连接字元码解码器25。该连接字元码解码器25的要点，在于进行连接解码之前，找出用于目前字元码C_k的M_k个起始估计值(M_k是远小于256)，以及用于下一字元码C_k+1的M_k+1个起始估计值(M_k+1是远小于256)。因此，当为了决定字元码C_k时，只有M_kM_k+1个组合需要用于连接字元码解码器25的运算。这种减少组合的数目是为了可以简单地将接收器20实现而考虑，并且在移除或是降低所有的多路径干扰失真(例如四个三角形)都有极佳的表现。

连接字元码解码器25包括了完成以下所叙述的程序#1和#2的硬件，以按照顺序共同地和有效地对多路径干扰所在的传输CCK字元码解码。熟习此技艺者可以轻易地依据以下程序#1和#2的描述，来实现连接字元码解码器。以下程序#1的描述，是指出对目前CCK字元码C_k和下一CCK字元码C_k+1来取得起始估计值，

程序#1：对第k个传输CCK字元码C_k和第k+1个传输CCK字元码C_k+1来取得起始估计值：

需要的输入：

(a)CCK关联器模组36b的输入：R_k ^H C _m(m＝0，1，2，...，255)和R_k+1 ^H C _m。

(b)FMIC偏差计算装置36a的输入： $\mathrm{\α}\·{\mathrm{ICI}}_m=\mathrm{\α}\·{\underset{\‾}{C}}_m^H{({\hat{B}}_{\mathrm{low}}+{\hat{F}}_{\mathrm{up}})}^H{\underset{\‾}{C}}_m:$

FMIC偏差计算装置36a(可以与美国专利序号第10/289,749号的方块36a相同)是用来有效地预先计算这些多路径干扰输出，为了使每一个CCK字元码(用m来标示)具有由计算机模拟的最佳的α。α是一个介于0至1的数字。这些多路径输出是用来表示起因于目前CCK字元码的已判断字元码内位干扰ICI偏差。在每一个封包的序言期间，多路径干扰输出只会被计算计算一次，并且将之储存来用于所有的256个字元码。

步骤1：依据CCK关联器模组36b的关联器输出R_k ^H C _m，是使用FMIC偏差计算装置36a的预先计算的字元码内位干扰ICI偏差，以获得ICI校正关联输出(ICI-Corrected correlation Outputs)以当作第k个(例如目前的)传输字元码(或是字元码)。更详细地说，依据每一个256个关联器输出(以m来标记)，扣除来自于CCK关联输出R_k ^H C _m的相对应的多路径干扰α·ICI_m，以获得ICI校正关联输出来当作第k个传输字元码。为了执行此步骤，可能会使用CCK字元码和多路径干扰偏差的对称特性以将偏差的数目降低，是由256减至32或是16，就如美国专利序号第10/289,749号所述，并且仍然可以达到同等级的表现。

步骤2：从由步骤1所取得的256个校ICI校正关联输出中间，选择M_k个CCK字元码，其ICI校正关联输出是最大的M_k值。这些M_k个CCK字元码是用于目前CCK字元码C_k的起始估计值，其被标示为 ${\hat{C}}_{k,i}(i=\mathrm{1,2},...,M_k).$ 以下为求方便描述，则令P_k，i来表示对应于 ${\hat{C}}_{k,i}(i=\mathrm{1,2},...,M_k)$ 的ICI校正关联输出。

步骤3：在一个延迟之后，当关联器输出R_k+1 ^H C _m对于下一(第k+1)CCK字元码或是字元码变成有用的时候，则重复上述的步骤1，以获得用于第k+1个传输字元码的ICI校正关联输出，并且重复上述的步骤2，以获得用于下一CCK字元码C_k+1的M_k+1个起始估计值，是被标示为 ${\hat{C}}_{k+1,j}(j=\mathrm{1,2},...,M_{k+1}).$ 以下为求方便描述，则令P_k+1，j来表示对应于 ${\hat{C}}_{k+1,j}(j=\mathrm{1,2},...,M_{k+1})$ 的ICI校正关联输出。

程序#1结束

补充上述的步骤1，起因于CCK字元码本身的多路径失真(例如字元码内位干扰ICI)，是已经由关联输出来降低。这就是为什幺我们可以有效地在步骤2中来决定M_k或是M_k+1个起始估计值。

随着程序#1中用于目前和下一CCK字元码所取得的起始估计值，我们准备使用程序#2来实现连接字元码解码器。令 标示为解码的CCK字元码C_k+1。依据每一个用于目前CCK字元码的M_k个起始估计值，是有M_k+1个用于下一CCK字元码的起始估计值。我们需要去判断这些M_kM_k+1个候选者并且决定目前CCK字元码。

程序#2：为了第k个传输CCK字元码Ck进行连接字元码解码：

需要的输入：

(a)从程序#1产生的输入：

(a1)用于目前CCK字元码 ${\hat{C}}_{k,i}(i=\mathrm{1,2},...,M_k)$ 的M_k个起始估计值，以及其对应的ICI校正关联输出P_k，i。

(a2)用于下一CCK字元码 ${\hat{C}}_{k+1,j}(j=\mathrm{1,2},...,M_{k+1})$ 的M_k+1个起始估计值，以及其对应的ICI校正关联输出P_k+1，j。

(b)从通道脉冲响应判断装置24所产生的输入： 和 (或是相等地F_i和B_i，i＝1，2，...，7)

步骤1：为了降低起因于下一CCK字元码的多路径干扰(字元码间干扰ISI)的冲击

(1a)对每一个Mk个起始估计值 ${\hat{C}}_{k,1}(i=\mathrm{1,2},...,M_k),$ 依据以下的公式来计算起因于下一字元码的多路径干扰，

$\mathrm{\β}\·{\hat{C}}_{k+1,j}^H{\hat{F}}_{\mathrm{low}}^H{\hat{C}}_{k,i}$

以用于每一个M_k+1个起始估计值 ${\hat{C}}_{k+1,j}(j=\mathrm{1,2},...,M_{k+1}).$ 在此，β是一个介于1和0之间的数字，其最佳值是由计算机模拟而决定。

(1b)依据每一个从步骤(1a)获得的结果设置一个最小值。更详细地说，依据i＝1，2，…，Mk个起始估计值，固定指标i并且让指标j由1变化到M_k+1，然后找出指标jmin以用于每一个i，如

$\mathrm{\β}\·{\hat{C}}_{k+1,j_{\min }}^H{\hat{F}}_{\mathrm{low}}^H{\hat{C}}_{k,i}=\underset{j=\mathrm{1,2},...,M_{k+1}}{\min }\{\mathrm{\β}\·{\hat{C}}_{k+1,j}^H{\hat{F}}_{\mathrm{low}}^H{\hat{C}}_{k,i}\}$

(1c)现在，对每一个具有固定的指标i的M_k个起始估计值，从对应的第i个(直到M_k)ICI校正关联输出P_k，i(从程序#1中取得)扣除

$\mathrm{\β}\·{\hat{C}}_{k+1,j_{\min }}^H{\hat{F}}_{\mathrm{low}}^H{\hat{C}}_{k,i}$

以取得新的一组M_k个关联输出Q_k，i(i＝1，2，...，M_k)：

$Q_{k,i}=P_{k,i}-\mathrm{\β}\·{\hat{C}}_{k+1,j_{\min }}^H{\hat{F}}_{\mathrm{low}}^H{\hat{C}}_{k,i}$

这些关联输出对字元码候选者 ${\hat{C}}_{k,i}(i=\mathrm{1,2},...,M_k)$ 来说是“最好”的关联输出，其具有降低由目前和下一字元码所产生的多路径干扰。

步骤2：为了移除起因于前一CCK字元码C_k-1的多路径干扰(字元码间干扰ISI)

(2a)对每一个Mk个起始估计值，是依据以下的方程式：

${\hat{C}}_{k-1}^H{\hat{B}}_{\mathrm{up}}^H{\hat{C}}_{k,i}$

计算起因于在CCK关联器模组36b的输出中解码的解码的前一字元码 的多路径干扰。在此， ${\hat{C}}_{k,i}(i=\mathrm{1,2},...,M_k)$ 为对应于M_k个起始估计值的M_k个CCK候选字元码，是用于第k个传输CCK字元码C_k。

(2b)从上述步骤(1c)中所获得的第i个关联输出中，扣除 ${\hat{C}}_{k-1}^H{\hat{B}}_{\mathrm{up}}^H{\hat{C}}_{k,i}.$ 而为了以下讨论的方便，令W_k，i来标示这些关联输出：

$W_{k,i}=Q_{k,i}-{\hat{C}}_{k-1}^H{\hat{B}}_{\mathrm{up}}^H{\hat{C}}_{k,i}$ 在此i＝1，2，...，M_k

这些关联输出对字元码候选者 ${\hat{C}}_{k,i}(i=\mathrm{1,2},...,M_k)$ 来说是“最好”的关联输出，其具有降低由上一和目前字元码所产生的多路径干扰。

步骤3：连接字元码解码

连接字元码解码器25选择 (例如为最大值)当作解码的CCK字元码是当作第k个传输字元码C_k，其具有指标i_max，对应于上述步骤(2b)中的最大关联输出W_k，i。换句话说，

${\hat{C}}_k={\hat{C}}_{k,i_{\max }},$ 在此i_max为 $W_{k,i_{\max }}=\underset{i=\mathrm{1,2},...,M_k}{\max }{\{W}_{k,i}\}$

令 C _L表示解码的解码的第k个CCK字元码 $({\hat{C}}_k={\underset{\‾}{C}}_L).$ 而解码的资料是L的二进位表示。

程序#2结束

当实现上述程序#1和#2的连接解码器25时，熟习此技艺者当不需要完全按照上述步骤来达到同等的解码结果。例如我们在进行程序#2中步骤3中的解码资料决定之前，可以对所有的指标i(i＝1，2，...，M_k)和j(j＝1，2，...，M_k+1)来计算所有M_k×M_k+1的多路径干扰校正关联输出。

对于第k个字元码C_k来说，起始估计值的数目是标示为M_k。一个连接判断规则(Joint Decision Rule)，是利用前一字元码 的解码字元码、目前字元码 ${\hat{C}}_{k,i}(i=\mathrm{1,2},...,M_k)$ 的M_k个候选者，以及下一字元码 ${\hat{C}}_{k+1,k}(j=\mathrm{1,2},...,M_{k+1})$ 的M_k+1个候选者来对第k个字元码C_k解码。换句话说，当对第k个字元码C_k解码时，我们需要计算：

(1)M_k个具有解码的字元码

的关联，以对由前一字元码所产生的多路径干扰进行补偿；以及

(2)M_k×M_k+1个关联，以表示在M_k+1个可能的下一字元码中的不同的多路径干扰。

因此，复杂度是与M_k+M_k×M_k+1的数目成比例。

若是M_k和/或M_k+1为非常大的数字，则此种连接字元码解码器则不太可能实现。因此，在降低成本的原则下，应该要取得较小的M_k和M_k+1值。在不失去普遍性下，我们可以假设以下所讨论的所有字元码，M_k的数目为固定(M_k＝M，k)。因为只有256个CCK字元码被详细载明在802.11b的说明书中，因此我们可以选择M＝256，但是如此会导致组合的数目过大，而使得此连接字元码解码器不切实际。

因此，为了达到近似完美的解码表现，在实现连接字元码解码器25时最需要关切的，是降低所需暂时的字元码数目M。以下的观察结论是有效的指示：

1)在大多数实际的环境下，多路径传播被限制在±只有一个CCK字元码(8位或是727ns的长度)。而一个连接判断机制是依据三个接收字元码(前一字元码、目前字元码和下一字元码)，以提供最佳的系统表现。

2)依照美国专利序号第10/289,749号的发明的FMIC偏差计算装置36a，是提供一种低成本且可靠的方法来降低起始估计值M的数目。这使得一个近似完美低复杂度的连接字元码解码器25合理的被实现。更为详细地说，FMIC偏差计算装置36a是提供一种低成本和可靠的手段来计算ICI校正关联输出。依据这些ICI校正关联输出，我们可以得到一个很小的起始估计值数目，来用于一个低复杂度连接字元码解码器。依据计算机模拟的结果，在M＝2或3时可以达到最佳的解码表现。此很小的数字只要应用今天的技术就可以轻易地实现。

虽然上述将焦点放在用于运作在11Mbps模式的802.11b CCK的连接字元码解码器25，其使用256个CCK字元码在其编码本上，但熟悉此技艺者可以轻易地用相同的原理和接收器架构，对运作在5.5Mbps模式的802.11b CCK来进行解码，这些技巧是实际地使用包括有256个字元码的编码本内的一个16CCK字元码子集合。

以下的例子是提供程序#1和#2的图标。图6是绘示程序#1的步骤，并且图7是绘示程序#2的步骤。以下例子所提供的数值仅仅是用于图标的目的，并不是实际的资料。

在图6中，有256个CCK字元码候选者，图6中的每一列，是用来表示每一个256个CCK字元码候选者的结果。第一行是用来提供每一个CCK字元码的指标m。第二行显示CCK关联器模组36b的关联输出，是用于第k个CCK字元码。第三行显示从FMIC偏差计算装置36a所取得的预先计算FMIC偏差。第四行是绘示用于第二和第三行的输出的程序#1的步骤1。第五行是绘示程序#1的步骤2。依据第四行显示的ICI校正关联输出，第五行显示用于第k个字元码的起始的M_k(M_k＝3)个候选者(在图6中被圈起者)为C ₁， C ₂₅₄和 C ₃。图6中的最后三行(第六、第七和第八行)是绘示程序#1的步骤3，为了第k+1个字元码，实际地重复步骤1和2，以决定起始的M_k+1(M_k+1＝3)个候选者而用于第k+1个字元码。在此，用于步骤3的FMIC偏差，是与之前图6的第三行所设定的相同。在步骤3的结果，用于第k+1个字元码的起始的M_k+1(M_k+1＝3)个候选者是等于 C ₀， C ₂₅₃和 C ₄(被圈起者)。在整个例子中应该要注意的是，每一处显示在方程式Re{}中的数值，在数学上是正确的。

图7中第一行是显示指标M_k。所有其它的各行不是被用于显示程序#2的步骤，就是显示程序#2的子步骤。详细地说，第二行显示程序#2的步骤(1a)，其中从用于第k个字元码(以i作为指标，而i＝1，2，3(＝M_k))的三个起始字元码候选者( C ₁， C ₂₅₄和 C ₃)之一，我们对每一个用于第k+1个字元码(以j作为指标，而j＝1，2，3(＝M_k+1))的3个起始的字元码候选者( C ₀， C ₂₅₃和C ₄)，来计算起因于下一字元码的多路径干扰。第三行是显示步骤(1b)，此处j是指示在步骤(1a)中对应的最小值，其被选取是用于第k个字元码的三个起始候选者之一。以起首的字符候选者 C ₁作为例子，将步骤(1a)中所取得的结果(1.1，0.5和-0.2)作比较，并且决定最小值(-0.2)(图7中被圈起者)。对每一个用于第k个字元码的起始候选者而言，此最小值是起因于下一CCK字元码的多路径干扰估计值。第四行是显示步骤(1c)。在步骤(1c)中起因于下一字元码(第k+1个CCK字元码)的以判断多路径干扰，是由ICI校正关联输出P_k，i中扣除以得到Q_k，i，是为了每一个用于第k个CCK字元码的起始候选者。在本实施例中，Q_k，1＝9.2，Q_k，2＝9.4和Q_k，3＝7.9。第五行是显示程序#2中的步骤(2a)。随着第k-1个CCK字元码已经被解码(第k-1个CCK字元码是标示为

)，我们可以对每一个用于第k个字元码的起始候选者，计算起因于前一CCK字元码的多路径干扰，如下所示：

${\hat{C}}_{k-1}^H{\hat{B}}_{\mathrm{up}}^H{\hat{C}}_{k,1}={\hat{C}}_{k-1}^H{\hat{B}}_{k-1}^H{\underset{\‾}{C}}_1$

${\hat{C}}_{k-1}^H{\hat{B}}_{\mathrm{up}}^H{\hat{C}}_{k,2}={\hat{C}}_{k-1}^H{\hat{B}}_{k-1}^H{\underset{\‾}{C}}_{254}$

${\hat{C}}_{k-1}^H{\hat{B}}_{\mathrm{up}}^H{\hat{C}}_{k,3}={\hat{C}}_{k-1}^H{\hat{B}}_{k-1}^H{\underset{\‾}{C}}_3$

在本实施例中，它们的数值可以被找到分别为0.2，-1和0.6。第六行是显示步骤(2b)和3。在步骤(2b)中，对每一个用于第k个CCK字元码的起始候选者，是从Q_k，i减去起因于前一CCK字元码的多路径干扰以获得W_k，i。在本实施例中，W_k，1＝9，W_k，2＝10.4和W_k.3＝7.3。W_k，1是表示具有对每一个用于第k个CCK字元码的起始候选者的所有多路径干扰校正的关联输出。在步骤(3)中，第k个字元码是解码完成。在本实施例中，判断出所有的多路径干扰校正中的W_k，2(图7中被圈起者)为最大的关联输出。因此，解码字元码为 ${\hat{C}}_k={\hat{C}}_{k,2}={\underset{\‾}{C}}_{254},$ 并且解码资料为11111110，其为254的二进位表示。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1、一种以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，该方法包括下列步骤：

I、对该目前CCK字元码预先计算多数个多路径干扰偏差，以用于该目前CCK字元码，其中该些多路径干扰偏差是一字元码内位干扰(ICI)的后关联表示；

II、产生该目前CCK字元码的多数个关联输出；

III、依据该目前CCK字元码的该些多路径干扰偏差和该些关联输出，以获得多数个ICI校正关联输出，以用于该目前CCK字元码；

IV、依据用于该目前CCK字元码的该些ICI校正关联输出，获得用于该目前CCK字元码的起始的多数个候选者的集合；

V、产生用于一下一CCK字元码的该些关联输出；

VI、依据该下一CCK字元码的该些多路径干扰偏差和该些关联输出，以获得用于该下一CCK字元码的该些ICI校正关联输出；

VII、依据该下一CCK字元码的该些ICI校正关联输出，以获得用于该下一CCK字元码的起始的该些候选者的集合；

VIII、对该目前CCK字元码的每一该些候选者而言，是获得多数个第一降低字元码间干扰(ISI)关联输出，其中该目前CCK字元码产生的该ICI和该下一CCK字元码产生的一字元码间干扰(ISI)均被校正；

IX、对该目前CCK字元码的每一该些候选者和依据第一降低ISI关联输出而言，是获得多数个第二降低ISI关联输出，其中一前一CCK字元码产生的该ISI被校正；以及

X、依据该些第二降低ISI关联输出，以解码该目前CCK字元码。

2、根据权利要求1所述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其特征在于其中所述的步骤VIII更包括下列步骤：

对用于该目前CCK字元码的每一该些候选者而言，是计算该下一CCK字元码的每一该些候选者产生的相对应的多数个后关联ISI偏差；

对用于该目前CCK字元码的每一该些候选者而言，是从已计算出的该些后关联ISI偏差中，选择一最小后关联ISI偏差；以及

从用于该目前CCK字元码的每一该些候选者所对应的该ICI校正关联输出中，扣除对应的该后关联ISI偏差，以获得该些第一降低ISI关联输出。

3、根据权利要求1所述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其特征在于其中所述的步骤IX更包括下列步骤：

对用于该目前CCK字元码的每一该些候选者而言，是计算该前一CCK字元码产生的相对应的该后关联ISI偏差；以及

对每一用于该目前CCK字元码的该些候选者所对应的该些第一降低ISI关联输出中，扣除该前一CCK字元码所对应的该后关联ISI偏差，以获得该些第二降低ISI关联输出。

4、根据权利要求2所述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其特征在于其中所述的步骤IX更包括下列步骤：

对用于该目前CCK字元码的每一该些候选者而言，是计算该前一CCK字元码产生的相对应的该后关联ISI偏差；以及

从用于该目前CCK字元码的每一该些候选者所对应的该些第一降低ISI关联输出中，扣除该前一CCK字元码所对应的该后关联ISI偏差，以获得该些第二降低ISI关联输出。

5、根据权利要求1所述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其特征在于其中所述的步骤X的解码的动作，是以该目前CCK字元码的该些候选者中，选择具有最大的该第二降低ISI关联输出值者来实现，而步骤X所产生的解码资料，是将做为一被选取CCK字元码候选者的指标以二进位表示。

6、根据权利要求4所述的以一目前互补码移位键(CCK)字元码降低多路径干扰遭遇的方法，其特征在于其中所述的步骤X的解码的动作，是以该目前CCK字元码的该些候选者中，选择具有最大的该第二降低ISI关联输出值者来实现，而步骤X所产生的解码资料，是将做为被选取的该候选者的指标以二进位表示。

7、一种使用于多路径环境的耙式(RAKE)接收器，该耙式接收器接收多数个互补码移位键(CCK)字元码，且该些CCK字元码包括一目前CCK字元码、一前一CCK字元码和一下一CCK字元码，其特征在于该耙式接收器包括：

一通道判断装置，用以依据巴克码关联来判断一通道脉冲响应，并产生多数个通道匹配滤波器卷标权值、多数个回馈卷标权值和多数个前馈卷标权值；

一快速多路径干扰加密(FMIC)偏差计算装置，是接收该些回馈卷标权值以及该些前馈卷标权值，用以计算多数个多路径干扰偏差，其中该些多路径干扰偏差是用于该目前CCK字元码之一字元码内位干扰ICI之后关联表示；

一通道匹配滤波器，耦接该通道判断装置，用以接收该些通道匹配滤波器卷标权值，且该通道匹配滤波器具有一输出端；

一CCK关联器，具有一输入端，是耦接该通道匹配滤波器的该输出端，该CCK关联器用以产生多数个关联输出；以及

一解码器，具有多数个输入端，耦接至该FMIC偏差计算装置，用以接收该些多路径干扰偏差，以降低该目前CCK字元码所产生的该字元码内位干扰ICI，该些输入端是耦接至该通道判断装置，并接收该前馈卷标权值和该回馈卷标权值，用以计算由该前一CCK字元码和该下一CCK字元码所产生的该些多路径干扰偏差，并且该些输入端更耦接至该CCK关联器，以接收该些关联输出，其中该些关联输出是由该CCK关联器为了降低由该目前CCK字元码所产生的该字元码内位干扰ICI，以及由该下一CCK字元码和该前一CCK字元码所产生的一字元码间干扰ISI。

8、根据权利要求7所述的使用于多路径环境的耙式(RAKE)接收器，其特征在于其更包括一选择器，具有分开的多数个输出端，耦接至该通道判断装置和该通道匹配滤波器，用以操作在分开的两种操作模式其中之一。

Images