CN1551508A - 根据完全择多逻辑表示优化信号译码的方法 - Google Patents
根据完全择多逻辑表示优化信号译码的方法 Download PDFInfo
- Publication number
- CN1551508A CN1551508A CNA031650163A CN03165016A CN1551508A CN 1551508 A CN1551508 A CN 1551508A CN A031650163 A CNA031650163 A CN A031650163A CN 03165016 A CN03165016 A CN 03165016A CN 1551508 A CN1551508 A CN 1551508A
- Authority
- CN
- China
- Prior art keywords
- function
- signal
- decoding
- sign
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
公开了一种用于优化信号检测、具有纠错编码的多路复用和多路分解、人工神经网络信号处理和线性与非线性编码/译码组合方案的方法和装置,只有通过所公开的方法才能完全推导任意二进制输入的硬门限非线性求和函数的多项式表示。该推导这些任意二进制输入的硬门限非线性求和函数的完全多项式表示的方法以前是未知的,并且推导这些多项式函数的可行性允许优化前述应用以及其他使用这种任意二进制输入的硬门限非线性求和函数类型的应用中的信号处理。
Description
对未决申请的相互参照引用:
本申请参考在审理中的申请日为2002年6月17日、名称为“根据完全择多逻辑表示优化信号译码的方法”,并被称作临时专利申请和临时专利文件的美国临时专利申请中详细论述的发明。
技术领域:
本发明一般涉及根据完全择多逻辑表示优化信号译码,尤其是涉及在信号硬门限检测、信号多路复用和多路分解、在人工神经网络中的信号处理、以及组合的线性和非线性信号编码和译码这些领域但并不局限于这些领域的应用中使用完全择多逻辑表示。
背景技术:
传统上,择多逻辑及其他类似的用于二进制数据求和的非线性函数,例如用在人工神经网络中的sigmodial函数,被认为是硬门限或输入挤压/激活函数,因为这些非线性函数使其输入变为固定的输出范围。在许多情况下,基于这种硬门限非线性函数的信号译码会导致信号能量的损耗,其降低了对于某些应用的有效性。在其他情况下,这种硬门限非线性函数是不连续且是不可微的,因此,对于人工神经网络来说提供它们作为挤压/激活函数几乎没有用。
作为定义,如果在函数中方程右手边是一个变量,该函数相对其求导,则该函数是可微的。例如y=x对x是可微的,其中
而y=1是不可微的,因为方程的右手边是一个常量。一个函数是连续的,当且仅当对于该函数在其整个范围都存在一个值。例如,如果一个函数具有-1到1之间的范围,则如果该函数在-1和+1端之间的所有值都存在,则该函数是连续的。
考虑下面用于二进制数据求和的非线性函数。一个这种典型的非线性硬门限函数是sign函数,其中
其中x是输入信号,或当
时为n个输入信号的和。可以替换(1.1)中的sign函数为
和
从(1.1)、(1.2)和(1.3)的非线性函数中,很明显看出:
●这些非线性硬门限函数可以包含输入的任意和,但是仅能产生两个或三个离散的固定值的输出。
●对于一个给定的任意输入和,其可以大于或小于非线性硬门限函数的固定输出值,这些函数的输出值总是两个或三个离散固定值中的一个。因此,这导致信号信息和能量的损失。
●这些非线性硬门限函数是不连续且不可微的(由于这些函数的输出不是其输入的变量)。例如,在(1.2)中sign+(x)的输出是+1或-1的整数值,其不是x的函数。
由于信号信息和能量的损失,通过硬门限函数的任何信号将构成作出的硬判定。在通信系统和信息理论中,硬判定过程通常被认为是这样一种过程,与软判定过程相比,其中损失最多达2分贝的信号能量。软判定过程中对给定的输入或输入信号的总和没有应用任何硬门限函数。由于在检测的信号信息和能量方面的此差异,通常软判定信号译码优于硬判定信号译码而优先选择,尽管后者通常需要较简单的硬件结构。
非线性sign函数可以被用于对多于一个数据传输信道的多路复用和多路分解。例如,在由本专利申请的发明人以前的某些专利申请中,即名称为“用于非线性码分多址技术的方法和装置”、“具有改进的检测算法和纠错编码的用于非线性码分多址技术的方法和装置”、以及“使用非线性编码字用于扩频通信系统的方法和装置”的专利申请中,已在编码方案中使用了非线性函数sign和sign±,所述编码方案包括无线通信系统中的扩频扩展和纠错。
在人工神经网络中,在神经元中的挤压/激活函数的最普通的表示是“0-1阶跃”函数。“0-1阶跃”函数是在二进制定义域{0,1}内的sign函数表示。“0-1阶跃”函数为
从(1.4)中我们可以看出“0-1阶跃”函数与(1.1)中的sign函数相同,除了没有定义x=0的情况以外。在人工神经网络中,需要在学习过程的每一个迭代步骤计算挤压/激活函数的梯度。因此,挤压/激活函数必需是连续的且是可微的。然而,由于不连续性以及在(1.4)中表示的sign函数是不可微的,该sign函数不适合实现人工神经网络。可以使用另外的挤压/激活函数例如sigmodial函数来替代。Sigmodial函数被定义为
其中c是确定sigmodial函数的斜率的常量。此函数是连续且可微的。然而,顾此失彼的是使用这种sigmodial挤压/激活函数会导致出现局部最小值的情形而在使用“0-1阶跃”作为挤压/激活函数的情况下它们不会出现。这些年已经开发出各种不同的学习算法,以最快时间达到全局最小值,并且如果可能的话,避免局部最小值的出现为目的。
在人工神经网络的情况下,挤压/激活函数是用作将进入人工神经网络神经元中的输入信号变为从相同神经元的输出发送的判定信号。
在参考临时专利申请、名称为“根据完全择多逻辑表示优化信号译码的方法”前,在(1.1)中的sign函数以多项式形式表示为
其中
并且
|ρi|<ρ1 i=2,3,…,n-1 (1.9)
如果n为奇数
此外,通常对于n的所有奇数值,具有偶数下标的所有ρi趋于零。
因此,对于(1.1)的sign函数的传统多项式表示并不完全。由于缺少以下要素,方程(1.6)到(1.9)不完全:
1.我们只知道(1.6)针对(1.1)的sign函数而不是针对其他相似类型的非线性函数;
2.从(1.7)到(1.9)中,我们只知道如何导出系数ρ1和ρn的系数值,而不是对所有其他系数ρi,其中i={0,2,3,…,n-1};
3.我们不知道在n为奇偶值的所有情况下,所有系数ρi的值,其中i={0,2,3,…,n-1}。
4.由于非线性sign函数的传统多项式表示不完全,其在硬门限译码、数据信号多路复用和多路分解、及较好的人工神经网络挤压/激活函数中的实际使用已受到限制或不存在。
在公开临时专利申请文件以前,非线性函数例如(1.1)中的以及其他的例如(1.2)和(1.3)、(1.5)的sigmodial函数的完全多项式表示是未知的。
因此,需要非线性函数例如sign函数、sigmodial函数和其他函数例如方程1.2和1.3的完全多项式表示。还需要通过执行系统内基于完全多项式表示的非线性函数来改进译码器、人工神经网络和其他系统。
发明内容:
根据本发明,所有前述的非线性函数的完全多项式表示给定为
其中*∈{+,-,},因为(1.10)表示不只是典型的sign非线性函数。
在此时刻为了加强重点,本发明的实施例基于非线性函数(1.1),(1.2),(1.3),(1.4),(1.5)的多项式表示的完全推导,并且任何用于任意二进制输入数据的求和的函数都可以以完全多项式表示来表示,如(1.10)中所示的。与现有技术中给出的(1.6)的不完全多项式表示不同,在参考的临时专利申请中提供的发明还详述了ρi的完全推导,其中i=0,1,2,…,n,对于所有前述的非线性函数、对于n的奇偶值。
根据本发明的一个实施例,提出了一种使用非线性硬门限函数的改进的信号检测方案,其中在接收的信号能量或信息方面没有任何损失或者仅有非常小的损失。
在本发明的又一个实施例中,提出了使用链接块和卷积或Turbo编解码以及扩频扩展的信号编码、多路复用和多路分解、迭代译码方案。
在本发明的另一个实施例中,提出了用于基于非线性门限sign函数的人工神经网络的可微信号挤压/激活函数。
在本发明的再一个实施例中,编码和译码信号的方法包括:推导用于复合信号的奇偶校验位,根据线性编码函数编码所述奇偶校验位,接着基于非线性硬门限函数编码复合信号及其奇偶校验位,以及传输得到的编码信号,用于在接收器端译码,其需要非线性函数和线性译码函数。
附图说明:
本发明的上述特征和优点参考详细的描述和附图将被更为完整地理解。
图1说明了描述使用非线性硬门限函数的多项式表示以改进“硬判定”信号检测方案的检测的流程图。
图2说明了描述本发明的一个实施例的框图,其中在数据信号多路复用/多路分解连同串联的纠错译码中使用非线性函数的多项式表示。
图3说明了用于实现数据信号多路复用/多路分解以及串联纠错译码的一个实例的1/3Turbo编码器。
图4说明了在实现数据信号多路复用/多路分解以及串联纠错译码的实例中发送器的示例框图。
图5说明了在实现数据信号多路复用/多路分解以及串联纠错译码的实例中接收器的示例框图。
图6是描述在推导具有串联的迭代译码结构的改进的信号多路复用和多路分解方案中使用非线性硬门限函数的多项式表示的流程图。
图7是描述使用作为人工神经网络挤压/激活函数的非线性硬门限函数的多项式表示的流程图。
图8是描述在用于信号通信的线性和非线性编码和译码函数的新型组合中使用非线性硬门限函数的多项式表示的流程图。
图9是描述在本发明中使用的非线性函数的多项式表示的完全推导中采取的步骤的流程图。
图10示出AWGN信道中择多逻辑编码方案的BER性能。
具体实施方式
I.综述
例如1.1,1.2,1.3和1.5的方程的完全择多逻辑表示已在发明内容部分阐述,以下进一步描述其应用在更好的信号检测、信号多路复用和编码以及多路分解和迭代译码,用于改进人工神经网络信号处理,以及最后,用于一个新的组合的线性和非线性信号编码和译码方案。
II.使用非线性硬门限函数的多项式表示的“硬判定”信号检测方案
本发明的一个实施例是基于硬判定的信号检测方案,使用非线性硬门限函数(1.1),(1.2),(1.3),(1.4),(1.5)的多项式表示,并且任何用于任意二进制输入数据求和的函数都可以以完全多项式表示。
为了说明此实施例,我们将采用对双极性数据α,β和γ的3个并行流译码的实例,α、β和γ被乘到三个相互正交的信号,即x1,x2和x3,其中
x1=[1 -1 1 -1];
x2=[1 1 -1 -1]; (1.11)
x3=[1 -1 -1 1];
通过信道传输之后要接收的信号为
x=α·x1+β·x2+γ·x3+N, (1.12)
其中N是系统中的噪声。
其中t0到t3表示x1,x2和x3的正交符号差位组合的位定时,并且
和
作为发送数据α,β和γ的估计值,a·b是a和b的算术点积。用(1.13),当使用硬门限sign函数来确定α,β和γ的估计值时信号被丢失。如果硬门限判定必须由(1.12)的所接收的信号构成,则在硬门限译码中一种较好的方式是
x′=sign(x), (1.14)
和
来自(1.15)中奇偶校验
的附加信号是唯一可能的,因为本发明实施例完全导出x′=sign(x)的多项式表示的能力。通过比较(1.12)和(1.15),我们可以观察到以硬门限函数sign的多项式表示的知识,我们可以实现改进的“硬判定”信号检测方案。
在图1中给出了概括当前实施例的流程图。
III.具有串联迭代译码结构的改进信号多路复用和多路分解方案
本发明的一个实施例是一种具有串联迭代译码结构的改进信号多路复用和多路分解方案。
在本发明的该实施例中,提出的方案在发送器设备处使用硬门限sign函数,以在通过信道传输之前多路复用来自信道纠错编码设备的数据流。在接收器设备,多路分解过程涉及串联到另一信道纠错译码设备的译码设备。两个译码设备以迭代方式将接收到的数据译码,试图使接收数据中的误差最小化。
为了说明本发明的此实施例,我们参考图2中的发送器200。在此图中,信息数据201首先由信道纠错编码器设备210进行信道编码,然后在发送给通信信道230之前由多路复用设备220进行多路复用。在接收器300中,接收的数据在进一步被信道纠错译码器310译码之前在一个软块译码器320中被译码。软块译码器320和信道纠错译码器310迭代译码并在他们之间共享先验信息302以进一步提高译码信息301的准确性。为了更好地说明本发明的该实施例,信道纠错编码器210如图3所示将是1/3比率Turbo码编码器。此信道纠错编码器可以使用任何纠错方案,包括但不局限于块编码、卷积编码、Turbo编码和其他基于奇偶校验的纠错编码方案。在图3的示例中,为了多路复用来自Turbo编码器的编码数据的3位{d1,d2,d3},我们使用码分复用(CDM)方案以及sign函数。这在图4中说明。在图4中,标记211的块是位交错器。为了使用标记220的多路复用器块来复用来自Turbo编码器的3位{d1,d2,d3}编码信息,我们选择使用3个正交CDM码,即x1,x2和x3,其中
x1=a[1 -1 1 -1];
x2=b[1 1 -1 -1]; (1.17)
x3=c[1 -1 -1 1];
并且我们使用(1.1)的非线性硬门限sign函数。与在本发明实施例中提供的多项展开式一起,在提供的实例中多路复用信号s(t)为
“优先加权”方案还可以在CDM的多路复用点为不同的数据信道分配。这通过根据他们的重要性给出a,b,c的优先加权实现。计算此优先加权的方式在现有技术中已经给出,或者所有多路复用信道都设为相同。多路复用信号s(t),然后在通信信道中传输。在接收器端,如图5所示,本发明的实施例提出一种创新的方式来多路分解所接收的信号,其中多路复用过程被视为编码过程。同样,在接收器中,软块译码器用于多路分解和译码多路复用的信号。在图5的示例中,软块译码器标记为320,并使用类似于在现有技术中描述的方式的软块译码方法译码所接收的信号,现有技术中描述了用于迭代二进制块和卷积编码的软块译码过程。
参考图5,假定图4中多路复用器220多路复用d1,d2,d3的交错的编码输入到s(t),其中在通信信道y(t)=y1,y2,y3,y4之后的输出是4位扩频输出流。在接收器300中,根据图5所示的,这些4位扩频输出被接收到(4,3)软块译码器中,图5中标记为320,根据如现有技术中描述的一般规则构造。从(4.3)软块译码器320的输出是对数值L(X1)L(X2)L(X3),其中
L(Xk)=Lcy+La(Xk)+Le(Xk),k∈{1,2,3} (1.19)
并且Lcy是对数软信道值,其中
Ec是s(t)中每传输片的能量,N0是白高斯噪声的能量。在方程(1.19)中,La(xk)是从Turbo译码器(图2中标记310)接收的对数先验信息(图2中标记302)。在相同的方程中,Le(xk)是通过(4.3)软块译码器320生成的外在对数信息。如图5中所示,传到按位去交错器311的信息L(Xk)根据迭代译码的原则即仅传递先前未知的信息给译码部件,去除其La(xk)值。图5中标记为310的Turbo译码器将在Turbo译码过程中使用,除了在其自己的内部迭代译码结束时不输出译码信息301,除非其在用于接收的数据块的内部和外部迭代译码周期完成时。内部迭代译码周期是指Turbo译码器内的迭代译码周期,外部迭代译码周期是指软块译码器320和Turbo译码器310之间的迭代译码周期。在本发明实施例的该实例中,译码过程涉及内部和外部周期迭代译码,最终迭代为纠错译码器310的内部周期迭代。注意,对于本实施例的其他实现方式,其中纠错译码器不需要任何迭代译码,唯一的迭代译码周期是外部周期迭代译码,其中迭代在320中软块译码器与310中纠错译码器块之间的迭代。
虽然没在内部和外部迭代译码周期完成时,图5中标记为310的Turbo译码器将输出编码位的外在对数值Le(Ck),其包括Turbo译码器内生成的先验对数信息和由Turbo译码器生成的返回到标记为320的软块译码器的外在对数信息(而不是由Turbo译码器从软块译码器中事先接收的外在对数信息Le(xk))。在将编码位的外在对数值Le(Ck)传送给软块译码器320(其将这些值看作为先验对数信息La(xk))之前,这些信息位通过图5中标记为312、等同于图4中标记为211的交错器块的按位交错器传递。
在软块译码器中,这些先验对数信息La(xk)将用在迭代译码过程中,以为在310的纠错译码器的下一译码周期产生先验对数信息Le(xk)的下一个迭代。
在完成内部和外部迭代译码周期时,译码的信息(标记301)将从Turbo译码器(标记310)输出。
本发明的一个实施例是实现同样是编码过程的多路复用过程,其仅在使用在此专利中引入的非线性硬判定函数的完全多项式表示时才是可能的,并在接收器处以迭代译码方式使用此实现方式,接收器以一种设置完成分用和提供附加的纠错保护的任务。在此还应当注意,在某些通信系统中,这种多路复用和多路分解方案通常是指信道扩展和去扩展。同样,本发明的实施例还适用于在这些信道扩展和去扩展方案中的使用。图6中给出了当前实施例的概括流程图。
IV.使用非线性硬门限函数及其多项展开式的人工神经网络挤压/激活函数
本发明的一个实施例是使用非线性硬门限函数例如sign函数和sign±函数,作为人工神经网络中的挤压/激活函数。这些函数,如在(1.4)中示出的函数,被用作现有技术中的挤压/激活函数,由于他们是不可微的,他们的使用已被放弃,其中可微是人工神经网络的学习过程中的重要特征。在本发明的一个实施例中,非线性硬门限sign*函数,如在(1.10)中示出的,具有各自的多项式表示,如在参考的临时专利申请中描述的,被用作人工神经网络中的挤压/激活函数。
根据本发明实施例中描述的sign*函数的多项展开式允许这些非线性硬门限函数可微,因此,能实现人工神经网络中的学习过程。由于使用这种非线性硬门限函数的挤压/激活函数不会引入局部最小值的问题,因此本发明的此实施例是有益的,而在使用其他挤压/激活函数例如(1.5)的sigmodial函数的人工神经网络中会存在局部最小值的问题。图7中给出概括当前实施例的流程图。
V.用于信号通信的线性和非线性编码和译码函数的新型的组合。
本发明的另一实施例是在编码和译码过程中使用线性和非线性编码函数用于通过传输链路传输复合信号。在此实施例中,线性编码函数与非线性择多逻辑编码函数一起使用,因为这种组合的使用通过使用线性编码函数将进一步加强非线性择多逻辑编码函数的强度。这种实施例的应用实例如在参考的临时专利申请中示出,其中线性奇偶校验编码用于在非线性择多逻辑编码之前对3个数据流编码。这使得8个输入的并行流输入到非线性择多逻辑编码器中,即3个原始并行数据输入和从这3个数据位中导出的5个奇偶校验位。然后非线性择多逻辑编码器的输出通过通信信道发送,并在译码器中,首先择多逻辑译码所接收的数据流,接着是线性奇偶校验译码。在此实例中表明,仅通过使用线性奇偶校验编码逻辑,8输入择多逻辑编码/译码方案的强度被提高到3输入择多逻辑编码/译码方案的等值。
此应用是在5个并行输入数据流的择多逻辑编码中。现有技术表明这将带来内在误差,其中这种误差是由于编码方案。此问题可以用本发明的当前实施例来解决。为了解决此问题,我们可以进一步从原始的5个数据位中导出3个线性奇偶校验逻辑编码位。然后,我们可以使用8个并行输入择多逻辑编码/译码方案,其将给我们5个并行输入择多逻辑编码/译码方案的净编码强度,没有内在误差的问题。线性逻辑编码方案和择多逻辑编码/译码方案的实例在参考的临时专利申请和其他现有技术中有较好的说明,在此不再重复。图8中给出了概括当前实施例的流程图。
VI.基于使用的非线性硬门限函数选择多项式表示
如在参考的临时专利申请中所指出的,非线性硬门限函数的最后多项式表示取决于使用的非线性硬门限函数的类型。这清楚地在参考的临时专利申请中说明,不同多项式系数的一些实例ρi,其中i={0,1,2,3,…,n},在参考的临时专利申请的参考文献(附件A)中的表1和2中给出。
为了进一步概括,图9中示出了导出方程(1.10)的完全多项式表示所采取的步骤的流程图。简而言之,方程(1.10)的多项式表示的推导以确定通过方程(1.10)表示的非线性函数的确切类型开始(步骤100)。然后,我们可以使用参考的临时专利的引用参考文献中的方程(15)和引理III.1导出系数ρ。这是图2中的过程101。根据引理III.1说明,系数ρ可以通过求解参考的临时专利的引用参考文献中的线性方程(16)获得,我们将进到相同的引用参考文献中的引理III.2,其用相同文献中的引理III.3证明。引理III.2与引理III.3告诉我们可以使用Rn+1的对合属性来获得简单的解法,其允许我们导出用于系数ρ的所有值。这对应图9中的步骤102。最后我们到达步骤103。定理III.1,其告诉我们可以通过使用参考的临时专利的引用参考文献中的方程(21)导出所有系数ρ。
虽然已经公开了本发明的具体实施例,对于本领域普通技术人员来说将会理解在不脱离本发明的精神和范围的情况下可以对这些实施例作出各种修改。此外,将理解在上述实施例参考的信号包括在所有可应用域内的信号表示,包括但不局限于时间信号、频率信号、相位信号和空间信号,以及所有形式的信号表示,包括但不局限于连续信号、离散信号、实信号和虚信号。还将理解使用前述非线性硬门限函数的多项式表示的数学和矩阵运算可以用硬件或软件实现。在后者实现的情况下,软件指令和数据可以包含在计算机可用介质中并存于通信设备的存储器中。软件指令可以包括控制逻辑,当由处理器或其他硬件执行时,其导致通信设备根据前述非线性硬门限函数的多项式表示来编码和译码数据信息。当在硬件或固件中实现时,使用前述非线性硬门限函数的多项式表示的数学和矩阵运算可以通过在一个或多个芯片上的逻辑提供,或可以烧进例如一个EEPROM中作为程序指令和数据。还将进一步理解前述非线性硬门限函数的多项式表示对于系统检索和使用可以被存储在存储器中,包含在硬件中,从一个外部源例如其他硬件或存储器中接收,或从系统内部或外部的存储数据或硬件中导出或产生。
附件A
择多逻辑编码及其多项式表示
John B.Moore Keng T.Tan
摘要
多项式表示是为两极二进制数据上的择多逻辑运算而导出的。对于长度为n的码块,系数简单地按照容易计算出的n阶帕斯卡矩阵的下三角Cholesky因子给出。
按照多项式系数和码字给出了择多逻辑编码无判决性编码错误的充分条件。这用来保证基于哈达马矩阵、拉特马赫矩阵和伪随机两极序列的某些编码没有判决编码错误。
本文提出一种新颖的择多逻辑编码方案,它包括第一级的具有自身扩展因子的线性编码,随后第二级的具有自身扩展因子的择多逻辑编码,以及一个单级择多逻辑解码以恢复数据。
I.介绍
二进制数据的多数判决是通信系统中某些非线性块编码方案的基础[1],尤其在需要极低功率的无线电波通信的情况下[2]。择多逻辑运算应用于编码和解码运算。由于运算的非线性,预测系统性能或寻找改进系统性能的办法都存在困难。本任务中一个关键的工具是择多逻辑运算的多项式表示。
择多逻辑的多项式展开已经在[3]、[4]中部分研究过,结果应用于各种不同的通信上下文。叙述了展开中首项和末项系数的一般公式,并且对于长度为n的两极二进制向量,声称n为偶数时,偶序数系数为零,但是我们并不知道有给出其它系数的资料。
在此,我们首先给出一个用于两极二进制数据上的择多逻辑运算的多项式表示的完全理论。择多逻辑运算可以是二进制数据之和的经典sign函数,这在我们所知的早期文献中有过研究。也许更有用的是,我们还给出了一个理论,用于在此被称作sign±的函数。它们也是sign运算,其中输出0被±1代替。该方法推广至二进制数据之和的其它非线性函数,例如运用在人工神经网络中的SIGMOIDAL函数。还推广至两极二进制数据向量的任意非线性函数,该非线性函数不因向量中数据次序改变。
在我们称作广义帕斯卡矩阵的矩阵中,多项式展开系数是线性的,该矩阵可以按照n阶帕斯卡矩阵的下三角Cholesky因子(由Pn表示)分解。“新的”结果是经典结果的推广。如果至少一部分结果为帕斯卡所知也并不令人惊讶,但是推导或强调它们的动机来自于用于下一代无线通信的非线性编码的应用。
用于择多逻辑的明确多项式表示首次应用在基于择多逻辑的编解码方案中。这类方案已在文献[1]、[2]、[5]、[6]、[7]、[8]中提出,但是保证所提出的码类别在无噪声信道情况下导致无差错通信的理论受到限制。在此我们基于源于码矩阵和多项式系数的矩阵对角优势条件,得出充分条件。该条件应用于基于哈达马和拉特马赫矩阵以及伪随机PN序列的编码中,在一些情况下导致新的结果。
本文提出一种新颖的择多逻辑编码方案,它包括第一级的具有自身扩展因子的线性编码,随后第二级的具有自身扩展因子的择多逻辑编码,以及一个单级择多逻辑解码以恢复数据。第一线性级可以简单地为奇偶校验位的扩充。
在第II节推导择多逻辑函数的多项式展开的新结果。在第III节,这些结果应用于基于择多逻辑的非线性块编码。在第IV节介绍了数据的部分乘积的估计,在第V节介绍基于上述的新的编码算法。在第VI节,介绍一种对角优势码字条件和它的应用。在第VII节介绍在本文中所分析的方案的数值结果。在第VIII节中作出结论。
II.帕斯卡矩阵和多项式展开
在本节中,我们介绍背景材料及一个完全而新颖的多项式方程,用于表示在本文中描述的非线性函数。本节建立了用于随后章节主要结果的符号。
我们的结果涉及对数据n-向量a=[a1,a2,...,an]′进行非线性运算,其中ai∈{+1,-1}。现在a的任何非线性函数属于一个有限离散集,它含有不超过2n个元素。实际上,这种函数对于指标2n-向量Y∈{e1,e2,...,en}是线性的,其中ei是一个零2n-向量存储单元,其第i个元素是1。
我们的新结果涉及非线性运算,该非线性运算不因数据内任何次序的改变而改变,例如以下函数:
或者
在这个情况下,这些函数属于元素个数最多为n+1的离散集。
我们的目标是(非线性)择多逻辑函数,包括部分乘积ai的和的sign运算,它们一一映射到数据向量。结果的表示被称作多项式表示。
A.用于择多逻辑的多项式表示
1)非线性函数和择多逻辑:考虑sign函数的定义
再让我们介绍由此引出的定义,表示为sign+和sign-
现在考虑n个两极二进制数字的集合{a1,a2,...,an},即其中ai∈{+1,-1}。该n维数据块上的择多逻辑运算简单地为:
其中我们用sign*表示sign、sign+或sign-。如果逻辑运算的输出也被限制为两极二进制,则可以使用后两个选择。
2)多项式表示:早期文献[3][4]介绍了一种用于择多逻辑sign运算的部分多项式表示。我们已经发现了完全的多项式表示,它通常应用于sign、sign+、sign-,SIGMOIDAL和本文描述的其它非线性函数,也已发现了用于计算先前未知的系数的技术。在此我们将多项式表示适度归纳为:
系数ρ:=[ρ0,ρ1,...,ρn]′的适当选择将依赖于使用哪种sign运算。系数的选择和它们的性质是本文研究的内容。
当然,非线性函数
的展开具有(3)中等号右端的形式,系数为ρ=[1 1...1]。我们知道,通过系数ρi从集合{ai}到(3)中乘积的和的集合的映射是一一映射。
早期工作已给出按照排列运算
以计算(3)中系数ρ0、ρ1、ρn的具体公式,至少用于经典sign函数的情况。早期工作中还指出,在这种情况下当n、i为偶数时ρi=0,但是据我们所知,并没有研究其它系数。
我们对此种展开的应用中,可以容易计算出所有系数ρi,以及为了理解用于通信系统的择多逻辑编码的实验观察到的关系,而找出系数之间的关系,是很重要的。
为了继续,我们首先回顾帕斯卡矩阵的有关结果。
B.帕斯卡矩阵的下三角Cholesky因子
著名的(第二)帕斯卡矩阵,是原始(第一)帕斯卡矩阵的下三角Cholesky因子。我们将把该(第二)帕斯卡矩阵简称为帕斯卡矩阵,并且用符号
表示该n×n矩阵。它的元素,对于i,j=1,2,...,n,按照二项式系数定义,因此i≤j的i,j元素为:
对于i≥j (4)
我们随后要用到的关键性质是,Pn为对合矩阵:
我们看到Pn有如下形式:
帕斯卡方程使得Pn具有另一种结构:
实际上该递归式使得可以使用数学归纳法,以迅速确定Pn的对合性质。
III.多项式系数
为引入我们主要结果的推导,对于某些非负整数n和标量s,考虑多项式(s-1)i,i=0,1,2,...,n,归纳为:
现在对于所有可能的两极二进制序列{a1,a2,...,an},考虑多项式(3)。显然,改变ai的次序并不改变展开的结果,因此只有n+1种选择,即有k=0,1,2,...,n个ai=1,相应地,有n-k=0,1,2,...,n个ai=-1。实际上对于每一个k=0,1,2,...,n,给出了(3)中包含ai的乘积之和的各项,为展开式(s-1)k(s+1)n-k的系数。
A.广义帕斯卡矩阵
对(8)的一个有用的推广:
Rn+1:=(ri,j)为某种容易计算出的(n+1)×(n+1)阶由元素ri,j组成的矩阵,在此称为一个广义帕斯卡矩阵。特别地,Rn+1的第i行由(3)中ai乘积项的和组成,并且是多项式(s-1)k(s+1)n-k的系数,对于有k个ai=1,相应有n-k个ai=-1。
作为参考,逐一说明n=1,2,3,4时的情况,
Rk+1的元素和Rk的元素之间的一个递归关系,也即帕斯卡方程的一个推广,对于k=2,3,4...,n,起始于(10),如下:
该结果以一种简单的方式被归纳证明,不在这里一一列举了。
B.通过广义帕斯卡矩阵计算系数
如已经指出过的,对于每个可能的a1,a2,...an选择,多项式(3)并不因ai的次序改变,且只有n+1种可能的多项式。它们可以被归纳为:
这种关系意味着所需系数是线性方程的解,如下面引理所强调:
引理III.1(3)中sign*函数的多项式表示具有满足线性方程(15)的系数ρ,(15)重新写作:
Rn+1ρ=s* (16)
其中广义帕斯卡矩阵Rn,递归定义于(10)和(14)。
C.帕斯卡矩阵的逆矩阵和分解
Rn+1的逆矩阵的性质显得十分重要。我们接下来得出我们第二个主要结果,即Rn可分解为帕斯卡矩阵Pn,并在一个缩放比例内继承了对合性质。尤其我们称,
引理III.2如(10)和(14)中的递归定义的广义帕斯卡矩阵Rn具有“对合”属性
证明可能会想到,这个结果的证明可简单地通过数学归纳法进行。然而,依我们看来,使用下三角形式的矩阵,证明会更简单。
事实证明首先定义Fn为矩阵Pn的倒转会更加方便,此倒转既是从左到右的又是从上到下的。用明显的符号表示,记
Fn:=flip(Pn),或者
Dn:=diag{20,21,22,…,2n-1},Sn=diag(Pn) (19)
为继续引理的证明,现叙述并证明一个分解引理,
引理III.3如(10)和(14)中的递归定义的广义帕斯卡矩阵Rn可分解为三角矩阵和对角矩阵,如下
证明接下来利用归纳法,利用归纳法相对简单,因为只包含上三角或下三角矩阵。我们的方法是通过紧记矩阵元素和多项式系数间的联系。用向量[sn-1sn-2...s0]′右乘Rn,并应用(8)和(9),得到与(20)等价的结果,使得
这些方程现在已经是可以简单地用数学归纳法证明的形式了。从n=1到n=2,及从n=2到n=3的证明方式是清晰易见的,因此,从n到n+1也是容易的。有必要使用帕斯卡方程,它们是帕斯卡矩阵Pn结构中固有的,并为“倒转”型的Fn作适当调整。此处省略更多细节。
证明从(20)通过代入,并注意容易证明Sn、Pn、Fn均是对合的,证明(17)。则,
(Rn)(Rn)=(PnDnFnSn)(2n-1SnFnDn -1Pn),
=2n-1PnDnFnFnDn -1Pn,
=2n-1PnDnDn -1Pn,
=2n-1PnPn,
=2n-1In.
D.从广义帕斯卡矩阵的各列得到的系数
以上引理III.1,III.2共同给了我们主要的结果,表示为一个定理。
定理III.1sign*函数的多项式表示(3)具有满足线性方程(15)的系数ρ,重写如下,
ρ=2-nRn+1s*. (21)
其中广义帕斯卡矩阵Rn在(10)和(14)中递归定义,且满足(20)和(17)。
该结果意味计算系数时可以避免矩阵的求逆。对于较大的n来说,具有很重要的意义。
对于sign*-sum函数的这个结果一般推广到任何与ai次序无关的非线性函数f(a1,a2,...,an),s*向量被一个具有第j元素为f(-1,-1,...1,1,1,...,1)的向量代替,其中数据集中的j个元素为-1,而n-j个元素为单位元。
为了完全性,我们对于较低的n列出系数表,并指出可由归纳建立的某些性质。
表1
sign函数多项式系数表
可从表中明显出看出系数间的特定关系,且可以用数学归纳法证明,结果如下。表1对于sign函数运算:
表2
sign±函数多项式系数表
表2对于sign±函数运算,
(23)
对于每个奇数n,系数还具有对称性。实际上这种情况下对于sign和sign±的系数是相同的(从此sign±≡sign)。
我们可以看到,可以运用这些不同的性质和表1中的条目构造表2。此外,所有系数可以由表1的子集构造,即ρi n,对于i、n为奇数,i<n/2。
容易看到,对于n>2以及任一种系数的选择,用明显的符号表示,则 及
还有Pn的各行和ρ向量的其它乘积也是0或1,没有一一列举。
广义帕斯卡矩阵是求出系数的关键。值得指出的是虽然该矩阵不是正交的,但是数学归纳法显示所有奇数行对所有偶数行是正交的,因此当i为偶数且j为奇数时RnRn′的i行j列均为零。
IV.择多逻辑编码和解码
在本节,我们回顾已知的择多逻辑编解码算法,我们已具有其完全的多项式表示。它们导致了下面两节中的新的择多逻辑编码算法以及有用的码性质。
A.择多逻辑编码
在基于择多逻辑编码和解码的通信系统中,多项式展开(3)表示基带发送信号。(3)中的ai是两极二进制消息数据di和两极二进制序列的已知时间函数的乘积。时间函数Xi(t)|t∈[0,T)定义在时间间隔[0,T)中,源于码字。
数据由行向量d:=[d1 d2...dn]表示。码字Xi由长度为l的行向量表示,以Xi为行构造n×l的码矩阵X。表示基带发送信号的已编码数据的时间函数,在称为码片的(相等)时隙内设计为常数。它们定义在一个长度为l≥n个码片的时间区间T内。在此情况下已编码发送信号在连续时间中用s*(·)表示,或者在离散时间中用s*:=[s1 s2...sl]表示,
s*:=sign*(dX).
注奇意到n为偶数时,则应用sign函数会导致三进制发送信号,但是n为奇数时它们是两极二进制,如sign±对于所有n。择多逻辑编码运算的简单性是关键的优点,在解码运算中也是如此。
考虑对离散时间情况的s和s±的多项式展开,即(3)中用diXi代替ai。当然,n为奇数时系数是相同的,见表I和表II。然而n为偶数,且X是正交的,即XX′=In时,每个分量系数的平方表示该分量贡献的能量。sign的情况下,si可以是零,并仍然携带信息,并且没有d1d2...dn的乘积项的发送。
B.择多逻辑解码
在接收端,接收信号r(t)是发送信号叠加噪声w(t),即r(t)=s*(t)+w(t)。为了解码估计di,可以利用最优最大似然解码器,但是复杂性随2n增长,因为必需对2n个可能数据集d:=[d1 d2...dn]中的每一个进行去相关。
因此需要考虑一种更简单的解码过程,称作择多逻辑解码,即
这里,我们使用sign±而不用sign*以保证估计是两极二进制的。
实验上,有称作择多逻辑码的码,在无噪声的情况下可以达到无差错解码,即当r(t)=s*(t)时
在增加噪声的情况下,对于足够小的噪声,sign*运算保持
此种码是怎么工作的?怎样构造并优化此种码?此种非线性码的解码如何简化?
C.无噪声情况下的无差错解码
不同的择多逻辑码获得的对噪声的鲁棒性不同,但是为了考虑,一般要求它们没有判决性错误。也即,用矩阵D表示各行为所有2n个可能两极数据Di的矩阵,则
D=sign±(sign*(DX)X′) (26)
方程(26)可以用来搜索适合的码,因为随机或X的其它选择可以用来测试是否适合。
一个易证明,但非常有用的结果如下:
引理IV.1考虑一个码矩阵X,它在无噪声的情况下可达到无差错择多逻辑编解码,它符合方程(26)。因此该矩阵的任何加符号的行或者列的排列均保留无判决性编码错误的性质。也即,将n维加符号的排列矩阵记为∏n,
D=sign±(sign*(D[∏nX∏l])[∏nX∏l]′) (27)
此外,根据这个性质,任何n×l码矩阵X可以是用于生成2(l+n)l!n!码矩阵的基。
证明X的行的任何加符号的重排列等价于一个对数据的加符号的重排列,并依照假设,不引入判决性错误。即,[D∏′n]是一个有效数据集,且∏′n∏n=In,则由(26),
[D∏n]′=sign±(sign*([D∏′n][∏nX])[∏nX]′) (28)
同样,编码过程中X的列的加符号的重排列也在解码过程中匹配,因此没有总的效果,即
D=sign*(sign±(D[X∏l][X∏l]′) (29)
D.解码的多项式表示
为了进一步理解择多逻辑解码,我们建立了[3]中的工作。我们首先考虑无噪声的情况,即当r(·)=s*(·)。
(25)的
中,我们用多项式(3)代替(24)中的sign*函数s*(t)。每次我们考虑多项式的一项,实际上进而拆开每一项并一次考虑一个总和分量。也即,我们对于i=1,2,...n,每一次考虑每一个部分乘积的可能的积分,如下,
让我们用dpp表示数据向量d添加部分乘积的扩展,用ρpp表示相应的系数向量,以及用Xpp(·)表示码字函数向量X(·)添加相应元素部分乘积元素的扩展,定义如下:
dpp:=[d1 d2...dn,(d1d2)...(dn-1dn),...,(d1d2...,dn)]′;
Xpp(·):=[X1(·)′,X2(·)′...Xn(·)′,(x1(·).X2(·))′...
(Xn-1(·).Xn(·))′,...,(X1(·).X2(·)....Xn(·))′]′
j个数据比特或码字的不同部分乘积的个数为nCj,因此(31)中由逗号隔开的ρpp中相同元素的个数由二项式系数nC1,nC2,...,nC3给出,其和为 因此dpp、ρpp为2n-1行的向量。
让我们用Xi pp(·)表示Xpp(·)的各行。当码字由n×l矩阵X表示时,用2n×l矩阵Xpp表示添加各行Xi pp(·)的扩展。当然X=[
1′n0 0...0]Xpp,其中
1是n个单位元素组成的向量。
对于i=1,2,...n,多项式展开(30)现可写作,
V.用于增强解码的部分乘积估计
在本节,我们首先回顾利用部分乘积估计,在噪声情况下减少择多逻辑解码错误的已知概念,然后给出基于明确的多项式展开的新结果,并提出新的择多逻辑编码算法用以帮助完成该过程。
A.数据部分乘积估计
对于i=1,2,...2n-1,部分乘积di,didj,didjdk,...可以通过(25)的推广进行估计,即
di的部分乘积实际上是奇偶校验位,因此向量dpp连同奇偶校验位可以看作消息比特。在无噪声的情况下,dpp的多项式展开为:
其中,diag{ρpp)表示一个对角矩阵,其第i个对角元素为ρi pp。
B.无噪声情况下的无差错奇偶校验位估计
让我们用Dpp表示所有可能数据向量的矩阵D添加部分乘积的扩展矩阵。它的各行Di pp具有(31)中(dpp)′的形式。
当
时,我们将指标矩阵的i,i元素设为零。
当下式成立时,数据和部分乘积的估计无判决性错误,
当然,当
时,包含所有数据和部分乘积。可被估计的指向所有部分乘积的指标矩阵为
很明显,即使在无噪声情况下,部分乘积估计可能也无法达到无差错,除非Y合适地具有对角优势;更多此内容在下一节叙述。也很明显,对于sign运算,多项式不包含偶数个数据的部分乘积,因此它们无法用常规编码进行估计。在下面的章节中我们提出一种新颖的编码,以使部分乘积估计更加容易。
VI.组合线性和择多逻辑编码
这里,我们提出一种择多逻辑编码方案,它包括第一级的具有自身的扩展因子的线性编码,随后第二级的具有自身的扩展因子的择多逻辑编码,以及一个单级择多逻辑解码以恢复数据。即,我们考虑择多逻辑编码(24)和解码(25),但是对于在线性编码级经过预处理的数据di。
尤其地,此处的线性预处理级是数据添加部分乘积的简单扩展。结果表示为di p,它可以扩展至部分积的完全补充di pp。码字Xi也被添加相应部分积Xi p的扩展码字所代替,直至完全补充Xi pp,
s*(t)=sign*(dppXp),
在无噪声环境下将给出无差错解码,如果用Dp表示所有可能数据向量D添加部分乘积的扩展矩阵,
Dp=sign±(sign*(DpXp)(Xp)′) (38)
我们强调,非线性级只能编码2n个码字,即使它的输入为n个数据比特加上奇偶校验位。
在噪声信道情况下,数据的最大似然解码当然可以简单地实施,但是当数据大小和扩展因子增长为实际值时,最大似然解码往往是不允许的。因此,一个两级解码可应用如下:
首先应用标准解码以恢复数据添加部分乘积的扩展的估计,记为
这可以是硬判决估计,先使用通常的线性运算之后进行sign±运算,或更适宜的软判决估计,只用线性运算而不用sign±运算。
然后使用标准解码以由
恢复数据估计。利用择多逻辑运算的一种解码方法如下:首先从依赖于di的扩展向量
的每个条目中估计每个数据比特di,使用任何可从其它比特获得的知识。然后加上这些估计,并进行择多逻辑sign+运算。第一个运算可以选择。例如,如果有奇偶校验位d1d2,则由此估计d1,可以使用明显的符号
其中
为已知的d2的估计,最好是软估计。
注意一个说明性实例,其中这种组合线性-择多逻辑编码方法立刻变得有用。五个数据扩展至七个码片的择多逻辑编码的情况下,在无噪声情况下没有给出无差错解码的码。然而,通过添加一个或两个奇偶校验位,可以获得数据和奇偶校验位的无差错解码。实际上,在偶数个数据比特的情况下,添加一个乘积奇偶校验位以及使用sign函数,结果与仅使用原始数据且使用sign*函数是等价的。(省略此方面的细节)。
作为对比,在三个数据比特扩展至八个码片的情况下,我们的仿真研究并没有在预处理线性编码级添加奇偶校验位后显示出优势或劣势,但是使用两级的解码计算量更大。然而,仅限于分析,包含线性预处理级使得全面编码有“更加满意的”分析,因为非线性编码适用于较少的扩展。
A.使用乘积奇偶校验位估计修正数据估计错误
在连续时间中不借助最大似然解码,而达到择多逻辑编码的实际最优解码是有挑战性的。回顾[3]提出的一种方法,当利用不改变编码的多项式展开,可获得数据和乘积奇偶校验位的估计。它的目标是在向量估计中,修正数据单个比特估计错误,假设只有一个此类错误。
进行sign运算而完成dp的估计之前,选择大小最小的值,但是只是在数据比特估计的情况下。假设该值的sing+是一个比特错误,但是所有其它比特估计和部分乘积估计是正确的。则利用剩余的
和部分乘积估计对该比特进行再估计。此方法被声称在低噪声下工作良好,但是后面章节中的一个例子所证明的经验显示,如果的确是这样,则无论如何是在当噪声级别实际上是零且实际上没有错误的情况下。在高噪声下,此方法无疑为系统引入额外的噪声。
我们的结论是,本节开始处所描述的方法接近最优,但是仍然不一定是一个好的选择。
VII.择多逻辑码的对角优势性质
在本节中,我们尝试描述择多逻辑编码的码特征,它没有判决性错误。当然,可以使用随机或系统搜索或数字测试程序,以保证满足(26)或(38)。它的原始形式为2nl阶。这里我们基于(34)中Y(X)的“对角优势”性质得出理论。多数解码过程的多项式表示用一个矩阵表达,它是码矩阵X和系数ρ的一个简单函数。首先,考虑更强的正交性质。
A.码字的正交性
很多用于设计择多逻辑编码方案的理解来自于考虑码字的正交性。这种条件只能应用在n为偶数的情况下,但是它们可以近似应用在n为奇数的情况下。我们考虑首先考虑码字的正交性,然后是延长的码字的正交性,以及随后的“近似正交性”。
与常数为正交:这本质上是一个码字矩阵X的零均值条件。
X
1 l=0 (39)
ρ0≠0时,考虑n为偶数时使用sign±的情况。如果零均值条件(39)成立,则的多项式展开是与ρ0无关的,因此当n为奇数时,我们可以取ρ0=0。
X的零均值性质排除了由任何常数幅度序列产生任何码字(即哈达马矩阵的第一行,全部为+1)。
正交码字性质:当然,如果码字如果是互相正交的,则XX′=nIn。这里,我们考虑特殊的延长码字集的正交性,包括部分乘积的奇偶校验位。这种条件即
然而,为达到我们的目的,我们按照Y(X):=(Yi,j(X))将码字的正交性定义为,
Yi,j(X)=0,当i≠j (40)
Y(X)的正交性的放宽可以用指标矩阵τ来表达,其在被选的对角元素为1,否则为零,即
当然,一个重要的特殊情况是当
它导致码字矩阵X正交的条件。如果τ=1,则可重新得到(40)。
B.来自哈达马矩阵的“理想”码
可以设想具有n个码字的理想码,它具有所有2n-1个可能乘积的集合Xi,XiXj,XiXjXk,...各不相同且相互正交,即(40)成立,且这种码至少有l=2n-1个码片。哈达马矩阵是一种正交矩阵,已知它的各行是沃尔什函数,各行的部分乘积仍然是沃尔什函数。实际上,可以验证,任何2n×2n的哈达马矩阵都有一个或多个具有n行的子集,使得该正交性成立。
举个例子,考虑n=3,2n-1=7,且关注8×8的哈达马矩阵,用H(8)表示。取三个长度l=8的码字作为该矩阵的第2、5、8行,以构造码矩阵
则这些码字对的部分乘积组成了H(8)的4、6、7行,三项乘积是第3行。显然,各行共同组成H(8)除首行外的全部,并且是正交的,即Xpp(Xpp)′=8I7。
取矩阵的另一行作为附加码字,该行和它的伴随部分乘积,则它们与之前选择的码字及它们的部分乘积并不都相异。这样,这种从8×8哈达马矩阵抽取的由四个或更多码字组成的集合不能组成一个“理想”码。
进而,对于“理想”码,所有部分乘积di,didj,didjdk,...可通过(33)估计。满足正交条件(40),并且|Y(X)|
1 l<diag{Y(X)}。因此,在无噪声的情况下,所有部分乘积的解码无判决错误。(在比“理想”情况有更多码字的情况下,这种完全的部分乘积恢复似乎是不可能的,虽然在某些情况下可以获得数据和也许一个部分乘积的恢复。)
在接收信号具有加性噪声的情况下,奇偶校验位估计允许消息比特的改进的估计,并可以使用它以增强估计。
我们的数值研究“验证”了一个新结果,
引理VII.1如(35)、(37)利用部分乘积对数据进行的择多逻辑编码和解码,基于满足(40)的哈达马码字矩阵,则没有判决性错误。
该正交条件可以放宽吗?
C.对角优势性质
为了我们的目的,对正交性质(41)的有用近似是(34)中的Y(X)的具体“对角优势”,即,
这里用|Y(X)|表示将矩阵Y(X)中的元素由它们的绝对值所代替的矩阵,且不等式包含0<0的情况。我们总结“直接”结论:
引理VII.2考虑由(34)给出的码矩阵X和Y(X)。则由于(38)成立,对于某个指标矩阵
对角优势条件(43)保证在根据(34)估计
时没有判决性错误。而且,更强的正交条件(41)意味着对角优势条件。
数据独立的“对角优势”条件(43)的充分性是显然的。该条件决不是必要的,因为数据和部分乘积不是独立的。然而,得到数据独立的必要条件并不容易。对于所有可能的数据,检验判决性错误可能是唯一的选择,但是这根据数据长度呈指数增长。对于与哈达马码有关的码,充分条件(43)的有用性或无用性证明如下:
D.来自拉特马赫矩阵的“近理想”码字
拉特马赫矩阵是简单地将哈达马矩阵的首行和首列删除的矩阵,且可以用来产生n个长度为l=2n-1的择多逻辑码字。考虑(42)的码矩阵X,删除其第一列,以
X表示,并添加部分乘积扩展为
Xpp。
现在
Xpp(
Xpp)′不是正交的,但是它的结构保证了Xpp(
Xpp)′=(n)I(n-1)-
1 (n-1) 1′(n-1)的性质。然而,我们对于n≤8,n为奇数,以及仅对sign运算n为偶数且n≠4的数值研究显示出Y(
X)是对角优势的,如(43)中定义,其中该优势条件对于某些i平等地满足。
我们对于m≤8的数值研究显示,对于某些拉特马赫矩阵,由于(38)成立,虽然对角优势条件不成立,但是在无噪声情况下,总是无判决性错误。这证明了对角优势条件只是一个充分条件,而非必要条件的事实。很明显,这个例子也证明了如果当n为奇数时,第偶数个系数ρi为零,则充分性和必要性之间的差距将减小。
我们的数值研究“验证”了一个新结果,
引理VII.3如(35)、(37)利用部分乘积对数据进行的择多逻辑编码和解码,基于满足(43)的拉特马赫码字矩阵,则无判决性错误。
E.来自PN序列的“近理想”码字
长度为2n-1,且满足所谓的相关性质,见[9],的两极二进制比特的伪随机噪声(PN)序列可以产生码字。
考虑一个长度为2n-1的序列。现在构造一个矩阵,其中每行是前一行的循环移位。如同产生于拉特马赫矩阵的码,它们有着相同的对角优势性质。一旦矩阵产生,便可以从各行中选择出n个码字构造为基,因为剩余的各行可以由码字的部分乘积构造而形成矩阵Xpp,因此Xpp(Xpp)′的对角元素为2N-1,但是非对角元素是+1或-1,这与拉特马赫情况是不同的。则Y(X)各行的和与拉特马赫码是相同的。我们的数值研究确认,n≤8的情况下对角优势条件不是必要的。
我们的数值研究“验证”一个新结果,
引理VII.4如(35)、(37)利用部分乘积对数据进行的择多逻辑编码和解码,基于满足(40)的伪随机码字矩阵,则无判决性错误。
F.来自Wing码的“近理想”码字
我们还要提到[10]中的特殊码集(矩阵)。我们观察到它们可以由2n-1维的拉特马赫矩阵颠倒任意一列而产生。考虑例如对三个码字的此种选择。例如,取拉特马赫7×7矩阵的3、5、6行,且最后两列互换。如此便得“Wing”码,但是它和它的部分乘积的延长不构成“Wing”矩阵,而是产生行互换的拉特马赫矩阵。造成了如下情况,即这三个码字的集合满足对角优势条件,则在择多逻辑编码中不会产生判决性错误。
G.低处理增益码字
任何“理想”或“近理想”码的扩展因子,例如上述的基于哈达马矩阵、拉德马赫和PN序列的扩展因子,将为
或
我们认为这太高了,除非n为例如2、3、4的“小”整数。
当
时,与所有码字和它们部分乘积的和相互两两正交不同的是,集合中的一些对将不再互相正交,。
“对角优势”条件(43)成立似乎更有利于解码的鲁棒性,实际上在某种意义上,“对角优势”或(43)中的不等性的最大化也更有利于解码的鲁棒性。
一个方法是设法使正交部分码字乘积对的个数最大化,或等价地,使(43)中的Y(X)的稀疏程度达到最大。
第二种方法是使|Y(X)|的最大相关行的和最小化。
特殊的例子引人关注,且其中一些例子中,我们注意到系数ρ的另外一些性质。
H.系数ρpp
利用公式(15)可以验证
还是随着n的增加单调递减的值,不论n为奇数或偶数,至少在n>4的情况下。对这些性质可以建立数学归纳。作为参考,我们列出一些Srem的值,
Srem | sign | sign± | Srem | sign | sign± |
n=2 | 0 | 0 | n=3 | 0 | 0 |
n=4 | 0.3333 | 0.6667 | n=5 | 0.3333 | 0.3333 |
n=6 | 0.4000 | 0.8000 | n=7 | 0.4000 | 0.4000 |
n=8 | 0.3714 | 0.7429 | n=9 | 0.3714 | 0.3714 |
n=10 | 0.3715 | 0.6439 | n=11 | 0.3175 | 0.3175 |
n=12 | 0.2641 | 0.5281 | n=13 | 0.2641 | 0.2641 |
n=14 | 0.2191 | 0.4382 | n=15 | 0.2191 | 0.2191 |
n=16 | 0.1835 | 0.3671 | n=17 | 0.1835 | 0.1835 |
n=18 | 0.1560 | 0.3120 | n=19 | 0.1560 | 0.1560 |
I.码字和码字乘积正交的情况
让我们考虑至少添加所有码字的乘积的码字矩阵相互正交的情况。则将多项式展开(30)中前n个加数简化为di,最后一项为零。剩余的项有什么影响呢?
另外考虑,行Xi中具有相同系数ρj的所有nCj个条目,除了一个之外均为零。系数的明确公式(15)允许我们验证,至少数值地验证,在用于
的多项式展开中包含j≠1,n的系数ρj的各项的和,在前面用Srem表示,其绝对值是小于1的,因此具有如(43)的对角优势,且
也即在我们的正交假设下,剩余项的绝对值的和满足
考虑一个有用的例子,即删除了第一行的8×8的哈达马矩阵。对于分别按照该矩阵的n={4,6,7}行选择而定义的码字,此特殊的正交性质成立,因此在这种情况下数据的估计是无判决性错误的。此外对于n=7,运用sign±函数或sign函数估计所有码字的乘积也是无判决性错误的。对于n=5的码字,正交条件不成立,而且总有一个数据比特的估计不能达到无判决性错误,且无法估计码字的乘积。(n={1,2,3}情况下的码字将归入以前的标题所述的“理想”码字。)
另一个有用的例子是由4×4哈达马矩阵删除首行后的各行组成的三个码字。对角条件仍然满足,并且在无噪声情况下估计数据或数据的乘积是无差错的。
J.无差错择多逻辑编码的其它例子
当然,上面所研究的无差错择多逻辑解码的条件可以放宽,但是正交性的假设要因此更加详细。寻找满足此类条件的码也变得更加困难。
VIII.白噪声下的对比性能
在本节中我们提出在例如本文中描述的择多逻辑编码方案中面对加性白高斯噪声(AWGN)的误比特率(BER)性能,如图10。我们考虑n=3和l=8时的择多逻辑编码方案。 标注“ML Type A”代表第IV节中利用(42)的码矩阵的“标准”择多逻辑编码方案的图。标注“ML Type B”代表第IV节中提出的择多逻辑方案的BER性能图,利用基于(42)的码矩阵的3个附加线性奇偶校验位,即第1行×第2行,第1行×第3行以及第2行×第3行。标注“ML Type C”代表[3]中介绍的择多逻辑编码方案的性能,也利用(42)的码矩阵,和从多项式表示中估计的奇偶校验位。为了比较,最大似然编码方案的BER性能也绘制于图10中。
从图10中我们观察到,当应用所提出的带有部分奇偶校验的择多逻辑编码方案时,编码性能与常规方案几乎相同。我们推测在这种情况下,通过附加线性部分奇偶校验位所获得的增益被非线性码强度的损失所抵消。
我们也可观察到,[3]中方案所作的假设并不总是成立,因此作为结果的其性能比传统择多逻辑方案性能差。性能上的损失归因于以下事实,即噪声高的条件下奇偶校验位的错误概率相当高,因此共同使用在信息检测过程中将导致更高的错误率。另一方面,在噪声极低的条件下,附加奇偶校验位将只增加检测过程的力量,因此给出了更好的全面比特错误率性能。
最后,作为次最优编码方案,择多逻辑编码方案及其较简单的检测算法在AWGN信道下,SNR由1到2分贝的范围内,可以将一个可比的性能传递给更加复杂得多的最优最大似然方案。
IX.结论
用于通信系统的择多逻辑编码,在解码的简单性方面有着吸引人的优势。获得这一点是以最优性为代价的。所包含的择多逻辑运算是高度非线性的,因此用以得出码和保证性质的理论极少。
本文中此方向的一个关键步骤是为包括于择多逻辑的各种sign*运算的多项式表示产生明确的公式。该公式可依照二项式系数容易算出,出现在所提出的广义帕斯卡矩阵。该矩阵分解为原始帕斯卡矩阵的下三角Cholesky因子,可以简化系数的证明和导出。该结果比至今给出的用于sign情况的结果更完全,对于sign±情况来说也是新的结果。
下一步骤是提出任何码字和多项式展开系数的函数的对角优势条件。对角优势被证明是在无噪声环境下保证无差错编解码的充分条件。已经显示出,这对于保证用于已知类别的择多逻辑码的无判决性错误编解码是有用的,尤其是基于哈达马矩阵、拉特马赫矩阵和伪随机序列的码。以前,只有在低维情况下通过彻底搜索的数值方法进行验证的结果。
最后,提出了新的择多逻辑编码算法,基本上为两级编码,第一级是线性级,第二级是兼容的的择多逻辑级。该择多逻辑级基于添加部分乘积的延长码矩阵,应用于添加部分乘积的延长数据。这两级码及相应的解码,工作得与单级码一样好,或者更好,至少线性级更经得起分析检验。
参考文献
[1]T.Maseng,Performance Analysis of a Majority Logic Multiplex System,IEEE Transaction on Communications,vol.COM-28,no.9,September1980.
[2]A.Sugiura and M.Inatsu,An amplitude limiting CDM by usingmajority logic,IEICE Transactions on Fundamentals of Electronics,Communications and Computer Sciences,vol.E80-A,no.2,pp.346-348,Feb.1997.
[3]V.P.Ipatov,Y.A.Kolomensky,and R.N.Shabalin,Reception ofMajority-Multiplexed Signals,Radio Engineering and Electronic Physics,vol.20,no.4,pp.121-124,1975.
[4]R.C.Titsworth,Application of the Boolean for the Design of aMulti-Channel Telemetric System(in Russian).ZarubezhnayaRadioelektronika,8,1964.
[5]R.C.Tistsworth,A Boolean-Function-Multiplexed Telemetry System,IEEE Transactions on Space Electronics and Telemetry,vol.SET-9,pp42-45,June,1963.
[6]J.A.Gordon and R.Barrett,Correlation-recovered adaptive majoritymultiplexing,Proceedings of IEE,vol.118,no.3/4,pp.417-422,1971
[7]A.K.Mukherjee and D.Mukhopadhyay,A method for increasing thenumber of majority multiplexed channels,Proceedings of IEEE,vol.66,no.9,pp.1096-1097,September,1978.
[8]K.T.Tan,R.Liyanapathirana and K.N.Ngan,Error probabibities forsequency majority multiplexing in frequency-nonselective,slowly fadingchannel-Part 1&2,Proceedings of IEEE 5th ISSSTA,pp.411-419,September,1998.
[9]Golomb,Solomon W.,Shift Register Sequences.Holden-Day,Inc.SanFrancisco,1967.
[10]P.A.Wing,Code Division Multiplexing.Monitor-Proc.IREE,1,pp.25-28,1976.
Claims (24)
1.一种使用非线性硬门限函数的多项式表示的硬判定信号检测方法,包括:
对接收的复合信号应用非线性硬门限函数以产生一个具有信号元的输出信号;
基于使用的非线性硬门限函数的多项式表示来检测输出信号中的每个信号元;以及
基于检测的信号元和从使用的非线性硬门限函数的多项式表示导出的奇偶校验元来确定信号元。
2.一种使用非线性硬门限函数多路复用编码信号流的方法,包括:
基于传统块、卷积或Turbo编码之一来对信号元编码;
基于非线性硬门限函数多路复用所有从编码中输出的编码信号元;以及
在信道中传输多路复用的复合信号。
3.根据权利要求2所述的方法,进一步包括将在权利要求2中所述传输的多路复用复合信号译码,其中多路分解过程被软信息译码器代替,该软信息译码器操作于串联方式,具有基于传统块、卷积或Turbo译码方案的后级译码器。
4.根据权利要求3所述的方法,进一步包括:
基于使用的非线性硬门限函数的多项式表示和来自后级译码器的先验信息,将多路复用的复合信号译码;以及
输出软译码信息给后级传统块、卷积或Turbo译码器。
5.根据权利要求4所述的方法,其中:
后级译码器以迭代方式输出软译码和先验信息回送给译码器,直到在两个译码器和后级译码器之间要求的迭代数目已完成;以及
传送最后的译码信息给下一级。
6.一种基于非线性硬门限函数实现人工神经网络内的挤压/激活函数的方法,包括:
使用非线性硬门限函数的完全多项式表示作为人工神经网络内的挤压函数。
7.一种使用组合的线性和非线性编码函数的编码方法,包括
为未编码信号导出奇偶校验位;
基于线性编码函数编码所述奇偶校验位;
基于非线性硬门限函数对所述未编码的信号和线性奇偶校验位编码;以及
发送基于上述编码步骤的组合信号,用于随后根据择多逻辑译码函数进行线性译码和非线性译码。
8.一种使用组合的线性和非线性译码函数对信号译码的方法,包括:
接收一个传输信号;
基于非线性硬门限函数的多项式表示,对所接收的信号中的奇偶校验和未编码信号位译码;
基于线性编码函数进一步对未编码信号位译码;以及
基于来自所述非线性和线性译码过程的信息确定所接收的未编码信号位。
9.一种优化信号译码的方法,包括:
将二进制数据和的非线性函数分解为完全多项式表示;
确定多项式表示的系数;
以择多逻辑实现多项式表示,包括各系数;以及
使用择多逻辑对具有与所述非线性函数相关的属性的信号译码。
10.根据权利要求9所述的方法,其中非线性函数是sign*函数。
11.根据权利要求10所述的方法,其中sign*函数是一个sign函数。
12.根据权利要求10所述的方法,其中sign*函数是一个sign-函数。
13.根据权利要求10所述的方法,其中sign*函数是一个sign+函数。
14.根据权利要求1所述的方法,其中非线性函数是sigmodial函数。
15.根据权利要求1所述的方法,其中非线性函数是sign函数。
16.根据权利要求10所述的方法,其中多项式表示由方程3给出。
17.根据权利要求16所述的方法,其中根据方程8确定系数。
18.根据权利要求16所述的方法,其中根据方程21确定系数。
19.根据权利要求16所述的方法,其中根据方程22确定系数。
20.根据权利要求16所述的方法,其中根据方程23确定系数。
21.根据权利要求9所述的方法,其中基于非线性函数对信号编码。
22.根据权利要求21所述的方法,其中编码信号在通信系统内传输并在通信系统的接收端译码。
23.一种使用组合的线性和非线性编码函数的编码方法,包括:
为信号导出奇偶校验位;
基于线性编码函数对所述奇偶校验位编码;
基于择多逻辑编码函数对所述信号和线性奇偶校验位编码;以及
发送基于上述编码步骤的组合信号,用于基于择多逻辑译码函数的线性译码和非线性译码。
24.一种使用组合的线性和非线性译码函数来译码信号的方法,包括:
接收一个信号;
基于择多逻辑译码函数对该信号内的奇偶校验位译码;以及
基于线性编码函数对信号位译码。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US38873702P | 2002-06-17 | 2002-06-17 | |
US60/388,737 | 2002-06-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1551508A true CN1551508A (zh) | 2004-12-01 |
Family
ID=34375132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA031650163A Pending CN1551508A (zh) | 2002-06-17 | 2003-06-17 | 根据完全择多逻辑表示优化信号译码的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1551508A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111525921A (zh) * | 2020-05-15 | 2020-08-11 | 矽力杰半导体技术(杭州)有限公司 | 用于神经网络中信号转换的系统和方法 |
WO2022083400A1 (zh) * | 2020-10-20 | 2022-04-28 | 华为技术有限公司 | 一种译码方法和装置 |
US12101102B2 (en) | 2020-10-20 | 2024-09-24 | Huawei Technologies Co., Ltd. | Decoding method and apparatus |
-
2003
- 2003-06-17 CN CNA031650163A patent/CN1551508A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111525921A (zh) * | 2020-05-15 | 2020-08-11 | 矽力杰半导体技术(杭州)有限公司 | 用于神经网络中信号转换的系统和方法 |
CN111525921B (zh) * | 2020-05-15 | 2023-09-08 | 矽力杰半导体技术(杭州)有限公司 | 用于神经网络中信号转换的系统和方法 |
WO2022083400A1 (zh) * | 2020-10-20 | 2022-04-28 | 华为技术有限公司 | 一种译码方法和装置 |
US12101102B2 (en) | 2020-10-20 | 2024-09-24 | Huawei Technologies Co., Ltd. | Decoding method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1172474C (zh) | 公用密钥密码系统方法及设备 | |
CN1213541C (zh) | 交错器,编码、译码设备和方法,置换方法及其系统 | |
CN1235343C (zh) | 交织方法、交织装置以及存储交织模式产生程序的媒体 | |
CN1295884C (zh) | 信息发送装置、信息发送方法、信息接收装置和信息接收方法 | |
CN1124545C (zh) | 实现高速加密处理的设备和方法 | |
CN101076968A (zh) | 使用拟群的密码原语、差错编码和伪随机数改进方法 | |
CN1160940C (zh) | 代码生成方法、检测方法及其设备、水印嵌入器和检测器 | |
CN1742455A (zh) | 差分多长度发送及接收分集 | |
CN1312630A (zh) | 基于分块加密方式的加密装置与方法及译码装置与方法 | |
CN1883145A (zh) | 多天线接收装置、多天线接收方法、多天线发送装置以及多天线通信系统 | |
CN1665185A (zh) | 内容提供系统、用户系统、跟踪系统、装置及方法 | |
CN1157020C (zh) | 提高了安全性的密码处理装置 | |
CN1531241A (zh) | 密码重构方法、分散密码重构装置及密码重构系统 | |
CN1108665C (zh) | 包括结合多维调制的乘积码的数字传输系统与方法 | |
CN1478234A (zh) | 用于有效地执行线性变换的方法和装置 | |
CN1726669A (zh) | 数据分割方法和使用异或运算的装置 | |
CN1956368A (zh) | 基于单位阵及其循环移位阵的ldpc码向量译码装置和方法 | |
CN1922643A (zh) | 加密系统、加密装置、解密装置、程序和集成电路 | |
CN1960190A (zh) | Ldpc码校验矩阵构造方法及利用该方法的编码解码装置 | |
CN1855731A (zh) | 解码装置及解码方法 | |
CN1262072C (zh) | 码分多址移动通信系统中的编码/解码设备和方法 | |
CN1751516A (zh) | 用于发送和接收映象数据的强势系统 | |
CN1753308A (zh) | 编码装置和解码装置 | |
CN1201494C (zh) | 最大后验概率译码方法和装置 | |
CN1319291A (zh) | 数据传输方法,数据传输系统,发射装置和接收装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1071810 Country of ref document: HK |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1071810 Country of ref document: HK |