CN1535514A - 决定取样相位之单元 - Google Patents

决定取样相位之单元 Download PDF

Info

Publication number
CN1535514A
CN1535514A CNA028050576A CN02805057A CN1535514A CN 1535514 A CN1535514 A CN 1535514A CN A028050576 A CNA028050576 A CN A028050576A CN 02805057 A CN02805057 A CN 02805057A CN 1535514 A CN1535514 A CN 1535514A
Authority
CN
China
Prior art keywords
sample time
time
sample
comparative sequences
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028050576A
Other languages
English (en)
Other versions
CN1316777C (zh
Inventor
M����÷����
M·哈梅斯
C·克兰滋
Dz�ķ
J·范登布姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1535514A publication Critical patent/CN1535514A/zh
Application granted granted Critical
Publication of CN1316777C publication Critical patent/CN1316777C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明系关于确定及校正一过度取样之输入位串(RXDAIN)之最佳取样时间之装置及方法。这包括以被输入比较序列且被用以确定一新的,校正的取样相位(Pk+1)之目前取样相位(Pk)而被空白之资料位(r{k0})。此种以决定为基础(决定导向)方法允许取样相位的连续校正。

Description

决定取样相位之单元
本发明系关于确定及校正过度取样之数字位串之最佳取样时间。
在无线通信系统中,资料以讯框(frame)的形式被传输,在资料封包被传输之前,传输在接收端已知之同步字符。此同步字符及资料封包一起产生一资料爆冲(burst)。在爆冲之启始的同步字符首先被用以识别此爆冲。其次,此同步字符可被用以决定所接收位串之最佳取样相位。当存在一数为调变方法时,此取样相位被选择因此取样分别发生在符号周期的中央,且因此在眼部图式的最大开孔。
在解调变之后,接收端具有对二进位资料编码之一脉波振幅调变之被接收信号。此被接收信号被提供至一比较器,其输出端传输数值0或1,依据所接收的信号小于或大于0。被接收信号至一串不连续值的真实转换藉由周期地对比较的输出取样而产生效用。
为决定最佳的取样时间,使用特定的过度取样速率(oversamplingrate,OSR)在符号周期内从比较器的输出信号取样复数次是有利的。对每一资料符号,n个不同的样本以此方式被确定。在这些样本中,只有与最佳取样时间相关的个别的数值被进一步处理,而剩下的(n-1)数值则被忽略。
为决定最佳取样时间,已知的实施为比较过度取样的二进制数据与接收器已知之位于资料爆冲之启始的同步字符。这使用一位一位地比较输入资料串与同步字符位之一关联器并确定一相关的关联值而完成。以未被扰乱的接收信号,关联的第一及最后发生是在一符号周期之开始及结束,且取样时间在这些之间的中央被选择二次。
此解决方法的缺点在于最佳取样相位仅由每一资料爆冲决定一次,尤其是在资料爆冲之接收的启始。在开始所确定的取样相位随后被用以对整个资料爆冲取样。任何在一爆冲之启始的信号扰乱在一开始产生不正确的取样相位规定。此不正确的取样相位随后被用以对整个资料爆冲取样,因此获得高位误差率。另一缺点在于不可能藉由校正取样相位来补偿传输器及接收器之时间参考中的任何漂移,因为在一开始所规定的取样相位在整个接收资料爆冲是固定的。
因此本发明之一目的在于提供确定及校正过度取样位串之装置及方法,其中位误差率与习知技术相较之下被降低。
此目的藉由依据申请专利范围第1项之确定及校正最佳取样时间之装置及依据申请专利范围第12项之方法而达成。
起始点是一过度取样的数字位串,其中为每一位存在n个不同的取样时间执行的样本。确定及校正最佳取样时间之本发明之装置包括一读取装置用以读在个别的最佳取样时间从过度取样数字位串读取下一位,另一方面,以及一比较序列。新的最佳取样时间由以在不同取样时间确定之关联值为基础之用以决定新的最佳取样时间的单元所规定。
不像习知技术,所使用之比较的序列系一连续的位形式,以个别位在被输入比较序列之最佳取样时间被读取。然而,在习知技术中,在爆冲之启始被传输的同步字符被用来当成比较序列,该比较序列在本发明解决方案中系由评估所接收之资料串而产生。目前被读取的资料位分别被用以更新比较的序列。藉由使该比较序列与过度取样输入资料串产生关联,可以确定新的最佳取样时间。下一个位随后可以由读取单元在真实新决定的最佳取样时间被读取。此位也再次被输入比较序列,因此,此转动的方法允许最佳取样时间的连续重新决定以及校正。
本发明解决方案之一优点在于最佳取样相位可以在资料爆冲内任何想要的时间被确定。
然而,在习知技术中,最佳取样相位已由与一开始传输之同步字符之关联而被决定,且因此仅能在资料爆冲的一开始被确定,本发明解决方案允许最佳取样时间在资料爆冲中任何想要的点被决定。尤其是,这使得在一资料爆冲期间决定复数次最佳取样时间是可能的。在此方式中,本发明允许一资料爆冲的接收期间之最佳取样时间的连续再决定及校正。这允许位误差率被降低许多。
在资料爆冲之传输开始的任何信号扰乱可能促使最佳取样时间不正确的设定。本发明能够校正不正确的取样时间而依然接收资料爆冲。这表示资料爆冲的其它部份能被正确地接收。
取样相位的连续校正是有益的,尤其是当传输器与接收器之时间参考之间存在一漂移时。此种漂移的结果是在启始程序中被正确决定的取样相位在短时间之后产生不正确的读取结果。相反地,本发明之最佳取样时间的校正允许好的读取结果,即使当传输器与接收器之间存在着时间漂移,因为取样相位配合漂移改变。
从习知技术,决定取样相位的硬体是已知,其中输入资料串与同步字符之间的关联为不同的相位而被决定以便发现最佳的取样相位。为了在以本发明之基础上从此种先前已知的硬体中获得硬体的操作,仅需要以被输入个别新读取位之连续的位形式取代固定的比较序列。为此目的所需之对先前已知之硬体的设计修改是很微小的。在此方式中,可以产生决定取样相位的单元,其允许具小的设计的额外复杂度之取样相位的固定校正。
依据本发明实施例之一优点,比较的序列被储存在一比较序列位移缓存器中,以个别的位在最佳的取样时间被输入该比较序列位移缓存器中。这对于储存连续的位形式而言是最适合的硬体设计。在最佳取样时间被读取的个别位被输入该为移缓存器,因此该位移缓存器固定包含目前的比较序列。在此情况中,此位移缓存器被提供时脉,因此该位形式在一符号取周期TBit之后被分别位移。该位移缓存器的内容与已抵达的数字位串产生关联以便确定在每一取样时间之相关的关联值。
符合本发明另一有利实施例,过度取样数位输入位串被位移缓存器之一序列位移,每一位移缓存器具有n缓存器胞元以维持每一位可用之n个样本。例如,以过度取样速率9,在输入位串中每一资料符号有9个样本。因此,取样周期T5与符号周期TBit之间的比例在9折取样的情况中是Ts=TBit/9。
为维持每一位的9样本,需提供每一缓存器具有9缓存器胞元之位移缓存器。为储存输入位串中之,例如,16资料符号,因此需要各具有9缓存器胞元之串连的位移缓存器。取代16位移缓存器的序列,可使用具有16×9=144个缓存器胞元之一个大位移缓存器。位移缓存器之序列被提供时脉,因此位移缓存器内容进一步于经过一取样周期Ts时被分别位移。储存过度取样数位输入位串之样本于此种长度n之位移缓存器之逼序列中允许最价取样时间或最佳取样相位的简单决定。这包含规定从每一资料符号用之n缓存器胞元的那一者的目前位需要被读取。如果,例如,过度取样速率9,每一位移缓存器之个别第三缓存器胞元被读取,随后,取样相位因此相对于输入位形式而被规定。此读取用的取样相位可以藉由取代第三胞员,分别使用个别位移缓存器之第四或第五缓存器胞元读取目前位的简单方式而被改变。
如果最佳取样时间在一资料爆冲期间被决定复数次,这是有利的。这允许最佳取样相位的连续校正。特别是,当传输器端与接收器端之参考时脉之间存在一时脉漂移时,这使得输入信号可以大约在被接收资料之中央被个别取样。
在此情况中是尤其有利的,如果最佳取样时间在循环区间于一ㄅ料爆冲期间被决定复数次。例如,可以规定最佳取样时间分别在已经接收20资料符号后被重新决定。
这是有利的,如果比较的序列等于在一资料爆冲之接收的每一启始之一同步字符。该同步字符分别在一资料爆冲之启始被传输,并为接收端已知。在此情况中,取样相位能够藉由使输入资料串与先前已知的同步字符的关联而被首次决定。当取样相位被首次决定时,位串的下一位可以基于此取样相位而被读取。以此方试获得的料位随后被连续地输入比较序列并用以决定新的最佳取样时间。
在本发明之另一较佳实施例中,最佳取样时间仅在先前最佳取样时间附近的预先描述的范围内变化。如果再调整重复地获得不正确的比较形式,例如由严重干扰的资料位所造成,则取样相位的重新决定可能产生大量从先前使用的取样相位漂移之不正确的值。为防止这种情况,取样时间的再调整tajust被限制在先前使用的取样时间topt附近的特定的范围。此测量能够防止取样相位脱离有理的范围。
这是有利的,如果确定关联性的单元分别决定与特定取样时间及比较序列相关之被取样资料位序列之间的汉明距离(hammingdistance)。此汉明距离指示在被取样位序列与比较序列之间有多少位差异。0汉明距离在此情况中表示被取样资料位序列与比较序列是一样的。汉明距离1表示被取样资料位与比较序列正好1位不同,而二序列中所有其它位是一致的。如果,例如每一序列包括16位之二序列互相具有1或2的汉明距离,则此二序列高度相关。在此情况中,取样资料之序列与比较序列之间的汉明距离是二序列之间关联性的好的测量。此外,可以小复杂度计算二序列之间汉明距离的适合硬体解决方案已经存在。
如果确定关联性用的单元比较个别确定的汉明距离与规定的临界值,且如果该汉明距离低于该连临界值,设定一相关的关联旗标(flag)。如果,例如,位误差表示将被比较之二序列互相不同,则获得不等于0的汉明距离。否则,此二序列有高度关联性。在本发明解决方案的情况中,二序列之间的关联性的存在随后被认定,如果该汉明距离低于规定的临界值。这比需要二序列之间完全相同的情况有较佳的结果。
依据本发明之一较佳实施例,决定新的最佳取样时间之单元藉由考虑汉明距离低于规定值内之取样范围而确定新的取样时间。因为取样,在输入数据串中存在著每一数据符号之复数(例如9)不同样本。对每一取样时间,所获得的样本与比较的序列产生关联。如关联性存在,也就是说如果汉明距离低于规定的临界值,则设定相关的关联性。如果考虑与不同取样时间相关之关联性旗标序列,则可以确定第一次关联存在的取样时间。因此,可以确定输入资料序列与比较序列具有最后一次的足够关联性的取样时间。第一关联性之时间及最后关联性时间规定汉明距离低于预定临界值之一取样时间范围。藉由分析此取样范围,可以决定新的最佳取样时间。
在当取样时间范围中央之一时间被选择为新的最佳取样时间时,此内容尤其有益。此种取样时间的选择确保进入资料串之位的每一个在中央被取样。
在确定及校正过度数字位串之最佳取样间之本发明之方法中,其中存在每一位之在n不同取样时间取样之样本,来自过度数字位串之下一位首心在之前的最佳取样时间被读取。被读取的位被输入比较序列,其被储存为一连续位形式。接著,被取样资料位序列与比较序列之间的关联性被确定,以在每一取样时间被确定的相关关联值。新的最佳取样时间随后从在不同取样时间确定的关联值确定。
目前为止,用的比较序列是接收器已知的同步字符。此种比较序列的选择仅允许最佳取样相位在资料爆冲的启始被确定。在本发明的解决方案中,比较序列分别由目前读取的位完成。这允许最佳取样时间也在一资料爆冲时间内被重新决定。在此方式中,取样相位比被连续校正,并产生大幅降低的位误差率。
本发明将参照图式中所说明之例示实施例而被进一步描述,其中:
第一图表示基于习知技术决定过度位串之最佳取样相位之单元;
第二图表示本发明确定过度位串之最佳取样相位之单元。
图一表示基于习知技术决定过度位串之最佳取样相位之单元,其中取样相位在整个资料爆冲之一资料爆冲的开始被决定。因此,输入数据串与接收器单已知之同步字符产生关联以便从该关联的结果导出最佳取样相位。
这藉由基于特定过度取样速率(OSR)在一取样周期TBit内对脉冲调变接收信号取样复数次而完成,以便获得每一接收资料符号之n样本。在图一所示之例中,n=9,也就是说每一资料符号有9个样本。
过度取样的数字位串RXDIN被串连的位移缓存器1,2,...5的排列位移,位移缓存器之时脉频率可以被设定为1/Ts。在本文中,Ts表示取样周期,也就是二样本之间的时间间隔。每一位移缓存器1,2,...5包含维持数位化样本之n=9不同的位移缓存器胞元。位移缓存器之前进方向由箭号6表示。
每一位移缓存器1,2,...5包含标号Z-1及Z-8。Z-1表示延迟一取样周期Ts,且因此Z-8表示延迟8取样周期。在所有当中,每一缓存器1,2,...5因此造成9取样周期或一符号周期TBit(因为9·Ts=TBit)的延迟。
包含位移缓存器1,2,...5之位移缓存器之安排允许取样相位之简单规定,藉由下一资料符号值随后被输入之被选择之位移缓存器2中之n位移缓存器胞元。该取样相位随后藉由选择位移缓存器2中之n位移缓存器胞元而被决定。
为确定最佳取样相位,位位移缓存器2,3,...5之个别第一个胞元之内容r0,r1,...r14,r15以取样频率1/Tε被读取,并且被输入单元8以便确定关联性。此处,输入资料序列
{r(kTs-mTBit)}0≤m≤15
=r(kTs},r(kTs-TBit),....r(kTs-15TBit)}
={r0,r1,...r14,r15}
之关联性与已知的,例如16位长的同步字符
{s(mTBit)}0≤m≤15
={S0,S1,...S14,S15}
产生关联,以便确定每一取样相位k的相关关联值。为此目的,同步字符RXYNC被写入(9)至为此目的的记忆胞元10之中。所使用的相关值是输入资料序列之间的与同步字符之间的汉明距离。此汉明距离在每一时间k·Ts被计算:
d ( k ) = Σ m = 0 15 sm ⊕ rm
汉明距离指示被接收资料序列
{r(kTs-mTBit)}0≤m≤15
与比较序列
{s(mTBit)}0≤m≤15
之间有多少不同。
为建立输入位序列与比较序列之间是否有足够大的关联,将汉明距离d(k)与一可选择的临界值dmax比较。如果,d(k)≤dmax,则此二序列是相关的。
在每一资料爆冲的开始,同步字符被传输。让k1·Ts为第一次存在的关联性时间,也就是d(k1)≤dmax。此时间被称为SYNC。与时间k1相关之关联旗标f(k1)被设定为:
f(k1)=1
对接下来的8次,k=k1+1,k1+2,...,k1+8,相关的汉明距离低于临界值dmax,相关的关联旗标被设定为:
以此方式被决定之关联性旗标f(k),k=k1+1,k1+2,...,k1+8,被确定关联性之单元8写入(12)一关联旗标位移缓存器11之中。关联旗标位移缓存器11之前进方向由箭号13表示。
从储存于位移缓存器11并包含9位之关联旗标位序列的关联,可以决定最佳取样时间
t0=k0Ts+mTBit
在过度取样之前的脉波振幅调变信号可能不对称变形。在此情况中,藉由相对于中央取样时间轻微地偏移取样时间而将取样时间与最大振幅时间对齐是有利的。这可使用任何可选择的额外时间偏移k2ε{-2;-1;0;1;2;3}而完成。
在此情况中,
k0=k1+P+k2
对时间指针k0而言是有效的,其中P表示取样相位,而k2ε{-2;-1;0;1;2;3;}表示任意可选择的时间偏移。
首先,最佳取样时间t0被精确地选择于关联开始时间与最后关联时间之间的中间。如果k1代表关联性第一次发生的指标,k1+n1表示关联性最后发生的指示(也就是说f(k1)=1,且f(k1+n1)=1),则获得的取样相位P是P=[N1/2]+1。
在图一所示之实施情况中,关联旗标位移缓存器11中储存的位形式使用对照表LIT被转换为相关的取样相位P。此对照表LUT在关联旗标位移缓存器11之最右边位移缓存器胞元首先被假设为1的时间(亦即时间SYNC)被读取。指标N1随后由具有数值"1"之关联旗标之最后发生(亦即在最左)所决定。由"X"所指示之其间的关联旗标值对决定n1及P没有关系("非关心位(don′t care bit)")。在接近对罩表右边的行指示与不同关联旗标位序列相关之取样相位P。
取样相位P被输入取样及维持组件14,并与参数k0及k2一起决定缓存器2中之一特定胞元需要被读取7。被读取的数值分别被维持TBit=9·Ts的符号期间,且于此方式中产生取样的输入信号RXDAsampled。此信号可以经由例如,数据转换单元15被提供给微控器μC。
图二表示重复重新决定取样相位之本发明单元。如习知技术,具有9折过度取样的数字位串RXDAin被输入串连的位移缓存器16,17,...,20。每一位移缓存器16,17,...,20具有9胞元且因此可以维持9序列样本。在一取样周期Ts经过的任何时候,位移缓存器的内容向右移动一位置。在此情况中,箭号21表示位移缓存器之前进方向。
如习知技术的情况,确定相关性之单元30具有在每一取样时间确定输入位序列{r0,r1,....r14}与以较序列之间之一关联值的工作。不像习知技术,北比较的序列每一序列仅15位(取代至今为止的16位)。比较序列{s0,s1,....s14}被储存于比较序列缓存器22。为决定第一次的关联性,也就是一资料爆冲之接收的启始,比较序列缓存器22包含在接收器端已知之同步字符的较低15位{s0,s1,....s14},其于一资料爆冲开始时被传输。
确定相关性之单元30决定每一时间k·Ts输入位序列与比较序列之间的汉明距离d(k)。时间k·Ts表示第一次关联的时间,也就是第一次d(k1)≤dmax为真的时候。相关的关联旗标f(k1)被设定为1,且此值被写入(24)关联旗标位移缓存器23。正如参照图一所示,相关的关联旗标f(k1)也确定下8个汉明距离d(k),其中k=k1+1,k1+2,...,k1+8,并被写入关联旗标位移缓存器23。写入的值被缓存器从左至右位移,如箭号25所示。
储存于关联旗标位移缓存器23的位形式可以使用对照表LUT被移转为位于关联范围中央之取样时间t0之取样相位Pk。于此情况中适用
t0=kTs+mTBit
其中k0=k1+Pk+k2,其中k1表示关联性第一次发生之时间指针,Pk表示取样相位,而k2表示一任意可选择的时间偏移,k2ε{-2;-1;0;1;2;3}。
以此方式决定之取样相位Pk被输入取样及维持元件27;输入位串之下一位随后在Pk所规定的真正取样时间被读取26。新读取的位r{k0}经由资料转换单元29被输入微控器μC做为取样输入位串RDXAsampled之部份。
不像习知技术,新读取的位r{k0}也被输入比较序列位移缓存器22(箭号28),因此获得以下的比较序列:
{r{K0},S0,S1,....S13}
同步字符之位s14由插入r{K0}被移出比较序列位移缓存器22。
取代与习知同步字符的比较,本发明包含由比较输入样本与一比较序列所决定之新取样相位,该比较序列系从被接收资料串之一决定基础(决定导向)评估所获得。关于资料位r{K0}之数值的决定是藉由使用先前取样相位Pk读取(26)输入资料串而做成。
新取样相位Pk随后使用以关于r{K0}之决定为基础之修改的比较序列而被决定。新的取样相位Pk+1系由使输入资料串与新比较序列{r{K0},S0,S1,....S13}相关而被决定。
不像习知技术,位r0不再从位移缓存器17被读出,而是从位移缓存器18读出。这产生比较序列所需之位r{K0}之读取与来自输入资料串之位r0之读取之间的特定时间延迟,这表示当r0抵达时,比较序列所需之r{K0}的数值已经存在。由于时间偏移,本发明的解决方案允许从关联开始至关联结束之所有取样时间范围在输入序列与比较序列之间被扫过。在本文中这是有利的,如果比较序列缓存器22在每一时间k1+m·TBit被填充0,因为这允许较好的启始关联的追踪。
新决定的取样相位Pk+1被输入取样及维持元件27。下一输入位随后使用真实的新取样相位Pk+1被读取。
为防止来自重复获得不正确之比较形式的再调整,例如因为大的扰乱资料位,且因此防止新决定的取样相位重复地不正确,取样相位Pk+1之再调整需要仅被允许在初始决定之取样相位Pinitial附近之特定范围内。
可为新决定的取样相位与在一特定周期中被向上加之初始决定的取样相位之间的不一致,以及将被执行之再调整进行准备,只要总和的不一致超过一特定临界值。此测量允许改善的将达成之控制的坚定性。
本发明允许取样相位Pk之再调整,且因此确保抵达的个别资料样本的每一个都在中央被取样。这改善了个别资料位的决定,且位误差率与降低。尤其是,在资料爆冲启始的信号干扰,也就是当同步字符被传输时,不再产生到达之整个资料爆冲之不正确取样。任何传输器与接收器之时间参考中的漂移可藉由校正取样相位而被补偿。

Claims (22)

1.一种确定及校正过度数字位串(RXDAIN)之最佳取样时间之装置,其中存在每一位在n个不同取样时间取得的样本,具有
一读取单元,其于每一情况中于该最佳取样时间(t0)从该过度数字位串(RXDAIN)读取下一位(r{K0});
一单元(30)用来以在每一取样时间确定之一相关的关连值确定被取样资料位序列与一比较序列之间的关联;
一单元,用以从在不同的取样时间确定之该关联值决定新的最佳取样时间;特征在于
所使用之比较序列系一连序位形式,以在最佳取样时间(t0)读取之个别位(r{K0})被输入该比较序列。
2.如申请专利范围第1项之装置,特征在于:
该比较序列系储存于一比较序列位移缓存器(22),以在最佳取样时间(t0)读取之个别位(r{K0})被输入该比较序列位移缓存器(22)。
3.如申请专利范围第1或2项之装置,特征在于:
该过度取样数字位串(RXDAIN)由一串位移缓存器{16,17,...,20}位移,每一位移缓存器{16,17,...,20}具有n缓存器胞元用以维持每一位之该n个可用之样本。
4.如前述申请专利范围任一项之装置,特征在于:
该最佳取样时间(t0)在一资料爆冲期间被决定复数次。
5.如申请专利范围第4项之装置,特征在于:
该最佳取样时间(t0)在一周期区间于一资料爆冲期间被决定复数次。
6.如前述申请专利范围任一项之装置,特征在于:
该比较序列等于在一资料爆冲之接收每一启始之一同步字符。
7.如前述申请专利范围任一项之装置,特征在于:
该最佳取样时间(t0)仅在先前最佳取样时间附近的范围内变化。
8.如前述申请专利范围任一项之装置,特征在于:
该确定该关联之单元(30)分别决定与一特定取样时间相关之被取样资料位序列与该比较序列之间的汉明距离(hammingdistance)(d(k))。
9.如申请专利范围第8项之装置,特征在于:
该确定该关联之单元(30)比较被确定之个别的汉明距离(d(k))与一预定的临界值(dmax)以一确定该关联,且如果该汉明距离低于该临界值(dmax),设定一相关之关联旗标{f(k)}。
10.如申请专利范围第8或9项之装置,特征在于:
该决定新最佳取样时间用之单元藉由考虑该汉明距离(d(k))低于该预定临界值(dmax)之取样时间范围内而确定该新取样时间。
11.如申请专利范围第10项之装置,特征在于:
该决定新最佳取样时间用之单元藉由考虑该汉明距离低于该预定临界值(dmax)之取样时间范围,以被选择为该新的最佳取样时间(t0)之取样时间范围之中央的时间而确定该新取样时间。
12.一种确定及校正过度数字位串(RXDAIN)之最佳取样时间之方法,其中存在每一位在n个不同取样时间取得的样本,特征在于包括以下步骤:
下一位从该过度数字位串(RXDAIN)于先前之最佳取样时间被读取;
于该先前最佳取样时间被读取之该位(r{K0})被输入该比较序列,其储存为一连续位形式;
以在每一取样时间确定之一相关的关连值决定取样资料位序列与该比较序列之间的关联;
从在不同的取样时间确定之该关联值决定一新的最佳取样时间(t0)。
13.如申请专利范围第12项之方法,特征在于:
该比较序列系储存于一比较序列位移缓存器(22),以在最佳取样时间(t0)读取之个别位(r{K0})被输入该比较序列位移缓存器(22)。
14.如申请专利范围第12或13项之方法,特征在于:
该过度取样数字位串(RXDAIN)由一串位移缓存器{16,17,...,20}位移,每一位移缓存器{16,17,...,20}具有n缓存器胞元用以维持每一位之该n个可用之样本。
15.如前述申请专利范围第12至14项任一项之方法,特征在于:
该最佳取样时间(t0)在一资料爆冲期间被决定复数次。
16.如申请专利范围第15项之方法,特征在于:
该最佳取样时间(t0)在一周期区间于一资料爆冲期间被决定复数次。
17.如前述申请专利范围第12至16之任一项之方法,特征在于:
该比较序列等于在一资料爆冲之接收每一启始之一同步字符。
18.如前述申请专利范围第12至17之任一项之方法,特征在于:
该最佳取样时间(t0)落在先前最佳取样时间附近的范围内。
19.如前述申请专利范围第12至18之任一项之方法,特征在于:
该关联系藉由分别决定与一特定取样时间相关之被取样资料位序列与该比较序列之间的汉明距离(d(k))而被确定。
20.如前述申请专利范围第19项之方法,特征在于
该关联性系藉由比较与一特定取样时间相关之该个别汉明距离(d(k))与一预定临界值(dmax)而被确定,且如果该汉明距离低于该临界值(dmax),藉由设定一关联旗标(f(k))。
21.如申请专利范围第19或20项之方法,特征在于:
该最佳取样时间藉由考虑该汉明距离低于该预定临界值(dmax)之取样时间范围内而被确定。
22.如申请专利范围第21项之方法,特征在于:
该汉明距离(d(k))低于该预定临界值(dmax)之取样时间范围内之中央的时间,以被选择为该新的最佳取样时间(t0)。
CNB028050576A 2001-02-15 2002-01-10 决定取样相位之单元 Expired - Fee Related CN1316777C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10107144A DE10107144A1 (de) 2001-02-15 2001-02-15 Einheit zur Bestimmung der Abtastphase
DE10107144.2 2001-02-15

Publications (2)

Publication Number Publication Date
CN1535514A true CN1535514A (zh) 2004-10-06
CN1316777C CN1316777C (zh) 2007-05-16

Family

ID=7674203

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028050576A Expired - Fee Related CN1316777C (zh) 2001-02-15 2002-01-10 决定取样相位之单元

Country Status (5)

Country Link
US (1) US7274763B2 (zh)
EP (1) EP1360792B1 (zh)
CN (1) CN1316777C (zh)
DE (2) DE10107144A1 (zh)
WO (1) WO2002065689A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10314808B4 (de) * 2003-04-01 2014-09-25 Intel Mobile Communications GmbH Abtastzeitbestimmung beim Empfang höherwertig frequenz- oder phasenmodulierter Empfangssignale durch Korrelationsverfahren
US7773710B2 (en) * 2007-03-20 2010-08-10 Pine Valley Investments, Inc. Method and system for data reception with decreased bit error rate
US7953122B2 (en) * 2008-07-25 2011-05-31 International Business Machines Corporation Transport bitstream synchronization
US11777763B2 (en) 2020-03-20 2023-10-03 Nantworks, LLC Selecting a signal phase in a communication system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
GB2206267B (en) * 1987-06-24 1991-09-25 Plessey Co Plc Novel correlator for synchronisation detection
US4984249A (en) * 1989-05-26 1991-01-08 First Pacific Networks Method and apparatus for synchronizing digital data symbols
CA2083304C (en) 1991-12-31 1999-01-26 Stephen R. Huszar Equalization and decoding for digital communication channel
US5400368A (en) * 1993-08-17 1995-03-21 Teknekron Communications Systems, Inc. Method and apparatus for adjusting the sampling phase of a digitally encoded signal in a wireless communication system
US5699389A (en) * 1995-09-28 1997-12-16 Motorola, Inc. Oversampling correlator with virtual clock phase for a telecommunications device
EP0858659A1 (en) * 1996-09-02 1998-08-19 Koninklijke Philips Electronics N.V. Fast acquisition method for obtaining data from a transmission channel and a data receiver for carrying out this method
JP3412448B2 (ja) * 1997-05-02 2003-06-03 Kddi株式会社 データ信号受信同期追従方法及び装置
JP3504119B2 (ja) * 1997-09-12 2004-03-08 三菱電機株式会社 復調装置、クロック再生装置、復調方法及びクロック再生方法
US6567480B1 (en) * 1999-08-10 2003-05-20 Lucent Technologies Inc. Method and apparatus for sampling timing adjustment and frequency offset compensation

Also Published As

Publication number Publication date
EP1360792B1 (de) 2007-11-07
EP1360792A2 (de) 2003-11-12
CN1316777C (zh) 2007-05-16
US7274763B2 (en) 2007-09-25
DE10107144A1 (de) 2002-08-29
DE50211165D1 (de) 2007-12-20
US20040151262A1 (en) 2004-08-05
WO2002065689A2 (de) 2002-08-22
WO2002065689A3 (de) 2003-07-03

Similar Documents

Publication Publication Date Title
CN1094002C (zh) 无线呼叫系统的自动频率校正装置和方法
CN1332918A (zh) 利用双重检测门限捕获同步的系统和方法
EP0400983B1 (en) Bit error rate detection
CN1096745C (zh) 脉位调制解调设备
CN1081860C (zh) 用于数字通信的同步装置
CN1535514A (zh) 决定取样相位之单元
CN1298180C (zh) 移动通信系统、无线控制装置及移动站
CN1244241C (zh) 在移动电信网中优化小区搜索的方法
CN101043277A (zh) 移动通信终端接收性能测试中的脉冲同步方法及模块
CN112947163B (zh) 一种基于dsp的biss-c协议传感器数据解析与提取方法
US6587500B1 (en) Symbol sampling time settlement of a hard decision radio receiver
CN1893708A (zh) 移动终端装置及其动作控制方法
CN116488978B (zh) 一种适用测试环境中br蓝牙的帧同步方法
CN1369156A (zh) 串行通信系统的时钟摆动控制
US5515387A (en) Signal independent pulse code modulation data enhancer and associated method
CN1119860C (zh) 滤波器装置
CN110289922B (zh) 一种时间调制及解调方法
CN101272362B (zh) 一种基带信号的恢复方法
SE515886C2 (sv) Sätt för dataöverföring och dataöverföringsapparat som arbetar vid två frekvenser
CN1127803C (zh) 高同步特性的位同步电路
CN1249947C (zh) 模拟蜂窝网络的网络元件及用于该网络元件的方法
DE69318594D1 (de) Übertragungssystem mit einem Empfänger mit verbesserten Taktregenerationsmitteln
US20070294044A1 (en) Baud Rate Detection
US7480359B2 (en) Symbol clock regenerating apparatus, symbol clock regenerating program and symbol clock regenerating method
CN1241875A (zh) 选择呼叫无线接收机和接收选择呼叫无线信号的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20120615

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: INFENNIAN TECHNOLOGIES AG

Effective date: 20120615

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INTEL MOBILE COMMUNICATIONS LTD.

Free format text: FORMER NAME: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right

Effective date of registration: 20120615

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

Effective date of registration: 20120615

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20170110

CF01 Termination of patent right due to non-payment of annual fee