CN1522397A - 多相电压调整器系统 - Google Patents

多相电压调整器系统 Download PDF

Info

Publication number
CN1522397A
CN1522397A CNA01812125XA CN01812125A CN1522397A CN 1522397 A CN1522397 A CN 1522397A CN A01812125X A CNA01812125X A CN A01812125XA CN 01812125 A CN01812125 A CN 01812125A CN 1522397 A CN1522397 A CN 1522397A
Authority
CN
China
Prior art keywords
voltage regulator
phase
synchronizing signal
connector
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA01812125XA
Other languages
English (en)
Other versions
CN100470447C (zh
Inventor
J・卡尔森
J·卡尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1522397A publication Critical patent/CN1522397A/zh
Application granted granted Critical
Publication of CN100470447C publication Critical patent/CN100470447C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inverter Devices (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种装置包括连接器和一电路。每个连接器能够容纳和耦合不同的电压调整器模块到电路板上。该电路耦合到一些连接器，形成连接器容纳的电压调整器模块外的多相电压调整器系统。该电路也根据该连接器容纳的电压调整器模块的数目，建立多相电压调整器的相数。

Description

多相电压调整器系统
背景
本发明总的涉及一种多相电压调整器系统。
DC-DC电压调整器典型地用于把DC输入电压变换为较高的或较低的DC输出电压。一类电压调整器是开关调整器，它由于的小尺寸和效率常被选用。开关调整器典型地包括一个或多个快速打开和快速合上的开关，在电感器(例如，独立电感器或变压器)和输入电压源之间以调整输出电压的方式传输能量。
作为一个实例，参照图1，一类开关调整器是Buck开关调整器10，它接收一个输入DC电压(称为V输入)，并把V输入电压变换为经调整的比较低的输出电压(称为V输出)，送到输出电极11。为实现这一点，调整器10包括开关20和21(例如，一个金属-氧化物-半导体场效应晶体管(MOSFET)和一个无源二极管的组合，或两个MOSFET的组合)。开关20以调整V输出电压的方式工作，如下所述。
特定地，并参照图2和图3，开关20打开和合上以控制电感器14的增能/减能周期19(每个周期有恒定的持续时间，称为TS)。在每个周期19里，在导通时间期间(称为T导通)调整器10接通电压VSW或驱向高电平以合上开关20，并从输入电压源9转移能量到电感器14。在T导通时间里，电感器14中的电流(称为IL)有正斜率。在周期19的关闭时间间隔(称为T关闭)里，调整器10断开输入，或驱向低电平，电压VSW以断开开关20，把输入电压源9与电感器14隔离。在这时，IL电流的电平不是突然停止，而是开关21开始导电，从电感器14转移能量到耦合到输出电极11的体电容器16和负载(图中未指出)。体电容器16作为负载耗尽的贮能源，在每个T导通时间里，附加的能量从电感器14转移到体电容器16。
对Buck开关调整器，T导通间隔与总开关周期TS(T导通+T关闭之和)之比称为占空度，它通常支配电压V输出和电压V输入的比率。因此，为了增加电压V输出，可以增加占空度，为了减小电压V输出，可以减小占空度。
作为一个实例，调整器10可以包括一个采用脉冲宽度调制(PWM)技术控制占空度来调整电压V输出的控制器15(见图1)。如此，控制器15可以包括一个误差放大器23，它对参考电压(称为VREF)和一个与V输出成比例的电压(称为VP(见图1))之差加以放大。参照图5，控制器15可以包括一个比较器26，它对作为结果的放大电压(称为VC)与一个锯齿形电压(称为VSAW)进行比较，并提供指示比较结果的信号VSW。电压VSAW是由锯齿波发生器25提供的，它有恒定的频率(即1/TS)。
由于上述的电路结构，当电压V输出增加时，电压VC减小并使占空度减小以抵消V输出的增加。反过来，当电压V输出减小时，电压VC增加并使占空度增加以抵消V输出的减小。
电压调整器可以做成电压调整器模块(VRM)形式，例如可以插入相应的连接器槽内的半导体封装件或芯片。更特别地，多个VRM，如图6描述的VRM37和38，可以并联耦合，形成多相电压调整器系统36。如此，参照图7和图8，VRM37的增能/减能周期40a(由称为VSW1的VRM37的内开关电压来描述)相对于VRM38的增能周期40b(由称为VSW2的VRM38的内开关电压来描述)交替。如图7和8所示，系统36的有效开关周期(称为TS1)是VRM37或38的开关周期(称为TS2)的一半长度。因此，系统36以VRM37，38开关频率的两倍工作，其本身可以提供比VRM37或VRM38好的瞬态响应性能的工作。两个以上的VRM(例如3个或4个)可以并联耦合在一起并交替工作，相应地进一步增加系统36的总开关频率。
为保证每一个VRM37，VRM38在适当的时隙工作的目的，VRM37和VRM38的增能/减能周期可以由同步信号控制，以调整系统36的相位。如此，VRM37可以接收图9所描述的信号SYNC1，而VRM38可以接收图10所描述的信号SYNC2。SYNC1信号包括脉冲42a，其中每一个脉冲使VRM37的特定增能/减能周期起作用。脉冲42a与信号SYNC2的脉冲42b互相交替。SYNC2的每个脉冲42b使VRM38特定的增能/减能周期起作用。
交替的VRM的系统(例如系统36)可以给计算机系统供给电源。如此，母板可以包括几条槽或连接器，以容纳VRM。为给使用的VRM的数量，亦即系统的相数提供灵活性，连接器典型地在母板上按顺序排列。这个顺序规定VRM的布局，形成特定的多相系统。如果有些VRM没有插入适当的槽，那么适当的同步信号可不提供给这些槽，因此电源系统也不会适当工作。
例如，一个特定的母板可以有4个VRM槽：槽1，槽2，槽3和槽4。为建立二相电压调整器系统，一个由母板排定的有序方案需要两个VRM插入槽1和槽2，槽1和槽2接收同步信号以实现二相交替开关调整器系统。因此，如把VRM插入槽1和槽3，电压调整器系统可能不会适当工作。因此，这样一种结构，在插入和使用VRM时没有灵活性。
因此，仍需要解决上述一个或多个问题的一种结构。
附图简述
图1是现有技术的开关电压调整器的示意图。
图2，3，4和5是说明图1中调整器工作的信号波形。
图6是现有技术的多相电压调整器系统。
图7和8是描述控制图6中系统的不同电压调整器模块的增能/减能周期的不同开关信号的波形。
图9和10是描述用于控制图6中系统的电压调整器模块的同步信号的波形。
图11是按照本发明实施例的多相电压调整器系统的示意图。
图12，13，14，15，16，17，18，19，20，21和22是说明按照本发明实施例的图11中系统工作的波形。
图23是按照本发明实施例的图7中系统的多路转换电路一部分的示意图。
图24是按照本发明实施例的图11中系统的多路转换电路另一部分的示意图。
图25和26是按照本发明的不同实施例的图11中系统的相同步发生器的示意图。
详述
参照图11，根据本发明的多相电压调整器系统的一个实施例50包括连接器槽52(作为实例示出了槽52a，52b，52c和52d)，每个槽可以容纳一个相应的开关电压调整器模块(VRM)51。容纳或插入槽52中的VRM51的实际个数建立了系统50的相数。例如，如果2个VRM51插入槽52，则建立了二相电压调整器系统。类似地，如果4个VRM51插入槽52，则建立了四相电压调整器系统。
与通常的结构不同，为了建立那些槽52用来形成特定的相数，槽52没有排序。如此，系统50的多路转换电路56发送适当的信号到连接到VRM51的槽52，以确定(系统50的)的多个相，它等于插入VRM51的个数。因此，2个VRM51插入到槽52的任意2个槽中确定一个二相系统50，3个VRM51插入到槽52的任意3个槽中确定一个三相系统50等等。在本发明的某些实施例中，如果仅有一个VRM51插入槽52的一个中，那么确定了一个单相电压调整器系统。作为一个实施例，为了给计算机系统的元件(例如，一个或几个微处理器55)提供能量，系统50可以放在计算机系统的母板上。因此，由于用多路转换电路56发送同步信号，槽52是能互换的。
更具体地，在本发明的某些实施例中，多路转换电路56有选择地发送同步信号到槽52。为确定交替工作，同步信号控制插入槽52的VRM51的增能/减能周期的时序。发送到一个特定槽52的同步信号与两个因素有关，即是否有一个VRM51插入该槽52和插入槽52的VRM51总数。在本发明的某些实施例中，如果没有VRM51插入一个特定的槽52，那么多路转换电路56把与该槽52相关的那个同步线接地。否则，如果一个VRM51插入一个特定的槽52，多路转换电路56发送一个同步信号到该槽52，给插入的VRM51确定适当的时序。
每个槽52具有一个接收输入电压(称为V输入)的电压输入管脚连接接触，每个槽52具有一个耦合到输出端线53的输出管脚连接接触。所有输出端线53耦合在一起，在输出节点58上提供输出电压(称为V输出)，给计算机系统供电。在本发明的某些实施例中，槽52可以在多个输出端上提供多个输出电压。然而，不管所使用的VRM51的类型，槽52的电压输入端平行耦合在一起，槽52的电压输出端也是平行耦合在一起。
多路转换电路56的输出端耦合到同步通信线，同步通信线把多路转换电路56的同步信号与槽52通信。例如，同步信号通信线60被耦合在多路转换电路56的输出端和槽52a的导电接触之间；同步信号通信线62被耦合在多路转换电路56的输出端和槽52b的导电接触之间；同步信号通信线64被耦合在多路转换电路56的输出端和槽52c的导电接触之间，同步信号通信线66被耦合在多路转换电路56的输出端和槽52d的导电接触之间。多路转换电路56的输入端，从与相同步发生器54输出端连接的导线59上接收同步信号。根据哪些槽52已经插入VRM51和插入的VRM51的数量，多路转换电路56从导线59有选择地向槽52发送同步信号。
按照本发明的某些实施例，为确定哪些槽52已经插入VRM51，每个槽52提供了一个存在信号(例如称为PRES1#，PRES2#，PRES3#和PRES4#)。作为一个实例，每个存在信号可以由相关的上拉电阻器的一个端形成，上拉电阻器的另一端连接到正电源电压和地。当一个VRM51插入到一个特定的槽52，VRM51把存在信号拉低，指出在槽52中存在VRM51。否则，存在信号保持在高逻辑状态，指明相关的槽52中没有VRM。其它技术和布置可以用来产生存在信号。
示范性同步信号称为相A，相B，相C，相D，相E，相F，相G和相H，分别在图12，13，14，15，16，17，19和20中描述。如下所述，所有这些同步信号是由相同步发生器54从主系统时钟信号(称为CLK)产生。如下所述，相同步发生器54也产生两个称为相I(图21)和相J(图22)的同步信号，发生器54用它们产生其它同步信号。根据要建立的特定的多相交替电压调整器系统，多路转换电路56选择适当的同步信号并发送已选择的同步信号到适当的槽52。在本发明的某些实施例中，这些同步信号是与主时钟信号(称为CLK)的上升边，或正限同步，而且特定同步信号的每个周期维持CLK信号的12个周期。如述，虽然同步标准是由每个同步信号与任何一个其它信号的上升(或下降)边的相对相位建立，每个同步信号有二分之一的占空度。这有助于其本身边沿触发以及电平触发同步。因而，一个特定的同步信号使特定的VRM增能/减能周期在6个CLK信号周期起作用，在6个CLK信号周期不起作用。所以，同步信号由它们不同的相区分。如下所述，多路转换电路56选择特定的一组同步信号，并把选择的一组中的同步信号发送到适当的槽52，实现特定的交替电压调整器系统。
例如，对二相交替电压调整器系统，多路转换电路56从导线59选择同步信号相A和相D，发送同步信号相A和相D到已经插入VRM51的2个槽52。如图12和图15所示，同步信号相A和相D相位差180°，以实现两相交替工作。
对三相交替电压调整器系统，多路转换电路56从导线59选择同步信号相A，相C和相E，发送同步信号相A，相C和相E到已经插入VRM51的3个槽52。如图12，图14和图16描述，同步信号相A与同步信号相C位相差120度，同步信号相E与同步信号相C相位差120°，与同步信号相A相位差240°，以实现了三相交替工作。
同步信号相A(图12)，相B(图13)，相D(图15)和相F(图17)可以用于4路交替电压调整器系统。信号相B与信号相A相位差90°，信号相D与信号相B相位差90°，信号相F与信号相D相位差90°。
多路转换电路56可以选择同步信号相A(图12)，相H(图20)，相C(图14)，相E(图16)和相G(图19)，实现6路交替电压调整器系统。为6路系统的实现，6个VRM51插入槽52的6个槽中(在图11中仅给出4个槽)。信号相H与信号相A相位差60°；信号相C与信号相H相位差60°；信号相D与信号相C相位差60°；信号相E与信号相D相位差60°；信号相G与信号相E相位差60°。
如果仅有一个VRM51插入槽52，那么多路转换电路56可以选择任何同步信号(例如同步信号相A)，发送已选择的同步信号到已经插入VRM51的槽52，以建立单相电压调整器系统。
参照图23，多路转换电路56的一种电路56A包括一个2:1(由一个选择线67选择的两个输入线69)的多路转换器100，和一个16:4(由4个选择线80选择的16个输入线70)的多路转换器102，它们把同步信号分别提供给同步通信线60和62。多路转换器100的一个输入端接收同步信号相A，另一个输入端69耦合到地。多路转换器100的一个选择输入电极67接收信号PRES1#，多路转换器100的非反相输出端耦合到同步信号通信线60。因此，由于这种结构，当信号PRES1#为逻辑1电平以指示没有VRM51插入槽51a时，多路转换器100提供逻辑0到同步信号通信线60。当信号PRES1#为逻辑0电平以指示一个VRM51被插入槽51a时，多路转换器100发送同步信号相A到同步信号通信线60。因为多路转换电路56不管系统30的相数，总是选择同步信号相A，所以只要VRM51已经插入槽51a，多路转换电路56就发送同步信号相A到槽51a。如上所述，不管系统10的相数，使用同步信号相A。
多路转换电路56A的多路转换器102的输出端耦合到同步通信线62，把适当的同步信号(若有的话)发送到槽52b的相应接触。多路转换器102的选择线80依最高有效位(MSB)到最低有效位(LSB)的顺序接收信号PRES1#，PRES2#，PRES3#和PRES4#。为方便起见，多路转换器102的16个输入端70使用下列16个标识符D0，D1，D2，D3，......D14和D15从最低有效位到最高有效位依序标记。因此，用这种标记法，″D0″表示当由选择线80指示的位是″0″时选择的输入端70，而″D3″表示当由选择线80指示的位是″3″时选择的输入端70，D15表示当由选择线80指示的位是″15″时选择的输入端70等等。
输入端70基本上分为四个相邻的组70a，70b，70c和70d。当信号PRES2#为逻辑1指示VRM51没有插入槽52b时，70d那一组的输入端(包括D12，D13，D14和D15的输入端70)和70b那一组(包括D4，D5，D6和D7的输入端70)被选择。70b和70d的每个输入端耦合到地。因而，当没有VRM51插入槽52b时，多路转换器102把同步信号通信线62接地。
当信号PRES2#为逻辑0电平指示VRM51插入槽52b，且信号PRES1#为逻辑1电平指示VRM51没有插入槽52a时，70c组的输入端(包括D8，D9，D10和D11输入端70)被选择。70c组的每个输入端接收同步信号相A。因而，只要VRM51已经插入槽52b，同时没有VRM51插入槽52a，多路转换器102把同步信号相A发送到槽51b。如上所述，不管系统50的相数，使用同步信号相A。
当信号PRES2#和PRES1#均为逻辑0电平指示VRM51插入到槽52a和槽52b两个中时，组70a组的输入端(包括D0，D1，D2和D3输入端70)被选中。当这种情况出现时，多路转换器102从组70中选择适当的输入端确立系统的适当相位。因为槽52a和槽52b具有插入的VRM51，相数与VRM51是否插入其它槽52c和槽52d有关。如此，如果VRM51插入槽52c和槽52d两者，那么信号PRES3#和PRES4#为逻辑0电平，引起多路转换器102选择D0输入端40，即接收同步信号相B的端70，用于建立四相电压调整器系统10。如果一个VRM51插入槽52c而不插入槽52d，那么PRES3#为逻辑0电平，信号PRES4#为逻辑1电平。这个条件引起多路转换器102选择D1输入端70，即接收同步信号相C的端70，用于建立三相电压调整器系统10。类似地，如果一个VRM517插入槽52d而不插入槽52c，引起多路转换器102选择D2输入端，即接收同步信号相C的端，三相系统也可建立。如果VRM51既不插入槽52c也不插入槽52d，那么仅有2个VRM51插入槽52，多路转换器102选择D3输入端，即接收同步信号相D的端，用于建立二相系统(第一相由多路转换器100与同步信号通信线60通信的信号相A建立，第二相由多路转换器100与同步信号通信线62通信的信号相D建立)。
参照图24，多路转换电路56的另一电路56B包括一个16:4的多路转换器104(由四个选择线82选择的16个输入线86(每个分别用字母a-p表示))，以及一个16:4的多路转换器106(由四个选择线96选择的16个输入线94(每个分别用字母a-p表示))，分别提供同步信号到同步信号通信线64和66。
电路56B的多路转换器104，其输出端耦合到同步通信线64，把适当的同步信号(若有的话)发送到槽52c的相应接触。多路转换器104的选择线82以从最高有效位(MSB)到最低有效位(LSB)的顺序接收信号PRES1#，PRES2#，PRES3#和PRES4#。为方便起见，多路转换器104的16个输入端83从最低有效位到最高有效位顺序标记，使用下列16个标识符D0，D1，D2，D3，...D14和D15，如对多路转换器102的上述描述一样。
当信号PRES3#为逻辑1电平指示没有VRM51插入槽52c时，多路转换器104从输入端86c，86d，86g，86h，86k，86l，86o或86p(相应于输入端D2，D3，D6，D7，D10，D11，D14和D15)中选择一个输入端。每个输入端86c，86d，86g，86h，86k，86l，86o和86p耦合到地。因此，当没有VRM51插入槽52c时，多路转换电路104把同步信号通信线64接地。
当信号PRES3#为逻辑0电平指示VRM51插入槽52c，同时信号PRES1#和PRES2#分别有逻辑1电平指示在槽52a和52b中没有VRM51时，多路转换器104从输入端86m和86n(相应于D12和D13输入端86)中选择一个输入端。每个输入端86m和86n接收同步信号相A。因此，只要VRM51已经插入槽52c并且没有VRM51插入槽52a和52b，多路转换器104发送同步信号相A到槽51c。如上所述，不管系统50的相数，使用同步信号相A。
当VRM51插入槽52c和至少一个VRM51槽插入槽52a和52b时，多路转换器104从输入端86a，86f或86j中选择一个输入端，以建立一个二相或四相系统50。如此，如果VRM51插入所有4个槽52a，52b，52c和52d中，多路转换器104选择输入端86a发送同步信号相D到同步信号通信线64，以建立四相系统50中的一个相。否则，当VRM51插入到槽52c，没有VRM插入槽52d而且只有一个VRM51插入槽52a或槽52b之一时，多路转换器104从输入端86f或86j中选择一个输入端。选择的输入电极86f或86j，发送同步信号相D到同步信号通信线64，以建立二相系统50中的一个相。
当VRM51插入三个槽52a，52b和52c中每一个，而且没有VRM51插入槽52d时，多路转换器104选择输入端86b。选择输入端86b，把同步信号相E发送到同步信号通信线64，以建立三相系统50中的一个相。
当仅一个VRM51插入槽52a或槽52b，一个VRM51插入槽52c和一个VRM51插入槽52d时，多路转换器104选择输入端86e或者选择输入端86i。选择输入端86e或86i，把同步信号相C发送到同步信号通信线64，以建立三相系统50的一个相。
电路56B的多路转换器106的输出端耦合到同步信号通信线66，并发送适当的同步信号(若有的话)到槽52d的相应接触。多路转换器106的选择线96，依最高有效位(MSB)到最低有效位(LSB)的顺序接收信号PRES1#，PRES2#，PRES3#和PRES4#。为方便起见，多路转换器106的16个输入端94(每个分别用字母a-p表示)，从最低有效位到最高有效位的次序使用下列16个标识符D0，D1，D2，D3，.....D14和D15标识，如对多路转换器102的上述描述一样。
当信号PRES4#为逻辑1电平指示没有VRM51插入槽52d时，多路转换器106从输入端94b，94d，94f，94h，94j，94l，94n或94p中选择一个输入端(相应于输入端D1，D3，D5，D7，D9，D11，D13和D15)。每个输入端94b，94d，94f，94h，94j，94l，94n和94p耦合到地。因此，当没有VRM51插入槽52d时，多路转换器106把同步信号通信线66接地。
当信号PRES4#为逻辑0电平指示VRM51插入槽52d，而且信号PRES1#，PRES2#和PRES3#，每一个都为逻辑1电平时指示在系统50中仅有一个VRM51时，多路转换器106选择输入端94o(相应于D14输入端94)。输入端94o接收同步信号相A。因而，当系统50仅有一个VRM51插入槽52d时，多路转换器106发送同步信号相A到槽52d，以建立单相系统50。
当VRM51插入槽52d而且只有一个VRM51插入槽52a，或52b或52c时，多路转换器106从输入端94g，94k或94m中选择一个输入端，以建立二相系统10。当仅两个VRM插入到槽52a，或52b或52c中的一个和槽52d时，输入端94g，94k和94m分别接收信号相D，以建立二相系统50中的一个相。
当VRM51插入全部四个槽52a，52b，52c和52d时，多路转换器106选择输入端94a。选择的输入端94a发送同步信号相F到同步信号通信线66，以建立四相系统50中的一个相位。
当VRM51插入槽52d而且只有两个VRM51插入槽52a，52b和52c时，多路转换器106选择输入端94c，94e或94i中的任一端。从输入端94c，94e和94i中选择一个端，发送同步信号相E到同步信号通信线64，以建立三相系统50中的一个相位。
参照图25，本发明的某些实施例中，相同步发生器54包括D型触发器150b，150c，150d和150e，它们每个由信号CLK确定时钟，并提供同步信号相A，相B，相C，相D，相E，相F，相G和相H。如此，触发器150b的非反相输出端提供同步信号相A，触发器150b的反相输出端提供同步信号相D。触发器150c的非反相输出端提供同步信号相B，触发器150c的反相输出端提供同步信号相F。触发器150d的非反相输出端提供同步信号相C，触发器150d的反相输出端提供同步信号相G。触发器150e的非反相输出端提供同步信号相E，触发器150e的反相输出端提供同步信号相H。
发生器54也包括一个D型触发器150a，它由信号SYS_CLK确定时钟并提供是用于产生同步信号的中间信号的两个信号(称为相I和相J)，如下所述。触发器150a的非反相输出端提供同步信号相I，触发器150a的反相输出端提供同步信号相J。
触发器150a的非反相输入端接收来自逻辑160的输出端的信号(称为L1)，逻辑160用下列方式，组合下列同步信号以产生信号L1：
L1＝(相A∩相B∩相C∩相H)∪(相D∩相E∩相F∩相G)
                                              方程(1)
触发器150b的非反相输入端接收来自逻辑180的输出端的信号(称为L2)，逻辑180用下列方式，组合下列同步信号以产生信号L2：
L2＝(相I∩相E∩相F∩相G)∪(相J∩相A∩相B∩相H)∪(相J∩相A∩相F∩相G)                                  方程(2)
触发器150c的非反相输入端接收来自逻辑220的输出端的信号(称为L3)，逻辑220用下列方式，组合下列同步信号以产生信号L3：
L3＝(相J∩相A∩相G∩相H)∪(相B∩相C∩相H)     方程(3)
触发器150d的非反相输入端接收来自逻辑240的输出端的信号(称为L4)，逻辑240用下列方式，组合下列同步信号以产生信号L4：
L4＝(相J∩相A∩相B∩相H)∪(相J∩相B∩相C∩相D)∪(相B∩相C∩相H)                                       方程(4)
触发器150e的非反相输入端接收来自逻辑260的输出端的信号(称为L5)，逻辑260用下列方式，组合下列同步信号以产生信号L5：
L5＝(相I∩相G∩相J∩相D)∪(相B∩相E∩相C∩相F)
                                              方程(5)
相同步发生器可以采取许多不同的形式。例如，图26描述依据本发明的另一种相同步发生器的实施例500，可以用于替代发生器54。在本发明的某些实施例中，相同步发生器54包括SR型触发器300b，300c，300d和300e，它们每个都由信号SYS_CLK确定时钟，并提供同步信号相A，相B，相C，相D，相E，相F，相G和相H。如此，触发器300b的非反相输出端提供同步信号相A，触发器300b的反相输出端提供同步信号相D。触发器300c的非反相输出端提供同步信号相B，触发器300c的反相输出端提供同步信号相F。触发器300d的非反相输出端提供同步信号相C，触发器300d的反相输出端提供同步信号相G。触发器300e的非反相输出端提供同步信号相E，触发器300e的反相输出电极提供同步信号相H。
发生器500也包括SR型触发器300a，它是由信号SYS_CLK确定时钟并提供是用于产生同步信号的中间信号的两个信号(称为相I和相J)，如下所述。触发器300a的非反相输出端提供同步信号相I，触发器300a的反相输出端提供同步信号相J。
触发器300a的S输入端接收来自逻辑310的一个输出端的信号(称为S1)，逻辑310以下列方式，组合下列同步信号以产生信号S1：
S1＝(相A∩相B∩相C∩相H)∪(相D∩相E∩相F∩相G)
                                                方程(6)
触发器300a的R输入端接收来自逻辑310的另一个输出端的信号(称为R1)，逻辑310以下列方式，组合下列同步信号以产生信号R1
R1＝((相A∩相F)∪(相B∩相E))∪((相C∩相D)∪(相G∩相H))
                                              方程(7)
触发器300b的S输入端接收来自逻辑340的一个输出端的信号(称为S2)，逻辑340以下列方式组合下列同步信号以产生信号S2：
S2＝相I∩相E∩相F∩相G                        方程(8)
触发器300b的R输入端接收来自逻辑310的另一个输出端的信号(称为R2)，逻辑310以下列方式组合下列同步信号以产生信号R2：
R2＝(相I∩相H)∪(相B∩相E)∪(相C∩相F)        方程(9)
触发器300c的S输入端接收来自逻辑360的一个输出端的信号(称为S3)，逻辑360以下列方式组合下列同步信号以产生信号S3：
S3＝相J∩相A∩相G∩相H                        方程(10)
触发器300c的R输入端接收来自逻辑360的另一个输出端的信号(称为R3)，逻辑360以下列方式组合下列同步信号以产生信号R3：
R3＝(相I∩相G)∪相E∪(相D∩相G)               方程(11)
触发器300d的S输入端接收来自逻辑380的一个输出端的信号(称为S4)，逻辑380以下列方式组合下列同步信号以产生信号S4：
S4＝相J∩相A∩相B∩相H                        方程(12)
触发器300d的R输入端接收来自逻辑360的另一个输出端的信号(称为R4)，逻辑360以下列方式组合下列同步信号以产生信号R4：
R4＝(相I∩相E)∪相F∪(相A∩相E)               方程(13)
触发器300e的S输入端接收来自逻辑400的一个输出端的信号(称为S5)，逻辑400以下列方式，组合下列同步信号以产生信号S5：
S5＝(相I∩相G)∪(相J∩相D)∪(相C∩相F)        方程(14)
触发器300e的R输入端接收逻辑400的另一个输出端的信号(称为R5)，逻辑400以下列方式，组合下列同步信号以产生信号R5：
R5＝相J∩相A∩相F∩相G                        方程(15)
尽管本发明已经用有限的实施例公开，受惠于本公开内容的本领域的技术人员，将理解由此的许多修改和变动。本发明试图用所附的权利要求覆盖属于本发明的真正精神和范围之内的所有这样的修改和变动。

Claims (23)

1.一种装置，包括：
连接器，每个连接器能够容纳和耦合不同的电压调整器模块到电路板；和
一电路，被耦合到上述连接器，以形成由连接器容纳的电压调整器模块外的多相电压调整器系统，并根据连接器容纳的电压调整器模块的数量建立多相电压调整器系统的相数。
2.权利要求1所述的装置，其中该电路包括：
一同步信号发生器，产生用于多相电压调整器系统的开关同步信号；和
一多路转换电路，用于有选择地把同步信号发送到连接器，以根据由连接器容纳的电压调整器模块的数量建立多相电压调整器系统的相数。
3.权利要求2所述的装置，其中
该多路转换电路根据连接器容纳的电压调整器模块的数量选择同步信号。
4.权利要求1所述的装置，其中
电路根据连接器容纳的电压调整器模块的数量选择同步信号。
5.权利要求1所述的装置，其中
电路根据连接器容纳的电压调整器模块的数量建立或二相、或三相或四相的多相电压调整器系统。
6.权利要求1所述的装置，其中相数与用于把电压调整器模块插入连接器的预定型式无关。
7.一种方法，包括：
提供连接器，每个连接器能够容纳和耦合不同的电压调整器模块到电路板；
形成连接器容纳的电压调整器模块外的多相电压调整器系统；并
根据连接器容纳的电压调整器模块的数量建立多相电压调整器系统的相数。
8.权利要求7所述的方法，还包括：
产生同步信号；和
根据连接器容纳的电压调整器模块的数量选择同步信号。
9.权利要求7所述的方法，还包括：
根据连接器容纳的电压调整器模块的数量建立或者二相，或者三相或者四相的多相电压调整器系统。
10.一种计算机系统，包括：
一电路板；
至少一个微处理器，耦合到电路板以接收来自电路板的电源；
连接器，每个连接器能够容纳并耦合不同电压调整器模块到电路板；和
一电路，耦合到连接器，形成连接器容纳的电压调整器模块外的多相电压调整器系统，并根据连接器容纳的电压调整器模块的数量建立多相电压调整器系统的相数。
11.权利要求10所述的计算机系统，其中电路包括：
一同步信号发生器，产生用于多相电压调整器系统的开关同步信号；和
多路转换电路，用于有选择地把同步信号发送到连接器，以根据连接器容纳的电压调整器模块的数量建立多相电压调整器系统的相数。
12.权利要求11所述的计算机系统，其中该多路转换电路根据连接器容纳的电压调整器模块的数量选择不同的同步信号组。
13.权利要求10所述的计算机系统，其中电路根据该连接器容纳的电压调整器模块的数量选择不同的同步信号组。
14.权利要求10所述的计算机系统，其中电路根据连接器容纳的电压调整器模块的数量，建立或者二相，或者三相或者四相的多相电压调整器系统。
15.权利要求10所述的计算机系统，其中相数与用于把电压调整器模块插入连接器的预定型式无关。
16.可与多相电压调整器系统一起使用的同步信号发生器，包括：
触发器，每个触发器与时钟信号同步，供给与调整器系统的不同相相关的不同的同步信号；和
一逻辑电路，耦合到触发器，组合同步信号的当前状态，以产生同步信号的将来状态。
17.权利要求16所述的发生器，其中触发器包括：SR型触发器。
18.权利要求16所述的发生器，其中触发器包括：D型触发器。
19.权利要求16所述的发生器，其中同步信号与调整器系统的至少4个不同的相有关。
20.权利要求16所述的发生器，其中同步信号与调整器系统的至少6个不同的相有关。
21.一种方法，包括：
将触发器与时钟信号同步；
使用每个触发器供给与电压调整器系统的不同相有关的不同的同步信号；和
组合同步信号的当前状态，以产生同步信号的将来状态。
22.权利要求21所述的方法，还包括：
提供同步信号到系统的电压调整器模块以建立调整器系统的至少4个不同的相。
23.权利要求21所述的方法，还包括：
提供同步信号到系统的电压调整器模块以建立调整器系统的至少6个不同的相。
CNB01812125XA 2000-06-30 2001-06-14 多相电压调整器系统 Expired - Fee Related CN100470447C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/608,201 US6448746B1 (en) 2000-06-30 2000-06-30 Multiple phase voltage regulator system
US09/608,201 2000-06-30

Publications (2)

Publication Number Publication Date
CN1522397A true CN1522397A (zh) 2004-08-18
CN100470447C CN100470447C (zh) 2009-03-18

Family

ID=24435494

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01812125XA Expired - Fee Related CN100470447C (zh) 2000-06-30 2001-06-14 多相电压调整器系统

Country Status (5)

Country Link
US (1) US6448746B1 (zh)
EP (1) EP1295380A2 (zh)
CN (1) CN100470447C (zh)
AU (1) AU2001266967A1 (zh)
WO (1) WO2002003532A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412637A (zh) * 2013-08-12 2013-11-27 浪潮电子信息产业股份有限公司 一种可变相数的cpu vr的节能方法
CN105653765A (zh) * 2015-12-23 2016-06-08 无锡江南计算技术研究所 多相vrm电源电路的四面布局方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949916B2 (en) * 2002-11-12 2005-09-27 Power-One Limited System and method for controlling a point-of-load regulator
US7394445B2 (en) 2002-11-12 2008-07-01 Power-One, Inc. Digital power manager for controlling and monitoring an array of point-of-load regulators
US7456617B2 (en) 2002-11-13 2008-11-25 Power-One, Inc. System for controlling and monitoring an array of point-of-load regulators by a host
US6909266B2 (en) * 2002-11-14 2005-06-21 Fyre Storm, Inc. Method of regulating an output voltage of a power converter by calculating a current value to be applied to an inductor during a time interval immediately following a voltage sensing time interval and varying a duty cycle of a switch during the time interval following the voltage sensing time interval
US7673157B2 (en) 2002-12-21 2010-03-02 Power-One, Inc. Method and system for controlling a mixed array of point-of-load regulators through a bus translator
US7743266B2 (en) 2002-12-21 2010-06-22 Power-One, Inc. Method and system for optimizing filter compensation coefficients for a digital power control system
US7882372B2 (en) 2002-12-21 2011-02-01 Power-One, Inc. Method and system for controlling and monitoring an array of point-of-load regulators
US7737961B2 (en) 2002-12-21 2010-06-15 Power-One, Inc. Method and system for controlling and monitoring an array of point-of-load regulators
US7266709B2 (en) 2002-12-21 2007-09-04 Power-One, Inc. Method and system for controlling an array of point-of-load regulators and auxiliary devices
US7836322B2 (en) 2002-12-21 2010-11-16 Power-One, Inc. System for controlling an array of point-of-load regulators and auxiliary devices
US7373527B2 (en) * 2002-12-23 2008-05-13 Power-One, Inc. System and method for interleaving point-of-load regulators
US7710092B2 (en) 2003-02-10 2010-05-04 Power-One, Inc. Self tracking ADC for digital power supply control systems
US6906536B2 (en) * 2003-04-02 2005-06-14 Intersil Americans Inc. Time division multiplexed, piloted current monitoring in a switched mode DC—DC voltage converter and phase current measurement calibration for a multiphase converter
US7002325B2 (en) * 2003-10-20 2006-02-21 Intersil Americas Inc. Clocked cascading current-mode regulator with high noise immunity and arbitrary phase count
US7042207B1 (en) * 2003-11-07 2006-05-09 National Semiconductor Corporation Inductive measurement system and method
US7242172B2 (en) * 2004-03-08 2007-07-10 Intel Corporation Microprocessor die with integrated voltage regulation control circuit
US7221130B2 (en) * 2005-01-05 2007-05-22 Fyrestorm, Inc. Switching power converter employing pulse frequency modulation control
US7215102B2 (en) * 2005-04-20 2007-05-08 Intersil Americas Inc. Semi-clockless, cascaded, current-mode power regulator having high noise immunity and arbitrary phase count
US7498782B2 (en) * 2005-06-30 2009-03-03 Intel Corporation Computer systems and voltage regulator circuits with toroidal inductors
US8274265B1 (en) * 2007-02-28 2012-09-25 Netlogic Microsystems, Inc. Multi-phase power system with redundancy
US7834613B2 (en) 2007-10-30 2010-11-16 Power-One, Inc. Isolated current to voltage, voltage to voltage converter
TWI363959B (en) 2008-06-13 2012-05-11 Acer Inc Motherboard with an additional voltage regulator module slot area and related electronic module
US8063619B2 (en) * 2008-10-20 2011-11-22 Dell Products L.P. System and method for powering an information handling system in multiple power states
US8866467B1 (en) * 2009-10-05 2014-10-21 Adaptive Digital Power, Inc. Systems and methods to perform integrated power measurement and RDSon measurement
TWI450478B (zh) * 2010-08-30 2014-08-21 Upi Semiconductor Corp 電流平衡器
US9201434B2 (en) * 2013-03-01 2015-12-01 Nvidia Corporation Multiphase current-parking switching regulator
US9071138B2 (en) * 2013-04-12 2015-06-30 Adaptive Digital Power, Inc. Adaptive digital pulse width modulation generator for buck converters
US9665147B1 (en) * 2013-12-12 2017-05-30 Google Inc. Devices and methods for minimizing input capacitance in computer design
US10520970B2 (en) 2015-09-30 2019-12-31 Apple Inc. Multi-phase current mode control loop incorporating a distributed transconductance stage

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137565A (en) * 1977-01-10 1979-01-30 Xerox Corporation Direct memory access module for a controller
US5168208A (en) * 1988-05-09 1992-12-01 Onan Corporation Microprocessor based integrated generator set controller apparatus and method
US5638264A (en) 1993-12-27 1997-06-10 Hitachi, Ltd. Parallelized power supply system providing uninterrupted operation
IN192538B (zh) 1995-02-01 2004-05-01 Intel Corp
US6052790A (en) 1998-01-27 2000-04-18 Dell Usa, L.P. Computer system with improved DC to DC power conversion employing capacitive energy storage reservoirs
US5929618A (en) 1998-06-04 1999-07-27 Lucent Technologies Inc. System and method for synchronizing and interleaving power modules
US6031743A (en) * 1998-10-28 2000-02-29 International Business Machines Corporation Fault isolation in a redundant power converter
WO2000033153A1 (en) 1998-12-03 2000-06-08 Virginia Tech Intellectual Properties, Inc. Voltage regulator modules (vrm) with current sensing and current sharing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412637A (zh) * 2013-08-12 2013-11-27 浪潮电子信息产业股份有限公司 一种可变相数的cpu vr的节能方法
CN105653765A (zh) * 2015-12-23 2016-06-08 无锡江南计算技术研究所 多相vrm电源电路的四面布局方法

Also Published As

Publication number Publication date
US6448746B1 (en) 2002-09-10
EP1295380A2 (en) 2003-03-26
WO2002003532A3 (en) 2002-05-02
WO2002003532A2 (en) 2002-01-10
AU2001266967A1 (en) 2002-01-14
CN100470447C (zh) 2009-03-18

Similar Documents

Publication Publication Date Title
CN1522397A (zh) 多相电压调整器系统
US10164534B2 (en) Single inductor multi-output buck-boost converter and control method thereof
CN101594049B (zh) 交错并联pfc控制电路及控制方法
CN1198376C (zh) 开关稳压器、直－直变换器及具有开关稳压器的大规模集成电路系统
CN1252658C (zh) 控制和监视信号传输系统
CN1105885C (zh) 多空调器用的控制设备
US8868249B2 (en) Hybrid controlling and driving circuit and method thereof
CN101064473A (zh) 多输出型dc/dc转换器
US11742756B2 (en) Hybrid bi-directional DC-DC power converter and methods of operation thereof
CN1409472A (zh) Dc－dc转换器
CN1820404A (zh) 直流－直流变换器及变换装置
CN101039237A (zh) 无线电通信系统、无线电基站、无线电通信方法以及用于无线电通信系统的程序
CN1591265A (zh) 电压调节器
CN1918777A (zh) 开关电源装置和移动设备
CN1422043A (zh) 用于在具有smii标准的设备之间仲裁数据传输的装置和方法
CN114793059B (zh) 降压电路的电压控制电路、降压装置及电子设备
US20180316373A1 (en) Communication device, adapter device, communication system
CN1742421A (zh) 具有程控相位选择的多相降压变换器
CN1820405A (zh) 开关式电源
CN1722588A (zh) 直流电压转换器及转换直流电压的方法
CN1794738A (zh) 馈电电路、提供不同馈电电压的方法以及前端馈电装置
CN112152293A (zh) 电池电流管理系统及相关集成电路
CN102158082B (zh) 一种具有多路输出的电源管理系统
CN112152294B (zh) 电池电流管理系统及相关集成电路
US20070133235A1 (en) Power conversion apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20110614