CN1522011A - 动态缓存管理的atm交换装置及其交换方法 - Google Patents

Abstract

本发明涉及ATM技术领域，为了解决现有ATM交换逻辑中存在的队头堵塞问题，提供一种动态缓存管理的ATM交换装置及其交换方法，通过在现有技术的基础上增加接收信元DPRAM缓存模块(9)及相应的空闲队列模块(7)、信元头+空闲指针模块(8)等模块，由于信元数据在接收信元DPRAM缓存模块(9)中不需要按先进先出方式存取，所以本发明可解决信元队头堵塞的问题，只要接收信元DPRAM缓存模块(9)中还有空闲存储地址，即使某一发送端口发生堵塞，也不会对随后发送的ATM信元造成影响。

Description

动态缓存管理的ATM交换装置及其交换方法

技术领域

本发明涉及ATM(Asynchronous Transfer Mode，即异步转移模式)技术领域，更具体地说，涉及一种动态缓存管理的ATM交换装置及其交换方法。

背景技术

ATM是一种基于信元的交换和复用技术，其传送信息的基本载体是ATM信元。现有技术中实现ATM交换逻辑的普遍做法如图1所示，其模块化单元包括接收异步FIFO(First-in First-out，先进先出)模块1，接收信元分发模块2，信元头队列模块3，查找表模块4和多个发送异步FIFO模块5；其中，接收异步FIFO模块1与UTOPIA(Universal Test and Operation Interface forAsynchronous，异步通用测试操作接口)接口21连接以接收信元，发送异步FIFO模块5则与发送UTOPIA接口22连接以发送信元。

具体工作时，先从接收UTOPIA接口21将ATM信元接收到信元级的接收异步FIFO模块1，之所以用异步FIFO模块，主要是因为一般UTOPIA接口的时钟频率较低，为提高ATM信元交换的带宽，可在逻辑内部采用频率较高的时钟，或者采用接口的倍频时钟；同时，将信元头中的VCI(Virtual ChannelIdentifier，虚信道标识)发送到信元头队列模块3；

然后，根据信元头队列模块3中的VCI在查找表模块4的进行查表，再根据从查找表模块4中所查出的结果(该结果决定了下一信元将要发到哪一个发送异步FIFO模块5)，读出接收异步FIFO模块1中最先进入的那一个信元，并由接收信元分发模块2将其发送到相应的发送异步FIFO模块5中去(图中只画出了三个发送异步FIFO模块5，实际并不限于三个)；

最后，根据发送UTOPIA接口22的轮询原则，将发送异步FIFO模块5中的信元发送到相应的外部设备。

此种方法实现ATM交换的主要缺点在于接收异步FIFO模块1采用先进先出的原则，所以，一旦发送异步FIFO模块5中有一个被堵塞，假设为第三个，则接收异步FIFO模块1中需要发送到第三个发送异步FIFO模块的信元不能被送出，在该信元之后进入接收异步FIFO模块1的信元都将被堵住，进而造成接收异步FIFO模块1随后的信元全部堵塞。

发明内容

本发明针对现有技术的上述缺陷，要解决现有ATM交换逻辑中存在的可能堵塞的问题，从而有效地利用存储空间，保证ATM信元的有效传输。

为解决上述问题，本发明提供一种动态缓存管理的ATM交换装置，包括接收异步先进先出模块，信元分发模块及多个发送异步先进先出模块，其中还包括：

与所述接收异步先进先出模块的输出端连接，用于动态缓存所述接收异步先进先出模块所传来的信元数据的接收信元缓存模块，

用于存储空闲地址指针的空闲队列模块，其中的每一个空闲地址指针对应所述接收信元缓存模块中的一个空闲的存储地址；

用于存储由接收异步先进先出模块所读取的信元的信元头队列、及由所述空闲队列模块所传来的空闲地址指针队列的信元头+空闲指针模块，

用于根据所述信元头+空闲指针模块中的信元头查找出对应的信元需发送到何处的查找表模块，以及，

用于存储由所述信元头+空闲指针模块所传来的空闲地址指针，并在完成相应的信元传送之后将所述空闲地址指针返还给所述空闲队列模块的多个发送队列模块，每一个发送队列模块对应一个所述发送异步先进先出模块。

在本发明所述的动态缓存管理的ATM交换装置中，还设置有一个可根据具体需要对各个发送队列模块实现加权轮询调度的发送调度模块。

另外，本发明还提供一种动态缓存管理的ATM交换方法，其特征在于，包括以下步骤：

(A)、每一次从接收异步通用测试操作接口中接收一个完整的信元数据，并按先进先出原则存储到接收异步先进先出模块中；

(B)、每一次从所述接收异步先进先出模块中读出一个完整的信元数据，并存储到接收信元DPRAM缓存模块的空闲地址中；

(C)、由信元分发模块每一次从所述接收信元DPRAM缓存模块中读出一个完整的信元数据，并存储到相应的发送异步先进先出模块中；

(D)、所述发送异步先进先出模块将其存储的信元数据按先进先出原则经发送异步通用测试操作接口发送到相应的外部设备。

本发明通过在现有技术的基础上增加接收信元DPRAM缓存模块及相应的动态缓存管理模块，可解决信元队头堵塞的问题，当接收信元DPRAM缓存模块的存储空间足够大时，即使某一发送端口发生堵塞，也不会对随后发送的ATM信元造成影响。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是现有技术中的简单ATM交换的原理框图；

图2是本发明中一个优选实施例中ATM交换的原理框图；

图3是本发明中一个完整信元数据的传送流程图；

图4是由接收UTOPIA接口将信元发送到接收异步FIFO模块时的流程图；

图5是由接收信元DPRAM缓存模块从接收异步FIFO模块中读取信元时的流程图；

图6是查找表及空闲地址指针传送的流程图；

图7是由信元分发模块将信元分发到相应的发送异步FIFO模块时的流程图。

具体实施方式

如图2所示，本实施例中，ATM交换逻辑首先将所有外部设备的发送UTOPIA端口作为本身的输入，即接收UTOPIA接口21；并将所有外部设备的接收UTOPIA端口作为本身输出，即发送UTOPIA接口22。这样，可通过共享一条交换通道完成ATM逻辑的全交换功能。

其次，在接收异步FIFO模块1的后面又增加了用于动态缓存管理的模块，包括空闲队列模块7、信元头+空闲指针模块8、接收信元DPRAM缓存模块9。其中：

空闲队列模块7用于存储空闲信元地址指针，以表明接收信元DPRAM缓存模块9哪个或哪些存储地址当前为空闲状态；

信元头+空闲指针模块8保持了图1中的元头队列模块3的功能，即用于存储信元头中的VCI，同时还用于存储由空闲队列模块7传来的空闲地址指针；

接收信元DPRAM缓存模块9用于缓存由接收异步FIFO模块1所传来的信元，本发明的关键点在于信元在接收信元DPRAM缓存模块9中不需要按先进先出方式存取，也就是说，当需要从其中读取信元时，可任意读取其中的任一信元，而不必按存入的先后顺序来依次读取其中的信元。

本发明通过异步FIFO模块加上同步的接收信元DPRAM缓存模块的方法，借助动态缓存管理，可改善队列头堵塞的问题。从图中可以看出，其中还增加的发送调度模块11，可以根据具体需要实现发送端口的WRR(Weighted RoundRobin，加权轮询)调度。

本实施例中，一个完整ATM信元处理的过程如图3所示，下面将介绍其具体过程。

1、如图4所示，如果接收异步FIFO模块1为非满状态，并且接收UTOPIA接口21中有信元数据，则接收异步FIFO模块1从接收UTOPIA接口21中接收一个完整的信元；在满足前述条件的情况下，本步骤将不断重复进行，并将所接收的多个信元按先后顺序依次暂存在接收异步FIFO模块1中。采用异步FIFO模块目的是使逻辑内部的接口与外部接口隔离，从而使空闲队列模块7、接收信元DPRAM缓存模块9等都是同步的。

2、如图5所示，如果空闲队列模块7中有空闲地址指针，则从其中申请一个空闲地址指针，然后从接收异步FIFO模块1中读出一个完整的信元，并将该信元存入所述空闲地址指针所指向的接收信元DPRAM缓存模块9的相应空闲存储地址中，同时，将该信元的信元头VCI以及所述空闲地址指针按照顺序存入信元头+空闲指针模块8中；在满足前述条件的情况下，本步骤也将不断重复进行，但信元在接收信元DPRAM缓存模块9中并不需要按先后顺序依次存储，假设其中的第1、4存储地址为空，第2、3存储地址为非空，则先读出的信元将存入第1个存储地址中，下一次读取的信元则存入第4个存储地址中。

3、如图6所示，如果信元头+空闲指针模块8中的空闲地址指针队列为非空状态，则表示接收信元DPRAM缓存模块9中至少存储了一个完整的信元，此时将以信元头+空闲指针模块8中的信元头VCI为索引，从查找表模块4中获取每一个信元头所对应的发送队列模块，然后将相应的空闲地址指针存入相应的发送队列模块10中，只要满足前述条件，本步骤将不断重复进行。

4、如图7所示，由发送调度模块11根据一定的轮询规则选择一路发送队列模块，如果被选中的发送队列模块为非空状态，并且相应的发送异步FIFO模块5为非满状态，假设第三个队列被选中，则表示第三个发送队列模块中至少存储了一个空闲地址指针，同时第三个发送异步FIFO模块中至少还有一个空位，此时将从第三个发送队列模块中申请一个空闲地址指针，由信元分发模块2将接收信元DPRAM缓存模块9的相应存储地址中的信元传送到第三个发送异步FIFO模块5中，由其暂存；每传送一个完整的信元，发送队列模块10会将相应的空闲地址指针返还给空闲队列模块7；只要满足前述条件，本步骤也将不断重复进行。

5、如果发送UTOPIA接口的物理设备应答有效，则将发送异步FIFO模块5中的信元发送到相应的外部设备。

通过以上的步骤，可改善现有技术中所存在的堵塞问题，因为当某一发送端口堵塞时，不会对随后发送的端口的ATM信元造成影响。以其中第三个发送异步FIFO模块被堵塞为例，则第三个发送队列模块将被堵塞，接收信元DPRAM缓存模块9中需要发送到第三个发送异步FIFO模块的信元不能送出，但因为接收信元DPRAM缓存模块9不是按先进先出的原则存取，所以需要发送到第一、二两个发送异步FIFO模块的信元仍然可以送出，可见，接收信元DPRAM缓存模块9并不会立即被堵塞，相应地，接收异步FIFO模块1还可以继续从接收UTOPIA接口21中接收信元。在上述过程中，所有需要发送到第三个发送异步FIFO模块的信元不能送出，会一直堆在接收信元DPRAM缓存模块9中，如果接收信元DPRAM缓存模块9的存储量足够大，则可以在较长一段时间内保证ATM信元的有效传输到第一、二两个发送异步FIFO模块。具体工作时是通过判断空闲队列模块7中是否有空闲地址指针，只要其中有空闲地址指针，则表示接收信元DPRAM缓存模块9为非满状态，此时仍可以保证ATM信元的正确发送。

可见，上述方法并未完全解决堵塞问题，因为当所有需要发送到第三个发送异步FIFO模块的信元因不能送出而将接收信元DPRAM缓存模块9装满之后，空闲存储地址被耗尽，会造成整个接收信元DPRAM缓存模块9的堵塞。为了解决这一问题，本发明中还增加一个反压步骤，当某一发送队列模块10中装满空闲地址指针，或某一发送异步FIFO模块5中装满等待发送的信元之后，将向外部的CPU提供一个反压信号，由CPU控制其前端的外部设备不再向该发送队列模块10或发送异步FIFO模块5所对应的发送端口发送信元。同样以第三个发送异步FIFO模块被堵塞为例为例，则相应的第三个发送队列模块中的空闲地址指针不能返还给空闲队列7，此时反压信号将通知外部CPU，使其不再向第三个发送端口发出信元，只向第一、第二个发送端口发送信元，这样就可以完全解决队头堵塞的问题了。同时，由于增加了发送调度模块11，可以针对发送端口的流量进行WRR调度。

可见，本发明通过引入动态缓存管理和调度，解决了ATM交换队列头堵塞的问题，使全交换的实现更加简洁清晰。该方法不仅适于ATM交换逻辑，对于类似的交换逻辑也可以类似处理。

Claims (10)

1、一种动态缓存管理的ATM交换装置，包括与接收异步通用测试操作接口(21)的输出端连接的接收异步先进先出模块(1)，用于分发信元的信元分发模块(2)，以及与发送异步通用测试操作接口(22)的输入端连接的多个发送异步先进先出模块(5)，其特征在于，还包括：

与所述接收异步先进先出模块(1)的输出端连接，用于动态缓存由所述接收异步先进先出模块(1)传来的信元数据的接收信元缓存模块(9)，

用于存储空闲地址指针的空闲队列模块(7)，其中的每一个空闲地址指针对应所述接收信元缓存模块(9)中的一个空闲的存储地址；

用于存储由接收异步先进先出模块(1)所读取的信元的信元头队列、及由所述空闲队列模块(7)所传来的空闲地址指针队列的信元头+空闲指针模块(8)，

用于根据所述信元头+空闲指针模块(8)中的信元头查找出对应的信元需发送到何处的查找表模块(4)，以及，

用于存储由所述信元头+空闲指针模块(8)所传来的空闲地址指针，并在完成相应的信元传送之后将所述空闲地址指针返还给所述空闲队列模块(7)的多个发送队列模块(10)，每一个发送队列模块(10)对应一个所述发送异步先进先出模块(5)。

2、根据权利要求1所述的动态缓存管理的ATM交换装置，其特征在于，还包括一个可根据具体需要对各个发送队列模块(10)实现加权轮询调度的发送调度模块(11)。

3、根据权利要求1或2所述的动态缓存管理的ATM交换装置，其特征在于，所述接收信元缓存模块(9)为DPRAM缓存模块。

4、一种动态缓存管理的ATM交换方法，其特征在于，包括以下步骤：

(A)、每一次从接收异步通用测试操作接口(21)中接收一个完整的信元数据，并按先进先出原则存储到接收异步先进先出模块(1)中；

(B)、每一次从所述接收异步先进先出模块(1)中读出一个完整的信元数据，并存储到接收信元DPRAM缓存模块(9)的空闲地址中；

(C)、由信元分发模块(2)每一次从所述接收信元DPRAM缓存模块(9)中读出一个完整的信元数据，并存储到相应的发送异步先进先出模块(5)中；

(D)、所述发送异步先进先出模块(5)将其存储的信元数据按先进先出原则经发送异步通用测试操作接口(22)发送到相应的外部设备。

5、根据权利要求4所述的方法，其特征在于，在所述步骤(A)中，当所述接收异步先进先出模块(1)为非满状态，且所述接收异步通用测试操作接口(21)中有信元数据时，才由接收异步通用测试操作接口(21)中接收一个完整的信元数据并存储到所述接收异步先进先出模块(1)中。

6、根据权利要求1所述的方法，其特征在于，在所述步骤(B)中，先检查空闲队列模块(7)中是否有空闲地址指针；如果有则从其中申请一个空闲地址指针，然后从所述接收异步先进先出模块(1)中读出一个完整的信元数据，并将其存储到所述空闲地址指针指向的所述接收信元DPRAM缓存模块(9)的空闲地址中；同时，将该信元数据的信元头及所述空闲地址指针存储到信元头+空闲指针模块(8)中。

7、根据权利要求6所述的方法，其特征在于，还包括以下步骤：检查所述信元头+空闲指针模块(8)中的空闲地址指针队列是否为非空状态，如果是则根据相应的信元头从查找表模块4中获取该信元头所对应的发送队列模块(10)，然后将相应的空闲地址指针存入相应的发送队列模块(10)。

8、根据权利要求7所述的方法，其特征在于，在所述步骤(C)中，

当所述发送队列模块(10)为非空状态，且对应的发送异步先进先出模块(5)为非满状态时，从所述发送队列模块(10)中申请一个空闲地址指针，再由信元分发模块(2)从所述接收信元DPRAM缓存模块(9)中读出该空闲地址指针所指向的存储地址中的信元数据，将其并存储到相应的发送异步先进先出模块(5)中；然后由所述发送队列模块(10)将所述空闲地址指针返还给所述空闲队列模块(7)。

9、根据权利要求8所述的方法，其特征在于，在所述步骤(C)中，由一个发送调度模块(11)对多个发送队列模块进行加权轮询调度。

10、根据权利要求4-9中任一项所述的方法，其特征在于，还包括以下反压步骤，当检查到某一发送队列模块(10)中装满空闲地址指针，或检查到某一发送异步先进先出模块(5)中装满等待发送的信元之后，向外部的CPU提供一个反压信号，由CPU控制其前端的外部设备不再向该发送队列模块(10)或发送异步先进先出模块(5)所对应的发送端口发送信元。

Images