CN1492613A

CN1492613A - 异步码分多址通信系统的符号映射及信道化装置

Info

Publication number: CN1492613A
Application number: CNA031365477A
Authority: CN
Inventors: 张锡一
Original assignee: LG Electronics China Research and Development Center Co Ltd
Current assignee: Inspur LG Digital Mobile Communications Co Ltd
Priority date: 2002-10-26
Filing date: 2003-05-23
Publication date: 2004-04-28
Anticipated expiration: 2023-05-23
Also published as: CN1299457C; KR20040036482A; KR100511294B1

Abstract

一种异步码分多址通信系统的符号映射及信道化装置，其包括：加权符号二进制转换器，二进制符号转换器，二进制OVSF代码发生器，二进制信道化转换器和映射器。其通过在3G TDD模式进行符号映射与信道化过程时，不使用存储表或复数运算，而是以二进制运算进行处理，因此，本发明具有在软件或硬件中进行信道化时减小所需的运行时间，在构成装置时减小系统复杂度的效果。

Description

异步码分多址通信系统的符号映射及信道化装置

技术领域

本发明涉及一种异步码分多址通信系统的符号映射及信道化装置，尤其是在3GPP TDD模式下进行QPSK调制时，不是用乘法，而是以二进制运算来转换符号映射和信道化过程，在软件及硬件实践上，可以减少处理时间和复杂度。

背景技术

一般而言，码分多址通信系统通过相同信道进行多名用户信号的接收和发送。尤其是使用码分多址(Code Division Multiple Access)方式的通信系统，由于其根据正交化的代码对各用户信号进行相互区分，所以，可以利用相同的信道，在相同的时间传输多名用户信号。

为此，在码分多址通信系统的发信机中，各用户信号的每个数据比特，在乘以分配给相应用户的固有的正交化代码后，通过同一个信道进行传输。相反，在接收机中，通过同一个信道接收的各用户信号的每个数据比特再次乘以与传输时相同的正交化的代码，然后在一个码片周期内积分输出比特，输出相应用户的信号。

这种接收/发送工作可在码分多址通信系统的接收机中，假定事先已经知道了接收到的用户信号的固有正交代码来进行实施。

此时，表示上述正交化代码的传输率的码片速率(Chip Rate)高于用户数据的传输率-比特率(Bit Rate)。

所以，把码片速率除以比特率便可求出扩频因子(Spreading Factor，SF)，这种扩频因子(SF)表示用于乘以一个用户数据比特的正交化代码的长度。

另一方面，在码分多址通信系统的接收机中，乘以了相同的正交代码两次，所以，虽然能够提取需要的用户数据，由于正交化代码的成份不能被清除，对应于干扰及错误的其它数据以噪音的形态依然保留。这种噪音在通过了接收机的积分器后，其强度大大减小。

因此，各用户数据间实现了时间同步，另外，当假定所有用户数据的码片速率相同时，码分多址系统使区分各用户的代码相互进行正交化，从而能够去除各用户数据间的干扰。此时，如果对每个用户信号应用不同的代码扩频因子，那么，各用户的数据传输率则互不相同。这种代码被称为OVSF(Orthogonal Variable Spreading Factor-正交可变扩频因子)码。

上述OVSF码是在针对第3代移动通信技术的标准化规格-3GPP异步方式的物理层中提出来的，在下行信道中用于区别信道或用户，在上行信道中用于区别信道。

在下行信道中，数据调制方式使用QPSK，下表1是为把各二进制数据映射为QPSK符号而定义的表。

表1

连续的二进制比特模式{b}`_{(1，n)}^{(k，i)}，{b}`_{(2，n)}^{(k，i)}	复数符号{d}`_{n}^{(k，i)}
连续的二进制比特模式{b}`_{(1，n)}^{(k，i)}，{b}`_{(2，n)}^{(k，i)}	复数符号{d}`_{n}^{(k，i)}	00	+j
01	+1	00	+j
01	+1	10	-1
11	-j	10	-1

当3GPP TDD使用QPSK时，物理信道映射的各比特根据表1，每2比特映射为复数符号。即，连续的2比特{b}`_{(1，n)}^{(k，i)}、{b}`_{(2，n)}^{(k，i)}映射成一个复数符号{d}`_{n}^{(k，i)}。如此映射的复数符号会经过信道化过程。

为了进行信道化过程，首先，应根据扩频因子生成信道化符号。信道化符号是具有正交性的符号，以如图1的代码树为基础生成。

此时，{c}`_{Q＝1}^{k＝1}是代码树的开始，从{c}`_{Q＝1}^{k＝1}起，分离出相当于两端的干的代码{c}`_{Q＝2}^{k＝1}和{c}`_{Q＝2}^{k＝2}。即，代码{c}`_{Q＝2}^{k＝1}由连接两个{c}`_{Q＝1}^{k＝1}代码形成，代码{c}`_{Q＝2}^{k＝2}由连接{c}`_{Q＝1}^{k＝1}乘(-1)的代码和{c}`_{Q＝1}^{k＝1}代码形成。

从代码{c}`_{Q＝2}^{k＝1}和{c}`_{Q＝2}^{k＝2}起，也利用与上述方法相同的过程，分成两个端的干，绘出代码树。

此时，用户k的代码a_k，j中，在扩频因子＝N_k的c_Q，n，n＝1，2，…Q中选择其一并使用，自使用的OVSF码开始，向代码树的根{c}`_{Q＝1}^{k＝1}延伸的干上的OVSF码和从要使用的OVSF码分离出的干上的OVSF码，应是未被目前系统使用的。

由图2可知，信道化过程是以扩频方法(S13，S14)进行的，即根据各数据符号中的扩频因子和使用的符号索引k，乘以下面表2中定义的乘数因子(S11，S12)，然后乘以OVSF码，进行扩频。结果，为了进行符号映射，应保存映射表，为使通过该表映射的符号实现信道化，需要进行复数乘法。

但是，在上述的以往技术中，当在3GPP TDD模式下使用QPSK调制方式时，被物理信道映射的二进制信息每2比特映射为一个符号，映射的符号会经过信道化过程。但是，为了进行符号映射，需要映射表，另外，为了进行信道化过程，还需要复数乘法。这种过程要求相当规模的运算，所以，构成软件或硬件时，存在复杂度增大的问题。

表2

k	{w}`_{Q＝1}^{(k)}	{w}`_{Q＝2}^{(k}}	{w}`_{Q＝4}^{(k)}	{w}`_{Q＝8}^{(k)}	{w}`_{Q＝16}^{(k)}
k	{w}`_{Q＝1}^{(k)}	{w}`_{Q＝2}^{(k}}	{w}`_{Q＝4}^{(k)}	{w}`_{Q＝8}^{(k)}	{w}`_{Q＝16}^{(k)}	1	1	1	-j	1	-1
2		+j	1	+j	-j	1	1	1	-j	1	-1
2		+j	1	+j	-j	3			+j	+j	1
4			-1	-1	1	3			+j	+j	1
4			-1	-1	1	5				-j	+j
6				-1	-1	5				-j	+j
6				-1	-1	7				-j	-1
8				1	1	7				-j	-1
8				1	1	9					-j
10					+j	9					-j
10					+j	11					1
12					+j	11					1
12					+j	13					-j
14					-j	13					-j
14					-j	15					+j
16					-1	15					+j

发明内容

因此，本发明是为解决如上问题而开发的，目的在于提供一种异步码分多址通信系统的符号映射及信道化装置，它在3G TDD模式进行符号映射与信道化过程时，不使用存储表或复数运算，而是以二进制运算进行处理，因此，在构成软件及硬件时，可以减小处理时间和复杂度。

为实现上述目的，本发明的特征是具有如下结构：加权符号二进制转换器输出对应于加权符号的0，1二进制数和对应于加权虚数的0，1二进制数；二进制符号转换器对连续的两个位流进行”异或”逻辑运算，然后通过逻辑否定将其分为实数部分和虚数部分，之后根据对应于从上述加权符号二进制转换器输出的虚数的二进制数，对上述实数部分和虚数部分进行交换并输出；二进制OVSF代码发生器把按照扩频因子的选择而生成的OVSF码映射为0，1并输出；二进制信道化转换器把从上述二进制符号转换器输入的分为实数部分和虚数部分的二进制数与从上述加权符号二进制转换器输入的二进制数进行逻辑积运算并输出，把从上述二进制OVSF代码发生器输入的二进制数与经过“异或”逻辑运算的二进制数进行逻辑积运算并输出；映射器把从上述二进制信道化转换器输入的分为实数部分和虚数部分的0，1二进制数分别映射为1，-1二进制数并输出。

附图说明

图1是生成OVSF代码所需的代码树示意图。

图2是以往符号映射及信道化过程的流程图。

图3是本发明的异步码分多址系统的符号映射及信道化装置的结构框图。

图4是图3的二进制OVSF代码发生器的结构框图。

具体实施方式

下面参照附图详细说明本发明的实施例。

图3是本发明的异步码分多址系统的符号映射及信道化装置的结构框图。如图所示，它具有如下结构：加权符号二进制转换器(20)输出对应于加权符号的0，1二进制数和对应于加权虚数的0，1二进制数；二进制符号转换器(10)对连续的两个位流进行“异或”逻辑运算，通过逻辑否定将其分为实数部分和虚数部分，然后根据对应于从上述加权符号二进制转换器输出的虚拟的二进制数，对上述实数部分和虚数部分进行交换并输出；二进制OVSF代码发生器(40)把按照扩频因子的选择而生成的OVSF码映射为0，1并输出；二进制信道化转换器(30)把从上述二进制符号转换器(10)输入的分为实数部分和虚数部分的二进制数与从上述加权符号二进制转换器(20)输入的二进制数进行逻辑积运算并输出，把从上述二进制OVSF代码发生器(40)输入的二进制数与经过“异或”逻辑运算的二进制数进行逻辑积运算并输出；映射器(50)把从上述二进制信道化转换器(30)输入的分为实数部分和虚数部分的0，1二进制数分别映射为1，-1二进制数并输出。

上述二进制符号转换器(10)的特征是由如下结构构成：“异或”逻辑(11)接收连续的两个位流，进行“异或”逻辑运算并输出；逻辑否定(12)对从上述“异或”逻辑(11)输入的比特进行倒转，生成虚数部分并输出；转换器(13)按照加权符号二进制转换器(20)中表示加权虚数的比特，对对应于实数部分的经上述“异或”逻辑(11)运算的输出比特与对应于虚数部分的经上述逻辑否定(12)运算的输出比特进行转换并输出，或是不经转换直接输出。

上述二进制信道化转换器(30)具有如下结构：第1“异或”逻辑(33)接收来自于二进制符号转换器(10)的决定对应于连续位流的符号码的比特、来自于加权符号二进制转换器(20)的表示加权符号的比特、来自于二进制OVSF代码发生器(40)的取决于二进制OVSF码的位流，对它们进行“异或”逻辑运算并输出；第2“异或”逻辑(34)对从上述加权符号二进制转换器(20)输入的表示加权虚数的比特和从上述第1“异或”逻辑(33)输出的位流进行“异或”逻辑运算并输出；触发器(flip-flop)(31，32)在生成OVSF码的过程中，分别保存对应于从上述二进制符号转换器(10)输入的实数部分和虚数部分的比特；第1逻辑积(35)对从上述第2“异或”逻辑(34)输入的比特和对应于上述触发器(flip-flop)(31)的实数部分的比特进行逻辑积运算并输出；第2逻辑积(36)对从上述第1“异或”逻辑(33)输入的比特和对应于上述触发器(flip-flop)(32)的虚数部分的比特进行逻辑积运算并输出。下面参照附图说明本发明的实施例。

二进制OVSF代码发生器(40)按照选择的扩频因子生成OVSF码，将生成的代码的±1映射为0，1并输出。图3是二进制OVSF代码发生器结构图。根据时钟的不同，由生成8位流的8比特发生器(41)、对上述8比特发生器(41)的输出进行掩蔽并输出的掩蔽器(42)、对从上述掩蔽器(42)输出的位流进行“异或”逻辑运算并输出的“异或”逻辑(43)构成。

在此，二进制OVSF代码发生器(40)的OVSF码发生过程属于超出本发明的技术内容，因此省略其详细工作说明。

加权符号二进制转换器(20)生成对应于加权符号的比特和对应于加权虚数的比特并输出。其中，当加权符号是负数时，对应于符号的比特是1，相反，当是正数时，则输出0。

另外，对应于加权符号二进制转换器(20)的虚数的比特是从二进制符号转换器(10)输入的，它决定了是转换二进制符号转换器(10)的实数部分与虚数部分的输出比特并输出，还是不进行转换而直接输出，如果加权中有虚数，那么，二进制符号转换器(10)的上转换器向下方转换，下转换器向上方转换，否则不进行转换。

二进制符号转换器(10)接收连续的两个位流输入并进行“异或”逻辑运算，生成对应于实数部分的比特，通过逻辑否定(12)将该比特倒转，生成对应于虚数部分的比特。

如上述所作的说明，二进制符号转换器(10)的转换器(13)根据对应于从加权符号二进制转换器(20)输入的虚数的比特，对对应于实数部分和虚数部分的比特进行转换并输出，或是不转换而直接输出。

对应于从上述二进制符号转换器(10)输出的实数部分和虚数部分的比特，被输入到二进制信道化转换器(30)的触发器(flip-flop)(31，32)，并保持至OVSF码生成。

二进制信道化转换器(30)的第1“异或”逻辑(33)接收来自于二进制符号转换器(10)的决定对应于连续位流的符号码的比特、来自于加权符号二进制转换器(20)的表示加权符号的比特、来自于二进制OVSF代码发生器(40)的取决于二进制OVSF码的位流，对它们进行“异或”逻辑运算并输出。

另外，二进制信道化转换器(30)的第2“异或”逻辑(34)对上述加权符号二进制转换器(20)中表示加权虚数的比特和从上述第1“异或”逻辑(33)输出的位流进行“异或”逻辑运算并输出。

上述两个“异或”逻辑(33，34)担负着一种比特运算过程，即把对应于实数部分和虚数部分的比特乘以符号和虚数。下面说明对应于二进制信道化转换器(30)的实数部分和虚数部分的最终输出比特的运算过程。

二进制信道化转换器(30)的第1逻辑积(35)对从上述第2“异或”逻辑(34)输入的比特和对应于上述触发器(flip-flop)(31)的实数部分的比特进行逻辑积运算并输出。

而且，二进制信道化转换器(30)的第2逻辑积(36)对从上述第1“异或”逻辑(33)输入的比特和对应于上述触发器(flip-flop)(32)的虚数部分的比特进行逻辑积运算并输出。

对应于从上述二进制信道化转换器(30)输出的实数部分和虚数部分的比特输入到映射器(50)，进行映射并输出，其中，0映射1，1映射-1。

经过上述过程，最终输出的值是由二进制数据映射为符号，将符号进行信道化所得到的复数值。

如上述所作的详细说明，本发明在3G TDD模式进行符号映射与信道化过程时，不使用存储表或复数运算，而是仅以二进制运算进行处理，因此，可以减小在软件及硬件中进行信道化过程所需的运行时间，减小构成装置时系统的复杂度。

Claims

1.一种异步码分多址通信系统的符号映射及信道化装置，其特征是：加权符号二进制转换器输出对应于加权符号的0，1二进制数和对应于加权虚数的0，1二进制数；二进制符号转换器对连续的两个位流进行“异或”逻辑运算，然后通过逻辑否定将其分为实数部分和虚数部分，之后根据对应于从上述加权符号二进制转换器输出的虚数的二进制数，对上述实数部分和虚数部分进行交换并输出；二进制OVSF代码发生器把按照扩频因子的选择而生成的OVSF码映射为0，1并输出；二进制信道化转换器把从上述二进制符号转换器输入的分为实数部分和虚数部分的二进制数与从上述加权符号二进制转换器输入的二进制数进行逻辑积运算并输出，把从上述二进制OVSF代码发生器输入的二进制数与经过“异或”逻辑运算的二进制数进行逻辑积运算并输出；映射器把从上述二进制信道化转换器输入的分为实数部分和虚数部分的0，1二进制数分别映射为1，-1二进制数并输出。

2.根据权利要求1所述的异步码分多址通信系统符号映射及信道化装置，其特征是上述二进制符号转换器具有如下结构：“异或”逻辑接收连续的两个位流，进行“异或”逻辑运算并输出；逻辑否定对从上述“异或”逻辑(11)输入的比特进行倒转，生成虚数部分并输出；转换器按照加权符号二进制转换器中表示加权虚数的比特，对对应于实数部分的经上述“异或”逻辑运算的输出比特与对应于虚数部分的经上述逻辑否定运算的输出比特进行转换并输出，或是不经转换直接输出。

3.根据权利要求1所述的异步码分多址通信系统符号映射及信道化装置，其特征是上述二进制信道化转换器具有如下结构：第1“异或”逻辑接收来自于二进制符号转换器的决定对应于连续位流的符号码的比特、来自于加权符号二进制转换器的表示加权符号的比特、来自于二进制OVSF代码发生器的取决于二进制OVSF码的位流，对它们进行“异或”逻辑运算并输出；第2“异或”逻辑对从上述加权符号二进制转换器输入的表示加权虚数的比特和从上述第1”异或”逻辑输出的位流进行“异或”逻辑运算并输出；触发器(flip-flop)在生成OVSF码的过程中，分别保存对应于从上述二进制符号转换器输入的实数部分和虚数部分的比特；第1逻辑积对从上述第2“异或”逻辑输入的比特和对应于上述触发器(flip-flop)的实数部分的比特进行逻辑积运算并输出；第2逻辑积对从上述第1“异或”逻辑输入的比特和对应于上述触发器(flip-flop)的虚数部分的比特进行逻辑积运算并输出。