CN1461442B - 在一个个人计算机系统中提供实时操作的方法和装置 - Google Patents

在一个个人计算机系统中提供实时操作的方法和装置 Download PDF

Info

Publication number
CN1461442B
CN1461442B CN01811835.6A CN01811835A CN1461442B CN 1461442 B CN1461442 B CN 1461442B CN 01811835 A CN01811835 A CN 01811835A CN 1461442 B CN1461442 B CN 1461442B
Authority
CN
China
Prior art keywords
operating system
nsp
cpu
coupled
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN01811835.6A
Other languages
English (en)
Other versions
CN1461442A (zh
Inventor
J·卡达克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1461442A publication Critical patent/CN1461442A/zh
Application granted granted Critical
Publication of CN1461442B publication Critical patent/CN1461442B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Computer And Data Communications (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

根据一个实施例,披露了一个计算机系统。该计算机系统包括一个中央处理器(CPU)和一个耦合到所述CPU的非对称的处理器(NSP)。所述的NSP被集成在和CPU的相同半导体晶圆上。

Description

在一个个人计算机系统中提供实时操作的方法和装置
技术领域
本发明涉及计算机系统;更具体地说,本发明涉及在一个计算机系统中执行实时应用程序。
背景技术
目前,个人电脑可以用于执行各种应用程序以便简化将被用户执行的任务。然而,传统的个人电脑不能执行实时应用程序。一个实时应用程序是这样的应用程序,其中该计算机计算的正确性不仅取决于计算的逻辑正确性,还取决于结果生产的时间。若时间限制没有满足,则系统出错。例如,在一个爱国者导弹应用程序中,爱国者必须在雷达探测系统中定位一个入侵导弹,并且在入侵导弹可以摧毁其目标之前点燃防御导弹。
在利用例如
Figure GA20184982200180011835601D00011
Figure GA20184982200180011835601D00012
等通用操作系统工作的传统计算机系统上,很难执行实时操作,因为通用操作系统核心不具有在给定时间限制内响应事件的功能。另外,典型的计算机系统的硬件平台不在执行所需要的时间分辨率内产生事件。
在像的操作系统中没有关于应用程序驱动将如何处理事件的规则。例如,在有些情况下驱动可以关闭接收的事件直到事件被处理之前五秒。
很明显这样的一个时延对于一个实时操作来讲将是不能接受的。
因此,希望能够提供个人计算机系统一个实时功能。
发明内容
按照本发明的第一方面,提供了一种计算机系统,包括:中央处理器CPU,根据通用操作系统工作;以及非对称处理器NSP,耦合到所述CPU并根据实时操作系统工作,其中该NSP和该CPU集成在相同的集成电路管芯上,通用操作系统与实时操作系统进行通信如同实时操作系统是请求访问CPU资源的驱动程序接口。
按照本发明的第二方面,提供了一种非对称的处理器NSP,包括:数字信号处理器DSP,其实现实时操作系统以执行实时应用;事件机构,耦合到所述DSP,以基于在NSP接收的实时数据产生实时事件;和事件计时器,耦合到事件机构,以触发实时事件;其中该NSP和根据通用操作系统工作的中央处理器CPU集成在相同的集成电路管芯上,通用操作系统与实时操作系统进行通信如同实时操作系统是请求访问CPU资源的驱动程序接口。
按照本发明的第三方面,提供了一种计算机系统,包括:中央处理器CPU,根据通用操作系统工作;以及数字信号处理器DSP,耦合到所述CPU并根据实时操作系统工作,其中该DSP和该CPU集成在相同的集成电路管芯上,通用操作系统与实时操作系统进行通信如同实时操作系统是请求访问CPU资源的驱动程序接口。
附图说明
根据如下详细描述和与本发明各种实施例相关的附图,本发明将更完全地被理解。然而所述的附图将不会限定发明为给出的具体实施例,仅仅用于对发明的说明和理解。
图1是计算机系统的一个实施例的方框图;和
图2是一个非对称的处理器的实施例的方框图。
具体实施方式
在一个个人计算机系统中提供实时操作的方法和装置将被说明。在本发明下面的详细说明中很多细节将被阐明以便提供对本发明的一个彻底的了解。然而,对本领域的普通技术人员来讲,没有这些细节本发明也可以被实现是显而易见的。在其它的例子中,已知的结构和装置被表示在方框图表格中,而不是详细地进行描述,以免模糊本发明。
图1是计算机系统100的一个实施例的方框图;计算机系统100包括一个中央处理器(处理器)105,该中央处理器耦合到处理机总线110。在一个实施例中,处理器105是一个具有美国英特尔公司系列结构的处理器,该处理器包括
Figure GA20184982200180011835601D00022
系列和移动
Figure GA20184982200180011835601D00023
处理器,这些处理器可以从位于美国加利福尼亚州圣卡拉拉的英特尔公司获得。另外,也可以使用其它处理器。处理器105可以包括一级(L1)高速缓冲存储器(图1中未示出)。
在一个实施例中,处理器105还通过专用高速缓冲存储器总线102被耦合到高速缓冲存储器107,它是一个二级(L2)高速缓冲存储器。所述的LI和L2高速缓冲存储器还可以被集成到一个单独的装置中。高速缓冲存储器107是可选择的并且对计算机系统100不是必需的。另外,计算机系统100包括一个非对称的处理器(NSP)109耦合到高速缓冲存储器107和处理机总线110。根据一个实施例,NSP是同处理器105集成到一起并且在计算机系统100上实现以执行实时协议。
芯片组120还被耦合到处理机总线110。在一个实施例中,芯片组120是440BX芯片组,可以从美国英特尔公司获得;当然,也可以使用其它芯片组。芯片组120可以包括一个存储控制器,用于控制一个主存储器113。此外,芯片组220还可以包括一个由位于美国加利福尼亚州圣克拉拉的英特尔公司开发的加速图形接口(AGP)规范修订版2.0接口320。AGP接口320被耦合到一个视频设备125并且处理访问主存储器113的视频数据请求。
主存储器113通过芯片组120被耦合到处理机总线110。主存储器113和高速缓冲存储器107存储指令序列,这些指令序列通过处理器105和NSP109被执行。通过处理器105和NSP109执行的指令序列可以从主存储器113、高速缓冲存储器107或任何其它存储装置中检索。其它的装置也可以被耦合到处理机总线110,例如多个主存储器装置。视频设备125也被耦合到芯片组120。在一个实施例中,视频设备包括一个例如阴极射线管(CRT)的视频监视器或液晶显示器(LCD)和必要的支持电路。
处理机总线110通过芯片组120被耦合到系统总线130。在一个实施例中,系统总线130是一个支持规范修订版2.1总线的外围设备互连(PCI)总线,该规范修订版2.1总线由位于俄勒冈州波特兰的PCI专业组开发;当然,也可以使用其它总线标准。多个设备,例如音频设备127,可以耦合到系统总线130。根据一个实施例,一个无线电收发机129被耦合到系统总线130。无线电收发机129可以用来实现一个在计算机系统100和一个远程设备(未示出)之间的通信接口。
总线桥140耦合系统总线130到二级总线150。在一个实施例中,二级总线150是一个由位于纽约Armonk的国际商业机器公司开发的工业标准结构(ISA)规范修订版1.0的总线。当然,也可以使用其它的总线标准,例如由美国康柏公司开发的扩展工业标准结构(EISA)规范修订版3.12等。多个设备,比如硬盘153和磁盘驱动器154可以耦合到二级总线150。其它装置,例如光标控制装置(图1未示出),可以耦合到二级总线150。
图2是NSP109的一个实施例的方框图。NSP109包括一个事件计时器220,一个事件机构230,一个数字信号处理机240和一个无线电相关器250。事件计时器220被用作在事件机构240产生计时器中断的机构。根据一个实施例,计时器220在预先决定的间隔内传输一个信号到事件机构230。该信号表示事件机构230将产生一个计时器中断。根据一个实施例,每5毫秒将产生计时器中断。然而,对于本领域的普通技术人员来讲使用其它时段产生中断是可以理解的。
DSP240被耦合到事件机构230。根据一个实施例,NSP109实现一个执行实时应用的实时操作系统。实时应用程序是在其性能方面具有时间限制的应用程序。若该限制没有满足,所述的应用程序出错,或者必须更好地适应工作条件。
数字信号处理240是集成在与处理器105相同的半导体管芯上,并且共享处理器105的存储资源。处理器105利用一个执行非实时应用的通用操作系统进行操作。根据一个实施例,处理器105使用由位于华盛顿Redmond的微软公司开发的
Figure GA20184982200180011835601D00041
操作系统进行操作。然而,对于本领域的普通技术人员来讲使用其它通用操作系统实现计算机系统100是可以理解的。
根据另一个实施例,所述的通用操作系统把DSP240当作输入/输出(I/O)子系统。例如,所述处理器105的通用操作系统和实时操作系统通讯,好象所述的实时操作系统是一个试图访问处理器105资源的驱动接口。结果,所述的通用操作系统提供非可分页的存储器,以用于NSP109执行实时操作系统。
此外,所述的通用操作系统是这样实现的,使得计算机系统100所操作的应用驱动程序不能禁止比在计时器220所计算的预定时间间隔长的中断。因此,所述的计算机系统100的中断等待是可以保证的,从而允许计算机系统100不断地实时响应事件和信息。
无线电相关器250从计算机系统100以外的信号源接收实时数据。无线电相关器250将接收数据从串行格式转换到并行格式。根据一个实施例,无线电相关器是一个无线蓝牙无线电设备,它可以通过一个由蓝牙专业组开发的蓝牙接口与外部设备通信。然而,在其它实施例中,无线电相关器250可以用来实现其它通讯装置(例如,基带处理器)。
在阅读了上述说明之后,对本领域的普通技术人员来讲,必定可以显而易见的对本发明进行多种变更和修改,应当理解,所表示的和通过例子说明的任何特定的实施例决不是意指某种限定。在此,参考各种实施例的细节并不想限定权利要求书的范围,只有这些权利要求自己才记载了本发明的那些特征。

Claims (15)

1.一种计算机系统,包括:
中央处理器CPU,根据通用操作系统工作;以及
非对称处理器NSP,耦合到所述CPU并根据实时操作系统工作,其中该NSP和该CPU集成在相同的集成电路管芯上,通用操作系统与实时操作系统进行通信如同实时操作系统是请求访问CPU资源的驱动程序接口。
2.如权利要求1的计算机系统,更进一步包括耦合到所述CPU和所述NSP的高速缓冲存储器,其中所述CPU和所述NSP共享所述的高速缓冲存储器。
3.如权利要求1的计算机系统,更进一步包括:
处理器总线,耦合到所述的NSP和所述的CPU;
芯片组,耦合到所述的处理器总线;和
主存储器,耦合到所述的芯片组,其中所述的CPU和所述的NSP共享所述的主存储器。
4.如权利要求1的计算机系统,其中所述的CPU为NSP提供对非可分页存储器的访问,以用于实时操作系统的执行。
5.如权利要求4的计算机系统,其中通用操作系统和所述的作为输入/输出子系统的实时操作系统通讯。
6.如权利要求1的计算机系统,其中所述的NSP包括:
数字信号处理器DSP;
事件机构,耦合到所述的DSP;和
事件计时器,耦合到所述的事件机构。
7.如权利要求6的计算机系统,其中所述的NSP更进一步包括耦合到所述DSP的无线相关器。
8.如权利要求7的计算机系统,其中所述的无线相关器是无线蓝牙无线电设备。
9.一种非对称的处理器NSP,包括:
数字信号处理器DSP,其实现实时操作系统以执行实时应用;
事件机构,耦合到所述DSP,以基于在NSP接收的实时数据产生实时事件;和
事件计时器,耦合到事件机构,以触发实时事件;
其中该NSP和根据通用操作系统工作的中央处理器CPU集成在相同的集成电路管芯上,通用操作系统与实时操作系统进行通信如同实时操作系统是请求访问CPU资源的驱动程序接口。
10.如权利要求9的非对称的处理器,其中所述的NSP更进一步包括耦合到所述DSP的无线相关器。
11.如权利要求10的非对称的处理器,其中所述的无线相关器是无线蓝牙无线电设备。
12.一种计算机系统,包括:
中央处理器CPU,根据通用操作系统工作;以及
非对称处理器NSP,所述非对称处理器NSP包括:
数字信号处理器DSP,所述数字信号处理器DSP实现实时操作系统以执行实时应用;
事件机构,耦合到所述DSP,以基于在NSP接收的实时数据产生实时事件;和
事件计时器,耦合到事件机构,以触发实时事件;
其中所述数字信号处理器DSP耦合到所述CPU,并且其中该DSP和该CPU集成在相同的集成电路管芯上,通用操作系统与实时操作系统进行通信如同实时操作系统是请求访问CPU资源的驱动程序接口。
13.如权利要求12的计算机系统,其中所述CPU为DSP提供对非可分页存储器的访问,以用于实时操作系统的执行。
14.如权利要求13的计算机系统,其中通用操作系统和所述的作为输入/输出子系统的实时操作系统通讯。
15.如权利要求12的计算机系统,其中所述的CPU和DSP共享访问存储系统。
CN01811835.6A 2000-06-28 2001-06-07 在一个个人计算机系统中提供实时操作的方法和装置 Expired - Fee Related CN1461442B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60665200A 2000-06-28 2000-06-28
US09/606,652 2000-06-28
PCT/US2001/018384 WO2002001382A2 (en) 2000-06-28 2001-06-07 Method and apparatus for providing real-time operation in a personal computer system

Publications (2)

Publication Number Publication Date
CN1461442A CN1461442A (zh) 2003-12-10
CN1461442B true CN1461442B (zh) 2010-11-03

Family

ID=24428882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01811835.6A Expired - Fee Related CN1461442B (zh) 2000-06-28 2001-06-07 在一个个人计算机系统中提供实时操作的方法和装置

Country Status (9)

Country Link
EP (1) EP1350172B1 (zh)
CN (1) CN1461442B (zh)
AT (1) ATE312379T1 (zh)
AU (1) AU2001266749A1 (zh)
BR (1) BR0112042A (zh)
DE (1) DE60115708T2 (zh)
HK (1) HK1058086A1 (zh)
TW (1) TW498218B (zh)
WO (1) WO2002001382A2 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545581A2 (en) * 1991-12-06 1993-06-09 National Semiconductor Corporation Integrated data processing system including CPU core and parallel, independently operating DSP module
US5748983A (en) * 1995-06-07 1998-05-05 Advanced Micro Devices, Inc. Computer system having a dedicated multimedia engine and multimedia memory having arbitration logic which grants main memory access to either the CPU or multimedia engine

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545581A2 (en) * 1991-12-06 1993-06-09 National Semiconductor Corporation Integrated data processing system including CPU core and parallel, independently operating DSP module
US5748983A (en) * 1995-06-07 1998-05-05 Advanced Micro Devices, Inc. Computer system having a dedicated multimedia engine and multimedia memory having arbitration logic which grants main memory access to either the CPU or multimedia engine

Also Published As

Publication number Publication date
WO2002001382A3 (en) 2003-07-24
WO2002001382A2 (en) 2002-01-03
EP1350172B1 (en) 2005-12-07
CN1461442A (zh) 2003-12-10
ATE312379T1 (de) 2005-12-15
EP1350172A2 (en) 2003-10-08
HK1058086A1 (en) 2004-04-30
BR0112042A (pt) 2004-02-10
DE60115708T2 (de) 2006-07-20
TW498218B (en) 2002-08-11
AU2001266749A1 (en) 2002-01-08
DE60115708D1 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
TWI601093B (zh) 執行對於圖像硬體之排程操作技術
US9348537B2 (en) Ascertaining command completion in flash memories
EP1702272B1 (en) Multiprocessor mobile terminal with shared memory arbitration
GB2412457A (en) Mechanism for processor power state aware distribution of lowest priority interrupts
EP1282025A3 (en) An interface for a security coprocessor
US20120005267A1 (en) Platform independent information handling system, communication method, and computer program product thereof
JP2002373256A5 (zh)
CN100476743C (zh) 用于在个人计算机系统中提供实时操作的方法和设备
CN110275659A (zh) 一种图像切换方法、装置、电子设备及存储介质
KR20060102932A (ko) 메신저를 이용한 sms 전송 방법 및 시스템, 상기 방법을실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한기록매체
CN110851276A (zh) 一种业务请求处理方法、装置、服务器和存储介质
EP2017741B1 (en) System,processor,apparatus and method for inter-processor communication
CN1461442B (zh) 在一个个人计算机系统中提供实时操作的方法和装置
US5875289A (en) Method and system for simulating auto-init mode DMA data transfers
US6675238B1 (en) Each of a plurality of descriptors having a completion indicator and being stored in a cache memory of an input/output processor
CN114546171A (zh) 数据分发方法、装置、存储介质及电子设备
US20030115581A1 (en) Method and system to analyze inlined functions
US5768619A (en) Method and system for enabling and disabling functions in a peripheral device for a processor system
RU2168758C2 (ru) Способ и система контроля дистанционного процессора в условиях операционной системы параллельного действия в реальном времени (оспдрв)
EP1341092A1 (en) Method and arrangement for virtual direct memory access
CN104620233A (zh) 用于对cpu内的消息通道基础设施的多流访问的虚拟化通信套接字
US6055580A (en) System for transferring length round down to cache line multiple capable to determine type of read request which selects and reads portion of prefetched data in memory
WO2024131516A1 (zh) 一种显示方法、计算机可读存储介质及电子设备
EP0668556A2 (en) A queue memory system and method therefor
CN117055813A (zh) 针对存储器元件的分叉存储器管理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20130607