CN1448848A - 提升小波快速算法vlsi实现的存储器控制方法 - Google Patents

提升小波快速算法vlsi实现的存储器控制方法 Download PDF

Info

Publication number
CN1448848A
CN1448848A CN 03114600 CN03114600A CN1448848A CN 1448848 A CN1448848 A CN 1448848A CN 03114600 CN03114600 CN 03114600 CN 03114600 A CN03114600 A CN 03114600A CN 1448848 A CN1448848 A CN 1448848A
Authority
CN
China
Prior art keywords
data
read
control
write
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03114600
Other languages
English (en)
Other versions
CN1187688C (zh
Inventor
郑南宁
周宁
汤晓军
吴勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CNB031146007A priority Critical patent/CN1187688C/zh
Publication of CN1448848A publication Critical patent/CN1448848A/zh
Application granted granted Critical
Publication of CN1187688C publication Critical patent/CN1187688C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本发明公开了一种用于提升小波快速算法VLSI实现的存储器控制方法，对于m/n拍小波(这里，m为低通滤波器阶数，n为高通滤波器阶数)，M×N的输入图像，使用m+2个M大小的寄存器，接收串行的输入，并行输出数据，使得行变换和列变换能够流水线的进行；采用了控制寄存器写的方式进行列的前端扩展，有别于以往的先对数据进行寄存然后进行扩展的方式，节省了存储空间，并且提高了变换的速度；采用了控制寄存器写和对称补齐的方式进行列的后端扩展。本发明通过采用并行的嵌入式缓存，将串行的输入转化为并行的输出，实现了小波行列变换间的流水操作，并且完全通过对寄存器的读写控制，实现了行数据的前端和后端扩展，结构简单，提高了运行速度。

Description

提升小波快速算法VLSI实现的存储器控制方法
一、所属技术领域
本发明属于VLSI设计技术领域。具体涉及到在提升小波快速算法硬件实现中存储器的控制电路。特别涉及一种用于提升小波快速算法VLSI实现的存储器控制方法。
二、背景技术
作为图像压缩和处理的基础，二维离散小波变换(2D DWT)得到了广泛的应用。在众多的应用领域，如多媒体信息处理、医药以及卫星遥感等方面，二维离散小波变换正起着越来越重要的作用。目前二维离散小波变换的实现方法之一是采用mallat的塔式分解方法，通过在图像的水平和垂直方向交替采用低通和高通滤波得到。这种基于卷积的离散小波变换计算量大，对存储空间的要求高，提升小波的出现有效的解决了这一问题。它不依赖于傅里叶变换，完全在空域完成了对双正交小波滤波器的构造。本发明所提出的存储器控制电路，便是基于二维离散小波变换的提升快速算法的实现框架。
下面，作为背景技术之一，首先对二维离散小波变换的提升算法加以说明。
提升算法给出了双正交小波简单而有效的构造方法，使用了基本的多项式插补来获取信号的高频分量，之后通过构建尺度函数来获取信号的低频分量。提升算法的基本思想在于通过一个基本小波(lazy wavelet)，逐步构建出一个具有更加良好性质的新的小波，这就是提升的基本含义。一个规范的提升算法有3个步骤：分解(split)，预测(predict)和更新(update)。
三、发明内容
本发明的目的在于，提供一种提升小波快速算法中的存储器控制方法，使得硬件利用率高、成本低，具有并行性、硬件开销小、结构简单的特点。
为了达到上述目的，本发明的解决方案是：采用并行的嵌入式缓存，实现小波行变换系数的顺序写入和并行读出，从而实现进一步的流水线处理，并且通过控制存储器的读写，实现数据的扩展。
提升小波快速算法VLSI实现的存储器控制方法，包括存储器选择、写控制与前端扩展、读控制与后端扩展三部分，按照以下步骤实现：
1)存储器的选择
对于m/n拍小波(m为低通滤波器阶数，n为高通滤波器阶数)，M×N的输入图像，使用(m+2)×M大小的DPRAM作为寄存器，将串行的输入变成并行的输出，在对m个存储器进行读操作时，同时对剩下的2个存储器进行写操作，始终保持有2个需要更新的存储器在读其余m个存储器时进行写操作，使小波行变换和列变换能够流水线的进行；
2)写控制与前端扩展
采用控制寄存器写的方式进行列的前端扩展，对于m/n小波，需要进行 个数据的前端扩展，通过控制将行变换后产生的第一行数据写入第
Figure A0311460000042
个存储器中，第二行数据同时写入第 和第
Figure A0311460000044
个寄存器，直至将第
Figure A0311460000045
个数据写入第1和第2
Figure A0311460000046
个寄存器，完成了数据的前端扩展；
Figure A0311460000047
个后的数据依次循环写入寄存器中，写完m个寄存器后，发出读使能信号，将开始读取前m行的数据，同时，进行m+1和m+2行的写操作；
3)读控制与后端扩展
对于m/n小波的列变换，在读出数据时，控制一次读出m个寄存器中的数据，并对其进行列变换；数据的后端扩展采用控制寄存器读的方式来完成，需要进行 个数据的后端扩展，当判断读到行的最后一个数据时，依次循环读出m-1，m-3，…m-1-2
Figure A0311460000049
个数据，并根据行的最后一个数据进行对称补齐，完成了行数据的后端扩展。
本发明通过采用并行的嵌入式缓存，将串行的输入转化为并行的输出，实现了小波行列变换间的流水操作，并且完全通过对寄存器的读写控制，实现了行数据的前端和后端扩展，简单易行，提高了运行速度。
四、附图说明
图1是本发明实施例Daubechies 9/7双正交小波的一维提升算法示意图。
图2是本发明实施例Daubechies 9/7小波提升实现的存储器控制示意图。
图3是本发明实施例中写控制及前端扩展示意图。
图4是本发明实施例中读控制及后段扩展示意图。
五、具体实施方式
下面结合附图和实施例对本发明进一步详细说明。
提升小波快速算法的VLSI实现框架可以分为行扩展、行滤波、存储器读写控制及列扩展、列滤波。本发明旨在提出一种新的存储器读写控制及扩展方法，在简化结构，降低芯片面积的基础上，提高硬件的利用率。结合离散小波变换的特点，为了能够灵活的进行多级小波分解，这里只讨论一级的小波分解。如果进行下一级的小波分解，只需把要分解的小波系数(即系数图像)作为一组新的输入即可。这样，即保证了小波分解的独立性，也增加了进行多级分解的灵活性。
1)存储器的选择
在小波变换时，要对图像数据按行读取。而行扩展和行滤波之后的小波变换系数是逐行产生的，为了对其进行列变换，需要存储中间结果。因为要对这些结果进行存取处理，所以所需的存储单元要放在芯片内部实现，从而可以降低功耗。行变换后小波系数是顺序产生的，并且对于m/n拍小波(这里，m为低通滤波器阶数，n为高通滤波器阶数)，在每一行的开始，对于第1到第m个输入，将产生2个输出，以后每增加2个输入，将产生2个输出，列变换也是如此。为了节省等待时间，使变换能够流水线地进行，考虑使用m+2个寄存器。对于M×N的输入图像，需要(m+2)×M大小的寄存器。这里，选择使用DPRAM。经过寄存器的存储，将串行的输入变成并行的输出，在对m个存储器执行读操作时，对剩下的2个存储器进行写操作。始终保持有2个需要更新的存储器在读其余m个存储器时进行写操作，使得行变换和列变换能够流水线的进行。
2)写控制与前端扩展
在本发明中，采用了控制寄存器写的方式进行列的前端扩展。有别于以往的先对数据进行寄存然后进行扩展的方式，用写控制的方式进行前端扩展，节省了存储空间，并且提高了变换的速度。对于m/n小波，需要进行
Figure A0311460000061
个数据的前端扩展，在本发明中，通过控制将行变换后产生的第一行数据写入第
Figure A0311460000062
个存储器中，第二行数据同时写入第 和第 个寄存器，直至将第
Figure A0311460000065
个数据写入第l和第2
Figure A0311460000066
个寄存器，完成了数据的前端扩展。
Figure A0311460000067
个后的数据依次循环写入寄存器中。写完m个寄存器后，发出读使能信号，将开始读取前m行的数据，同时，进行m+1和m+2行的写操作。
3)读控制与后端扩展
在读出数据时，由于对于m/n小波的列变换，一次输入m个数据，可以得到2个输出，因此控制一次读出m个寄存器中的数据，并对其进行列变换。数据的后端扩展采用控制寄存器读的方式来完成。对于m/n拍小波，需要进行个数据的后端扩展。当判断读到行的最后一个数据时，依次循环读出m-1，m-3，…m-1-2 个数据，并关于行的最后一个数据对称补齐，此时，完成了行数据的后端扩展。
按照本发明的技术方案，发明人给出了以下的实施例，但本发明不限于该
实施例。
在本实施例中使用的是Daubechies 9/7双正交小波。
参见图1，图1给出了Daubechies 9/7小波的一维提升算法实现示意图。二维的小波变换是通过在图像的行和列方向分别进行一维提升变换得到的。行变换后的数据需要进行扩展和存储。由图1中可以看到，在每一行变换的起始，每输入9个点，可以得到2个点的输出，在图中，当输入R1到R9时，可以得到输出S1，S2。之后每输入2个点，可以得到2个点的输出，即由输入R3到R11，可以得到输出S3，S4，由输入R5到R13，可以得到输出S5，S6。
图2给出了在提升算法实现时的存储器控制示意图。在这里，考虑到读操作和写操作的并行型，采用了11个寄存器，每次对9个寄存器进行读操作，得到9点输入，对剩下的2个寄存器进行写操作。
图3给出了本发明实施例的写控制及前端扩展示意图，给出了11个寄存器的写使能信号。对于Daubechies 9/7小波，需要进行4个点的前端扩展，由图中可以看到，通过控制寄存器的写入，很方便的完成了扩展，如b，c，d，e所示。其中每个寄存器的写使能期宽度为图像行宽。
图4给出了本发明实施例的读控制及后端扩展示意图，给出了11个寄存器的读使能信号。对于Daubechies 9/7小波，需要进行3个点的后端扩展。由图中可以看到，通过控制寄存器的读出，如i，j所示，并且对于行的最后一个数据对称补齐，完成了后端扩展。

Claims (1)

1.一种用于提升小波快速算法VLSI实现的存储器控制方法，其特征在于，包括存储器选择、写控制与前端扩展、读控制与后端扩展三部分，并按照以下步骤实现：
1)存储器的选择
对于m/n拍小波(m为低通滤波器阶数，n为高通滤波器阶数)，M×N的输入图像，使用(m+2)×M大小的DPRAM作为寄存器，将串行的输入变成并行的输出，在对m个存储器进行读操作时，同时对剩下的2个存储器进行写操作，始终保持有2个需要更新的存储器在读其余m个存储器时进行写操作，使小波行变换和列变换能够流水线的进行；
2)写控制与前端扩展
采用控制寄存器写的方式进行列的前端扩展，对于m/n小波，需要进行
Figure A0311460000021
个数据的前端扩展，通过控制将行变换后产生的第一行数据写入第
Figure A0311460000022
个存储器中，第二行数据同时写入第
Figure A0311460000023
和第
Figure A0311460000024
个寄存器，直至将第
Figure A0311460000025
个数据写入第1和第2
Figure A0311460000026
个寄存器，完成了数据的前端扩展；
Figure A0311460000027
个后的数据依次循环写入寄存器中，写完m个寄存器后，发出读使能信号，将开始读取前m行的数据，同时，进行m+l和m+2行的写操作；
3)读控制与后端扩展
对于m/n小波的列变换，在读出数据时，控制一次读出m个寄存器中的数据，并对其进行列变换；数据的后端扩展采用控制寄存器读的方式来完成，需要进行 个数据的后端扩展，当判断读到行的最后一个数据时，依次循环读出m-1，m-3，…m-1-2 个数据，并根据行的最后一个数据进行对称补齐，完成了行数据的后端扩展。
CNB031146007A 2003-04-07 2003-04-07 用于vlsi实现提升小波快速算法的存储器控制方法 Expired - Fee Related CN1187688C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031146007A CN1187688C (zh) 2003-04-07 2003-04-07 用于vlsi实现提升小波快速算法的存储器控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031146007A CN1187688C (zh) 2003-04-07 2003-04-07 用于vlsi实现提升小波快速算法的存储器控制方法

Publications (2)

Publication Number Publication Date
CN1448848A true CN1448848A (zh) 2003-10-15
CN1187688C CN1187688C (zh) 2005-02-02

Family

ID=28684126

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031146007A Expired - Fee Related CN1187688C (zh) 2003-04-07 2003-04-07 用于vlsi实现提升小波快速算法的存储器控制方法

Country Status (1)

Country Link
CN (1) CN1187688C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295653C (zh) * 2004-07-22 2007-01-17 华中科技大学 一种实现直接二维离散小波变换的电路
CN102300092A (zh) * 2011-08-25 2011-12-28 北京航空航天大学 一种基于提升格式的9/7小波逆变换的图像解压缩方法
CN102970545A (zh) * 2012-12-11 2013-03-13 东南大学 一种基于二维离散小波变换算法的静态图像压缩方法
CN104301740A (zh) * 2014-10-27 2015-01-21 北京航天自动控制研究所 一种红外图像9/7小波变换硬件加速电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295653C (zh) * 2004-07-22 2007-01-17 华中科技大学 一种实现直接二维离散小波变换的电路
CN102300092A (zh) * 2011-08-25 2011-12-28 北京航空航天大学 一种基于提升格式的9/7小波逆变换的图像解压缩方法
CN102300092B (zh) * 2011-08-25 2013-04-24 北京航空航天大学 一种基于提升格式的9/7小波逆变换的图像解压缩方法
CN102970545A (zh) * 2012-12-11 2013-03-13 东南大学 一种基于二维离散小波变换算法的静态图像压缩方法
CN104301740A (zh) * 2014-10-27 2015-01-21 北京航天自动控制研究所 一种红外图像9/7小波变换硬件加速电路
CN104301740B (zh) * 2014-10-27 2017-09-29 北京航天自动控制研究所 一种红外图像9/7小波变换硬件加速电路

Also Published As

Publication number Publication date
CN1187688C (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
CN102460503B (zh) 显示源图像的变形版本的设备和方法
JP3278693B2 (ja) 表示装置及びその動作方法
CN100576881C (zh) 一种基于多相滤波技术的自适应视频图像缩放引擎
CN101866476B (zh) 生成和解析图形处理流水线内的像素值
CN101599167B (zh) 存储器的存取方法
Li et al. High throughput hardware architecture for accurate semi-global matching
JP4525704B2 (ja) 符号化装置および方法、記録媒体、並びにプログラム。
CN1187688C (zh) 用于vlsi实现提升小波快速算法的存储器控制方法
US8204331B2 (en) Information processing apparatus and method to reduce delay in image decoding
Tewari et al. High-speed & memory efficient 2-d dwt on xilinx spartan3a dsp using scalable polyphase structure with da for jpeg2000 standard
CN100465994C (zh) 按比例缩小数字矩阵图像的方法及装置
CN1717049A (zh) 基于行的小波变换的vlsi结构
US20080285872A1 (en) Information processing device and method
Zhang et al. An efficient accelerator based on lightweight deformable 3D-CNN for video super-resolution
CN102572436A (zh) 一种基于cuda实现的帧内压缩方法
CN102751963B (zh) 基于乘累加器环的可配置离散小波变换电路及其实现方法
CN104053011B (zh) 应用于jpeg2000解码器中的二维离散小波逆变换器
Li et al. Reducing dram image data access energy consumption in video processing
CN1448871A (zh) 内在并行的二维离散小波变换的vlsi结构设计方法
CN115511709A (zh) 一种自适应的超分辨率图像采样系统
CN1625757A (zh) 计算机图像中的无级三维纹理映射
CN1215553C (zh) 一种内在并行的二维离散小波变换的vlsi结构的设计方法
Safinaz et al. VLSI realization of Lanczos interpolation for a generic video scaling algorithm
US6573902B1 (en) Apparatus and method for cache memory connection of texture mapping
Hsia et al. Memory-efficient architecture of 2-D lifting-based discrete wavelet transform

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20120407