CN1409090A - 数字计量仪的信号处理电路 - Google Patents

Abstract

本发明提供能够以简单的方法提高数字滤波器中的噪声截止效果的数字计量仪的信号处理电路。数字滤波器26由把A/D变换单元6的输出数据进行积和运算处理的积和运算单元26a，把其输出数据进行平均的平均化装置26c，设置在它们之间的数据选择装置26b构成，通过数据选择装置26b中的选择，把积和运算装置26a的输出数据至少每隔一个输入到平均化装置26c。即，通过沿着数据序列至少跳过一个取入到平均化装置26c，使得减小取样频率，减少与其成比例关系的数字滤波器26的截止频率。

Description

数字计量仪的信号处理电路

技术领域

本发明涉及例如在数字测力传感器等的数字计量仪中使用的信号处理电路，更详细地讲，涉及减小数字滤波器中的截止频率谋求低噪声化的数字计量仪的信号处理电路。

背景技术

图14作为数字计量仪，例如示出在特开平1-250028号公报中示出的数字测力传感器1。在作为载荷检测单元的应变发生体40(示出在图15中)上，通过将螺钉41b拧入形成于应变发生体40上的螺钉孔41b中安装信号处理电路基板16。在应变发生体40的中央部分的小直径部分40c的周面上安装着4个应变计(图示中是2个，在背面还有2个)。这些4个应变计42相互电连接构成电桥电路2。如果在应变发生体40的2个端面的承载面40a、40b上作用载荷，则小直径部分40c畸变，用应变计42检测该畸变，从电桥电路2输出对应于畸变大小的电压。

图16示出以往的数字测力传感器中的信号处理电路的框图的一例。

电桥电路2的输出侧连接前置放大器3的输入侧，前置放大器3的输出侧连接低通滤波器5的输入侧，低通滤波器5的输出侧连接A/D变换单元6的输入侧。A/D变换单元6的输出侧连接数字滤波器24的输入侧，数字滤波器24的输出侧连接CPU7。在CPU7中，从时钟信号发生器13提供例如4.19MHz的时钟信号。另外，CPU7与温度传感器10的输出侧连接，输入温度传感器10的检测信号。进而，CPU7与显示单元9连接，由CPU7进行了各种运算处理的值输出到显示单元9。

在电桥电路2以及A/D变换单元6上连接测力传感器电压施加电路8b，在电桥电路2上供给电压的同时，在A/D变换单元6上供给基准电压。

图17是示出A/D变换单元6的详细结构的框图。在最前级配置差分放大器21，在其正极输入端子上输入来自低通滤波器5的模拟信号。在负极输入端子上从1比特A/D变换器25输入例如3.8V或者0V的电压。在差分放大器21的输出侧连接积分器22。积分器22的输出侧连接比较器23的正极输入端子，在比较器23的负极输入端子上从测力传感器电压施加电路8b供给基准电压。比较器23的输出侧连接数字滤波器24的输入侧。另外，比较器23的输出信号经过1比特A/D变换器25反馈到差分放大器21的负极输入端子。

下面，说明数字测力传感器1的作用。

作为数字测力传感器1的电源，例如使用6V的电池，从该电池通过调节器形成3V和5V两种电压。其中，3V用作为CPU7的电源电压。5V供给到测力传感器电压施加电路8b，加入到电桥电路2上的同时，还作为基准电压供给到A/D变换单元6。

通过在上述应变发生体40上加入载荷引起畸变，破坏电桥电路2的平衡，与其畸变量成比例的电压输出到前置放大器3。该模拟信号由前置放大器3放大，进而通过低通滤波器5去除高频成分，输入到A/D变换单元6。

接着，参照图17以及图18说明A/D变换单元6中的作用。图17示出例如δ·σ调制方式的A/D变换器的结构，该变换器由A/D变换单元6和数字滤波器24构成。A/D变换单元6接收模拟信号的输入，以非常高的速率输出1比特的数字数据，数字滤波器24接收其1比特的数字数据输出低速率的极高分辨率(例如16比特)的数字数据。

在差分放大器21的正极输入端子输入来自模拟低通滤波器5的模拟信号，从其模拟输入电压减去在负极输入端子上从1比特A/D变换器25输入的+3.8V或者0V。其结果产生的输出电压V1成为积分器22的输入。积分器22作用为模拟储能器，V1的输入电压加入到1个时钟周期前的V2上成为新的输出电压V2。该V2输入到比较器23的正极输入端子，与从测力传感器电压施加电路8b供给到负极输入端子的基准电压进行比较。如果是基准电压以上则把1比特数字信号「1」输出到数字滤波器24以及1比特A/D变换器25，1比特A/D变换器25输出V3＝+3.8V。如果比基准电压小，则把1比特数据「0」输出到数字滤波器24以及1比特A/D变换器25，1比特A/D变换器25输出V3＝0V。这些动作在各个时钟周期中进行1次。

如果参照图18使用具体的数据说明以上的动作，则首先，V1，V2，V3全部初始设定为0，而且，模拟输入电压假定例如为0.6V。在时钟周期1中，V1，V2是0.6V，根据在比较器23中进行的与基准电压(例如3.8V)的比较结果，V2(＝0.6V)比基准电压小，输出1比特数据「0」，V3成为0V。在其次的时钟周期2中，在差分放大器21中，运算(正极输入端子的输入0.6V-负极输入端子的输入0V)，输出V1＝0.6V。在积分器22中，在该V1＝0.6V中加入前一个时钟周期的V2＝0.6V，输出新的V2＝1.2V。该V2＝1.2V与时钟周期1的情况相同，在比较器23中与基准电压进行比较，由于比基准电压(3.8V)小，因此1比特数据「0」输出到数字滤波器24，1比特A/D变换器25的输出V3成为0V，反馈到差分放大器21的负极输入端子。在每一个时钟周期反复进行相同的动作。

在时钟周期7中，在比较器23的V2与基准电压的比较中，由于V2＝4.2V≥基准电压(3.8V)，因此1比特数据「1」输出到数字滤波器24，1比特A/D变换器25的输出V3成为3.8V，反馈到差分放大器21的负极输入端子。

在时钟周期2和时钟周期21中由于所有的V1，V2，V3相同，因此如果向差分放大器21的模拟输入(0.6V)不变化，则反复从时钟周期2到20的周期。该期间的V3的平均值{(3.8×3)/19}＝0.6成为模拟输入值0.6V。

以上从A/D变换单元6输出的1比特的数据序列输入到数字滤波器24。

其次，参照图19说明数字滤波器24中的作用。

图19示出例如FIR型数字滤波器的结构，该数字滤波器由延时元件(延迟存储器)27，滤波系数a1～aN的乘法器29以及加法器28构成。最新的数据从图的最左侧输入，由最左侧的乘法器29乘上滤波系数a1传送到加法器28，而且，在一次的处理以后，输入的数据传送到延迟元件27，在这里保持延迟，并且向右侧的下一个位置移动，由对应于该位置的乘法器29乘上滤波系数a2后传送到加法器28。而且，重新把最新的数据输入到最左侧的位置。被输入的数据进行了一次处理以后向右侧的位置移动，在各个数据中分别乘上对应的滤波系数，把其结果在加法器28进行相加运算，成为数字滤波器24的输出(例如16比特)。虽然由滤波系数的个数或者取为什么值决定各种滤波器的特性，但在δ·σ方式的A/D变换器中，作为低通滤波器使用数字滤波器24。即，通过上述积和运算处理去除原信号(模拟信号)中包含的高频成分获得噪声截止的效果。

而且，数字滤波器24的输出送到CPU7，进行温度补偿等各种补偿，然后输出到显示单元9进行数字显示。

来自电桥电路2的模拟输出是微弱的，由此易于受到噪声的影响。在上述的以往例中，用模拟低通滤波器5或者数字低通滤波器24消除高频成分，但是在重量的计量中使用的测力传感器那样的情况下由于进行静载荷的检测，因此把来自电桥电路2的模拟输出成为恒定的即直流时的值检测为被计量物的载荷。从而，不仅是高频噪声，而且即使是非常低的频率的噪声也混入进去，因此不能够得到精度良好的稳定的值。

发明内容

因此，本发明的课题是提供谋求提高数字滤波器中的噪声截止效果的数字计量仪的信号处理电路。

为了解决以上的课题，本发明中，数字滤波器由接收A/D变换单元的输出信号进行积和运算处理的积和运算装置，把其输出数据进行平均的平均化装置，设置在这些积和运算装置和平均化装置之间的数据选择装置构成。而且，通过数据选择装置中的选择，把积和运算装置的输出数据至少每隔一个输入到平均化装置。即，通过沿着数据序列之间至少跨越一个以上取入到平均化装置，减小取样频率，减小与其成比例关系的数字滤波器的截止频率。由此，通过跳跃地选择性地取入要取入到平均化装置的数据序列这样的简单操作，能够确实地减小取样频率，由此截止频率也减小，可以提高噪声截止效果。

附图说明

图1是示出本发明的实施形态的数字计量仪的信号处理电路结构的框图。

图2是图1的主要部分的框图。

图3是图1中的各部分的输入输出波形图，A示出加入到电桥电路2的施加电压，B示出前置放大器3的输出波形，C示出开关电路17的输出波形，D示出取样保持电路4的输出波形，E示出低通滤波器5的输出波形。

图4示出模拟输出信号随时间变化的曲线图。

图5是把图4的模拟信号量化了的曲线图。

图6是把图5的量化数据顺序地各取2个的移动平均的曲线图。

图7是把图5的量化数据每隔一个各取2个的平均移动的曲线图。

图8是在图4的模拟信号中的恒定值部分上混入了噪声的曲线图。

图9是把图8的噪声混入部分量化了的曲线图。

图10是用于说明减小本发明的数字滤波器的取样频率的作用的模式图，A示出没有在数据序列间进行跳跃而取入全部数据序列的情况，B是每隔一个取入数据的情况。

图11是对于C-MOS晶体管和双极型晶体管，分别示出取入信号的频率与噪声电平的关系的曲线图。

图12是示出C-MOS晶体管中的源极与漏极之间的面积与噪声电平的关系的曲线图。

图13是在硅衬底上制做的C-MOS电路的平面图。

图14是数字测力传感器的侧面图。

图15是安装了应变计的应变发生体的侧面图。

图16是示出以往的数字测力传感器的信号处理电路结构的框图。

图17是图16中的主要部分的框图。

图18是用于说明δ·σ方式A/D变换器的作用的表，示出图2以及图16中的差分放大器21的输出V1、积分器22的输出V2、1比特A/D变换器25的输出V3的每一个在各时钟周期的值的一例。

图19是示出数字滤波器的结构的框图。

具体实施方式

以下，参照附图说明本发明的实施形态。

在本实施形态中，说明作为数字计量仪，在与以往相同的图14所示的数字测力传感器中适用了本发明的情况。图1是示出其信号处理电路结构的框图，图2是其主要部分的框图。在与以往相同的结构部分上标注相同的符号并且省略其详细的说明。

电桥电路2的输出侧连接前置放大器(放大器)3的输入侧，前置放大器3的输出侧连接开关电路17的输入侧，开关电路17的输出侧连接取样·保持电路4的输入侧，取样·保持电路4的输出侧连接低通滤波器5的输入侧，低通滤波器5的输出侧连接A/D变换单元6的输入侧。

A/D变换单元6如图2所示那样是与以往相同的结构，由把低通滤波器5的输出与1比特A/D变换器25的输出V3进行比较并且放大其差的差分放大器21，把差分放大器21的输出V1加入到一个周期前的输出值V2上作为新的V2输出的积分器22，把积分器22的输出V2与基准电压进行比较，根据其比较结果，输出「0」或者「1」的1比特信号的比较器23，接收比较器23的1比特信号根据「0」或者「1」把0V或者3.8V的模拟电压反馈到差分放大器21的1比特A/D变换器25构成。

在A/D变换单元6的输出侧即比较器23的输出侧连接数字滤波器26。数字滤波器26由接收A/D变换单元6的输出信号进行积和运算处理的上述图19所示结构的积和运算单元26a，取其输出的平均的平均化装置26c，设置在这些积和运算装置26a和平均化装置26c之间的数据选择装置26b构成。

数字滤波器26的平均化装置26c连接CPU7，平均化装置26c的输出在CPU7中进行温度补偿等各种补偿，然后传送到显示单元9进行数字显示。在CPU7中从时钟信号发生器13提供例如4.19MHz的时钟信号。

在电桥电路2上，连接向其供给电压的测力传感器电压施加电路8b，在该测力传感器电压施加电路8b的输入侧连接逻辑电路8a的输出侧。进而在逻辑电路8a的输入侧连接例如500Hz的时钟信号发生器12。

另外，测力传感器电压施加电路8b的输出侧经过取样·保持电路8c，低通滤波器8d，还连接A/D变换单元6。由此，从测力传感器电压施加电路8b向A/D变换单元6提供基准电压。

其次，说明本实施形态的数字测力传感器的作用。

作为数字测力传感器的电源，例如使用6V的电池，从该电池用调节器形成3V和5V两种电源电压。其中，3V用作为CPU7的电源电压。5V供给到测力传感器电压施加电路8b，在这里进而形成例如3.8V的电压。在电桥电路2中，如特开昭62-266469号公报示出的那样，断续地施加电压。即，测力传感器电压施加电路8b是开关电路，由逻辑电路8a获取定时，以例如500Hz的频率，像图3A所示那样以正负双极性的脉冲形状向电桥电路2施加3.8V的电压。图3A中T表示1个周期，1/T＝500Hz。

通过在上述的应变发生体40上加入载荷，破坏电桥电路2的平衡，向前置放大器3输出与该载荷成比例的电压。该模拟输出信号与加入到电桥电路2的电压相同，以500Hz的频率脉冲形地输出，由前置放大器3放大。图3B示出其前置放大器3的输出信号。前置放大器3的输出信号输入到开关电路17。在开关电路17中变换为如图3C所示那样具有相同极性的脉冲序列。开关电路17的输出信号输入到取样·保持电路4。在取样·保持电路4中把脉冲形信号的输出电平保持到下一个脉冲的上升沿，如图3D所示那样成为连续的信号。接着，该连续的模拟信号由低通滤波器5平滑(图3E)，输入到A/D变换单元6。来自测力传感器电压施加电路8b的3.8V的断续电压还加入到取样保持电路8c，与上述数取样保持电路4中的作用相同，生成连续的模拟信号，由低通滤波器8d平滑，作为基准电压供给到A/D变换单元6。由此，即使在测力传感器电压施加电路8b中所形成的电压发生变动，在A/D变换单元6中，根据从电桥电路2一侧输入的信号和经过取样·保持电路8c以及低通滤波器8d输入的信号，能够消除变动部分，把电压变动的影响相互抵消。

在A/D变换单元6中，与以往相同，从配置在最末级的比较器23以预定的时钟周期输出1比特的数字信号。而且，取入到数字滤波器26的积和运算装置26a进行积和运算处理，输出例如16比特的数据。而且，输出的16比特的数据由平均化装置26c运算各16个数据的平均。这时，不是把从积和运算装置26a输出的全部数据序列都输入到平均化装置26c中，而是通过数据选择装置(该装置是接收来自CPU7的控制信号进行动作的开关电路)26b，至少每隔一个输入到平均化装置26c。即，不是全部顺序地把从积和运算装置26a输出的数据都传送到平均化装置26c，而是例如输入了1个以后跳过下一个数据输入第2个后面的数据。或者跨越的数据数目不限定于1个，也可以是2个，3个，4个，……那样地跳跃地输入数据序列。而且，在平均化装置26c中，仅使用这些取入的数据进行平均。通过在取入数据序列之间进行跳跃，在平均化装置26c中加大取入数据的取样周期，即减小取样频率，减小与此成比例关系的截止频率。例如，如果每隔1个取入数据，则截止频率成为1/2，每隔2个取入数据则截止频率成为1/3，每隔3个取入数据则截止频率成为1/4那样顺序地减小。从而，在应变发生体上作用恒定的静载荷，电桥电路2的模拟输出信号应该是恒定(直流)的状态下混入了躁声时，由于能够去除更低的频率成分，因此能够提高作为数字滤波器26的低通滤波器的性能。

其次，在平均化装置26c中，例如使用下述例子，即运算处理各2个数据的移动平均的例子说明上述的作用。

图4是示出模拟信号的输出随时间变化的曲线图。图5是把图4所示的模拟信号量化了的曲线图。图6是把图5所示的量化了的数据不是跳跃地而是顺序地输入到平均化装置26c，第1个数据和第2个数据，第2个数据和第3个数据，……那样地进行各2个数据的移动平均运算的曲线图。图7是每隔一个地把图5所示的量化数据输入到平均化装置26c，第1个数据和第3个数据，第3个数据和第5个数据，……那样地每隔一个进行2个数据的移动平均运算时的曲线图。取每隔一个的移动平均时的取样周期2t成为对于所有的数据顺序取移动平均时的取样周期t的2倍。

在顺序连续地取各2个数据的移动平均时，如图10A所示，从积和运算装置26a以周期t输出数据，例如如果第1个数据输入到平均化装置26c，则在该t秒以后输入第2个数据，运算第1个和第2个数据的平均。在本实施形态中，如图10B所示，输入第1个数据后，不输入第2个数据，而是接着输入第3个数据。从而，在平均化装置26c中取入数据的取样周期成为2t，成为图10A所示的以往的2倍，由此取样频率减小为1/2。从而，在平均化装置26c中与取样频率成比例关系的截止频率也减少为1/2。

通过参照图8以及图9也能够理解这一点。图8示出在图4的模拟信号的恒定值部分中混入了噪声的状态，图9是把其部分量化了的曲线。在图9的量化数据中，与取顺序邻接的2个数据的移动平均相比较，沿着数据序列跳跃，取例如第8个数据与第15个数据的平均能够使模拟信号的变动部分更平滑。

如以上那样，通过对输入到数字滤波器26中的平均化装置26c的数据进行选择这样的简单方法能够减小截止频率，能够提高噪声截止效果。从而，能够进行可靠性高的计量。

另外，在本实施形态中为了降低电桥电路2中的功耗，例如以500Hz的频率断续地加入电压。进而，作为构成前置放大器(运算放大器)3的晶体管，使用比双极型晶体管功耗低的C-MOS晶体管。

图11是对于C-MOS晶体管和双极型晶体管分别示出动作频率与发生的噪声电平的关系曲线。依据该曲线，以500Hz进行动作的C-MOS晶体管与以相同的频率进行动作的双极型晶体管相比较所发生的噪声电平加大。另外，在某个频率以上时C-MOS晶体管与双极型晶体管的噪声电平成为几乎相同的电平，但是在该频率下的使用其动作将不稳定。

因此，在本实施形态中，通过加大C-MOS晶体管中的源极与漏极之间的面积，使得降低所发生的噪声。图13示出例如在n型硅衬底31上形成的C-MOS电路的平面图。由pMOS37和nMOS38构成C-MOS电路，其中，pMOS37是在n型硅衬底31上通过扩散p型杂质形成源极34和漏极35，nMOS38是在n型硅衬底31扩散了p型杂质形成了p沟道36以后，在该p沟道36上扩散n型杂质形成源极34和漏极35。pMOS37和nMOS38通过铝布线32连接。另外，栅极电极在硅衬底31上层叠氧化硅以及在其上面层叠多晶硅33形成。

如图12所示，在C-MOS晶体管中，其源极和漏极之间的面积与噪声电平的关系是反比，在本实施形态中，与标准尺寸的C-MOS晶体管相比较，把图13中用符号S表示的源极34和漏极35之间的平面观看的面积做成大约400倍的大小。由此，即使以500Hz进行动作也能够使噪声电平成为与使用了双极型晶体管时几乎相同的电平，可以得到低功耗和低噪声这两种效果。

以上说明了本发明的实施形态，当然本发明并不限定于此，根据本发明的技术思想能够进行种种变形。

不限定于数字测力传感器，例如在数字温度计或者数字电压计等其它数字计量仪的处理电路中也能够适用本发明。特别是，在计测直流微电压的数字计量仪中很有效。

另外，在以上的实施形态中，向电桥电路2例如以500Hz的频率断续地加入电压，而加入连续电压的情况下，也可以得到减小数字滤波器26中的截止频率的效果。另外，即使不是用C-MOS晶体管而是用双极型晶体管构成前置放大器3也能够得到同样的效果。

另外，在上述实施形态中使用了δ·σ调制方式的A/D变换器，当然并不限定于此，也可以使用二重积分型或者逐次比较型的A/D变换器。

如以上所叙述的那样，如果依据本发明，则通过选择取入到数字滤波器中的平均化装置的数据序列，至少每隔一个取入这样的简单操作，能够减小取样频率，由此能够减小数字滤波器的截止频率。由此，即使在检测稳定的直流电压的状态下，也能够去除更低的频率成分，能够得到精度良好的稳定的检测输出。

Claims (4)

1.一种数字计量仪的信号处理电路，该数字计量仪的信号处理电路具有把模拟信号变换为数字信号的A/D变换单元，取入由该A/D变换单元形成的数字数据，去除包含在上述模拟信号中的噪声成分的数字滤波器，其特征在于：

上述数字滤波器由把上述A/D变换单元的输出数据进行积和运算处理的积和运算装置，对该积和运算装置的输出数据进行平均的平均化装置以及设置在这些积和运算装置与平均化装置之间的数据选择装置构成，

上述数据选择装置把上述积和运算装置的输出数据至少每隔一个输入到上述平均化装置，在该平均化装置中减小取入上述积和运算装置的输出数据的取样频率，减小上述数字滤波器中的截止频率。

2.如权利要求1中记述的数字计量仪的信号处理电路，其特征在于：

上述数字计量仪是检测载荷并且进行数字显示的数字测力传感器，把从安装在应变发生体上的电桥电路输出的模拟信号用上述A/D变换单元变换为数字信号。

3.如权利要求2中记述的数字计量仪的信号处理电路，其特征在于：

在上述电桥电路中施加周期脉冲形电压。

4.如权利要求3中记述的数字计量仪的信号处理电路，其特征在于：

设置对上述电桥电路的模拟输出信号进行放大的放大器，用C-MOS晶体管构成该放大器，加大应降低在该C-MOS晶体管中发生的噪声的源极与漏极之间的面积。

Images