CN1403923A - 维持动态随机存取存储器的存储数据的方法及相关装置 - Google Patents
维持动态随机存取存储器的存储数据的方法及相关装置 Download PDFInfo
- Publication number
- CN1403923A CN1403923A CN02148038A CN02148038A CN1403923A CN 1403923 A CN1403923 A CN 1403923A CN 02148038 A CN02148038 A CN 02148038A CN 02148038 A CN02148038 A CN 02148038A CN 1403923 A CN1403923 A CN 1403923A
- Authority
- CN
- China
- Prior art keywords
- computer system
- dynamic ram
- data
- memory
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种计算机系统及其的数据存储方法,在开机时将动态随机存取存储器划分为第一存储区域与第二存储区域,使用一数据转换电路将一硬盘存取指令转换为相对应的存储器存取指令,以存取所述第二存储区域,以及当所述计算机系统执行一暂存至硬盘模式而关闭其电源供应时,使用一电池装置来提供所述第二存储区域进行自我刷新所需的操作电压。此外,所述第一存储区域用来作为所述计算机系统的操作系统所能使用的存储器容量,而所述第二存储区域是用来取代一硬盘以存储非易失性数据。
Description
技术领域
本发明提供一种维持动态随机存取存储器的存储数据的方法及相关装置,尤指一种当一计算机系统执行一暂存至硬盘模式后,利用一电池装置来不断地自我刷新一动态随机存取存储器。
背景说明
在信息产业发达的今日社会,高速处理大量数据的微处理机系统早已深入一般人的日常生活。最为人熟悉的微处理机系统就是一般的计算机系统了。利用计算机系统,人们可以快速地交换及处理丰富多样的图文数据数据,同时提高工作与生活的效率与乐趣。近年来,计算机系统的处理速度随着中央处理器的发展而日益增加,目前中央处理器的运算速度已进入千兆赫(gigahertz,GHz)的阶段,因此中央处理器每秒所能处理的指令也大幅增加,然而,所述计算机系统是由多个元件构成,而每一元件的数据处理速度皆不相同,所以数据处理速度较慢的元件则会拖累整体计算机系统的执行效率。
请参考图1,图1为现有技术的第一种计算机系统10的功能方块示意图。计算机系统10包含一中央处理器(central process unit,CPU)12,一北桥(north bridge,NB)电路14,一南桥(south bridge,SB)电路16,一存储器18,一硬盘(hard disk drive)20,一图形加速卡22,一显示装置24以及一输入装置26。中央处理器12用来综合控制计算机系统10中各种电路以达成计算机系统10的整体功能,北桥电路14电连接于中央处理器12,用来处理中央处理器12与存储器18(例如随机存取存储器)以及图形加速卡22之间的数据交换,而显示装置16(例如监视器)电连接于图形加速卡14,用来提供计算机系统10的视频图像输出。南桥电路16电连接于北桥电路14,藉着经过北桥电路14的电连途径而与中央处理器12进行数据交换,例如南桥电路30负责中央处理器12与输入装置26以及硬盘20间的数据交换。输入装置26可以包括有键盘、鼠标等的输入设备。由于存储器18属于易失性(volatile)的存储媒体(storage medium),而硬盘20则属于非易失性(non-volatile)的存储媒体,所以当计算机系统10开机时,存储器18所存储的数据会由于电源供应中断而遗失,但是硬盘20所存储的数据则不受电源供应中断的影响,因此,用户数据主要记录于硬盘20中以避免遗失。计算机系统10对于数据处理的运作简述如下,中央处理器12产生一数据读取的指令给硬盘20,而硬盘20的数据则经由南桥电路16传输至北桥电路14,然后北桥电路14再将硬盘20的数据写入存储器18存储,此时中央处理器12便可经由北桥电路14至存储器18读取硬盘20的数据,并暂存于中央处理器12的快取存储器(未显示)以便进行运算。当计算机系统10预备关机时,存储器18中所存储的数据则回存硬盘20以避免遗失,然而,存储器18的存取速度一般而言是快于硬盘20的存取速度,举例来说,存储器18,例如动态随机存取存储器(DRAM)的存取速度是以十亿分之一秒(nanosecond,ns)来计算,而硬盘20的存取速度则以毫秒(millisecond,ms)来计算,所以,硬盘20是属于数据处理速度较慢的外围设备之一,而计算机系统10的执行效率实际上便会受硬盘20影响而减慢,此外,硬盘20每秒所能传输的最大数据量亦小于存储器18每秒所能传输的数据量,因此,如何善加利用存储器18存取时间短及数据传输量大的特性来提高整体系统效率已成为重要课题。
请参阅图2,图2为现有技术的第二种计算机系统30的功能方块示意图。计算机系统30包含一中央处理器32,一北桥电路34,一南桥电路36,一存储器38,一硬盘40,一图形加速卡42,一显示装置44,以及一输入装置46。计算机系统30中,各元件的功能如上所述,因此不再重复赘述。存储器38包含一系统区域48以及一存储器磁盘(RAM driver)区域50,其中系统区域48用于提供一操作系统(operating system,OS),而存储器磁盘区域50用来暂时取代硬盘40的功能,存储器磁盘区域50于存储器38中的存储位置范围及容量会于开机程序中向所述操作系统宣告,然后所述操作系统便会常驻一管理程序52于系统区域48中,而所述管理程序52用来管理存储器磁盘区域50的数据存取。当中央处理器32要存取硬盘40时,管理程序52先拦截对应于所述硬盘40存取的中断向量(interrupt vector),并同时将原先存取硬盘40的信号格式转换为存取存储器38的信号格式,以及将硬盘40存储格式数据转换为存储器38存储格式数据,然后将原先预定存储于硬盘40的数据暂时地记录于存储器38的存储器磁盘区域50中。由于存储器38存取速度快于硬盘40,因此中央处理器32通过常驻于存储器38的管理程序52而可以由存储器磁盘区域50直接读取数据以进行运算,并将结果迅速地存储于存储器磁盘区域50中而非硬盘40。计算机系统30是利用软件(管理程序52)的方式来控制硬盘40与存储器38之间的转换,不需进行硬件上相关电路的修改,然而,计算机系统30仍必须设置有硬盘40,理由是存储器38是易失性存储装置,因此当计算机系统30关机之后,存储器38便会由于电源供应中断而遗失存储的所有数据,此时,计算机系统30在关机前,必须先将存储器磁盘区域50所暂存的用户数据回存至硬盘40以避免遗失,所以计算机系统30实际上仍须要设置硬盘40来保存用户数据。
请参阅图3,图3为现有技术的计算机系统的运作示意图,依据现有技术的进阶组态及电源管理接口(advanced configuration and power interface,ACPI)所制订的规格,前述计算机系统10、30的操作状态可大致区分为一关机状态(soft-off mode)53,一工作状态(working mode)54,以及一睡眠状态(sleeping mode)55,当计算机系统10、30处于工作状态54,其内部硬件元件(例如中央处理器12、32)可取得相对应操作电压以执行任何软件程序(例如操作系统或应用程序),然而当计算机系统10、30未执行任何应用程序而处于闲置(idle)状态下时,若计算机系统10、30仍继续提供其内部硬件元件所需的操作电压以维持所述元件的运作,则会造成计算机系统10、30产生无谓的电力消耗,所以对所述硬件元件而言,其使用率于闲置状态中极低,因此依据现有技术的进阶组态及电源管理接口,计算机系统10、30可进入睡眠状态55以调节输入所述硬件元件的电源而节省其电源消耗,一般而言,睡眠状态55又可细分为S1,S2,S3,S4,S5状态,其中对S4状态而言,当计算机系统10、30执行一暂存至硬盘(suspend to disk,STD)操作时,计算机系统10、30必须结束目前正在执行中的程序及常驻程序,并将目前系统组态暂存于硬盘中,然后即进入S4状态,另外,当计算机系统10、30执行一关机程序时,计算机系统10、30亦必须执行一暂存至硬盘操作以将暂存于存储器的数据回存至硬盘中以避免遗失,然而即进入关机状态53(即为S5状态)。若计算机系统10、30因为重新启动而离开关机状态53后,对于前述S4状态而言,由于开机前的系统组态是存储于硬盘中,因此经由读取所述硬盘所存储的系统组态便可使计算机系统10、30快速开机而回复至原先进入S4状态前的系统设定,并进入工作状态54。当计算机系统10、30进入关机状态53时,对于动态随机存取存储器而言,计算机系统10、30不会提供所述动态随机存取存储器所需的操作电压来进行自动刷新(autorefresh)的操作,因此会遗失所述动态随机存取存储器所记录的任何数据,所以才必须于执行关机程序时先将暂存于存储器的数据回存至硬盘中以避免遗失,同样地,对前述S4状态的运作而言,虽然计算机系统10、30的系统组态会存储于硬盘中以便稍后重新启动时可达到快速开机的目的,然而相较于动态随机存取存储器,硬盘的存取速度亦相对地较慢,若于S4状态中,使用动态随机存取存储器来取代硬盘以记录计算机系统10、30的系统组态,虽然动态随机存取存储器的存取速度快,然而由于计算机系统10、30开机时,动态随机存取存储器所记录的数据便会遗失,因此便无法用来取代硬盘之类的非易失性存储装置以达到加速开机的目的。
此外,现有技术的计算机系统亦揭露利用非易失性存储器,例如快闪存储器(flash memory)来作为计算机系统的存储媒体,并利用图2所述的计算机系统30的技术来取代实际硬盘的使用,由于快闪存储器与硬盘均属非易失性的存储媒体,因此当计算机系统关机时,所述快闪存储器本身即可保存存储其中的数据而不再需要硬盘来执行上述数据回存的动作,然而,由于快闪存储器是利用改变临界电压(threshold voltage)的方式来记录二进位数值,因此所述快闪存储器写入数据的时间是远大于一般动态随机存取存储器的写入时间,即是说,快闪存储器的执行速度慢于动态随机存取存储器的执行速度,再者,快闪存储器的制造成本亦大于同容量的动态随机存取存储器,因此出于价格因素的考虑,快闪存储器并不适用于需要大规模数据存取的计算机系统。
发明内容
因此,本发明的主要目的在于提供一种维持动态随机存取存储器的存储数据的方法及相关装置,以解决上述问题。
本发明的一个方面提供一种计算机系统,其包含一处理器(processor),用来控制所述计算机系统的运作,一动态随机存取存储器(dynamic randomaccess memory,DRAM),电连接于所述处理器,用来存储数据,一南桥电路(south bridge chipset),电连接于所述处理器与所述动态随机存取存储器,一电源供应器(power supply),用来产生多个操作电压(operating voltage)以驱动所述计算机系统,以及一电池装置(battery device),用来产生自我刷新(selfrefresh)所述动态随机存取存储器所需的操作电压。所述南桥电路包含一系统控制电路(system controller),用来控制所述南桥电路的运作,一缓冲器(buffr),用来暂存数据,一存储器控制电路(memory controller),用来控制所述动态随机存取存储器的数据存取,一磁盘接口控制电路(integrateddevice electronics controller,IDE controller),用来控制一磁盘接口(integrateddevice electronics,IDE)的数据存取,以及一数据转换电路,电连接于所述存储器控制电路与所述磁盘接口控制电路,用来将所述系统控制电路输入所述磁盘接口控制电路的一硬盘存取指令转换为所述存储器控制电路的一存储器存取指令,且所述存储器控制电路是执行所述存储器存取指令以存取所述缓冲器以及所述动态随机存取存储器。当所述计算机系统执行一符合进阶组态及电源管理接口(ACPI)的一预定电源管理操作而进入一S4状态或一S5状态时,使用所述电池装置不断地自我刷新所述动态随机存取存储器,以维持存储于所述动态随机存取存储器的数据。
本发明的另一个方面提供一种计算机系统的数据存储方法,所述计算机系统包含一处理器,用来控制所述计算机系统的运作,一动态随机存取存储器(DRAM),电连接于所述处理器,用来存储数据,一南桥电路,电连接于所述处理器与所述动态随机存取存储器,用来转换一硬盘存取指令为一存储器存取指令,并执行对应所述硬盘存取指令的存储器存取指令以存取所述动态随机存取存储器,一电源供应器,用来产生多个操作电压以驱动所述计算机系统;以及一电池装置,用来提供自我刷新所述动态随机存取存储器所需的操作电压。所述数据存取方法包含:使用所述电池装置不断自我刷新所述动态随机存取存储器,以维持存储于所述动态随机存取存储器的数据,其中所述计算机系统是执行一符合进阶组态及电源管理接口(ACPI)的预定电源管理操作而进入一S4状态或一S5状态。
附图说明
图1为现有技术的第一种计算机系统的功能方块示意图。
图2为现有技术的第二种计算机系统的功能方块示意图。
图3为现有技术的计算机系统的运作示意图。
图4为本发明计算机系统的功能方块图。
图5为图4所示的计算机系统的运作流程图。
附图中的各个附图标记的含义说明如下:
10、30、60计算机系统
12、32、62中央处理器
14、34、64北桥电路
16、36、66南桥电路
18、38、68存储器 20、40硬盘
22、42图形加速卡 24、44显示装置
26、46输入装置 48系统区域
50存储器磁盘区域 52管理程序
53开机状态 54工作状态
55睡眠状态
70基本输入输出系统 72开关
74电源供应器 76电池装置
78系统控制电路 80缓冲器
82暂存器
84数据转换电路
86存储器控制电路
88磁盘接口控制电路 89、90存储区域
具体实施方式
请参阅图4,图4为本发明的计算机系统60的功能方块图。计算机系统60包含一中央处理器62,一北桥电路64,一南桥电路66,一动态随机存取存储器68,一基本输入输出系统(basic input/output system,BIOS)70,一开关(switch)72,一电源供应器(power supply)74,以及一电池装置(batterydevice)76。中央处理器62是用来控制计算机系统60的整体运作,而北桥电路64是用来控制中央处理器62与动态随机存取存储器68之间的数据传递,南桥电路66是用来控制基本输入输出系统70与中央处理器62之间的数据传递,以及其他周边装置(例如键盘,鼠标等)与中央处理器62之间的数据传递,基本输入输出系统70是用来执行所述计算机系统的开机程序(poweron self test,POST),并于完成所述开机程序后载入一操作系统(operatingsystem,OS),动态随机存取存储器68,例如双倍数据传输速度存储器(doubledata rate memory,DDR memory)则是用来存储数据,电源供应器74电连接于一预定电压(例如110伏特)以将所述预定电压转换为计算机系统60运作所需的不同操作电压(例如硬盘、存储器、中央处理器等等所需的操作电压),而电池装置76是一可充电(rechargeable)电池,用来提供动态随机存取存储器68进行刷新(refresh)所需的操作电压,而开关72用来控制自我刷新动态随机存取存储器68所需的操作电压是否由电池装置76提供。
此外,南桥电路66包含一系统控制电路(system controller)78,一缓冲器(buffer)80,一暂存器(register)82,一数据转换电路84,一存储器控制电路86,一磁盘接口控制电路(IDE controller)88。系统控制电路78是用来控制南桥电路66的运作,磁盘接口控制电路88用来控制一磁盘接口(IDE)的数据存取,数据转换电路84会将系统控制电路78输入磁盘接口控制电路88的一硬盘存取指令转换为存储器控制电路86的一存储器存取指令,而存储器控制电路86执行所述存储器存取指令以存取缓冲器80以及动态随机存取存储器68,举例来说,当中央处理器62欲将一数据存储于一硬盘时,系统控制电路78会产生一硬盘存取指令(例如中断向量INT13),并将所述数据存储于缓冲器80中,然后数据转换电路84将对应所述数据的硬盘存取指令转换为一存储器存取指令,举例来说,所述硬盘存取指令包含将缓冲器80中存储的数据写入一硬盘所需的磁柱(cylinder),磁区(sector),磁头(head)等等硬盘参数,而数据转换电路84则依据所述硬盘存取指令将所述硬盘写入功能转换为一存储器写入功能,以及将数据写入位置与所述数据转换为相对应存储器数据流(memory data stream),然后存储器控制电路86以所述存储器数据流经由北桥电路64而存储于动态随机存取存储器68中的一预定存储器地址(memory address)。
同样地,当中央处理器62欲自所述硬盘读取一数据时,系统控制电路78会产生一硬盘存取指令以读取所述硬盘,而数据转换电路84将所述盘存取指令转换为一存储器存取指令,亦即将对应所述数据的相关硬盘参数(磁柱,磁区,磁头等等)转换为动态随机存取存储器68中的一相对应存储器地址,然后存储器控制电路86经由北桥电路64而自动态随机存取存储器68撷取所述存储器地址的数据,并且存储于缓冲器80中,最后再传送至中央处理器62进行运算处理。由于本实施例是以动态随机存取存储器68来取代现有技术的硬盘的数据存储功能,因此动态随机存取存储器68包含一第一存储区域89以及一第二存储区域90,其中第一存储区域89是用来作为计算机系统60执行操作系统所能使用的存储器容量,而第二存储区域90则是用来作为硬盘以存储非易失性数据。本发明的计算机系统60的操作原理详述如下。
请参阅图5,图5为图4所示的计算机系统60的运作流程图。计算机系统60的运作包含下列步骤:
步骤100:计算机系统60开机(power on);
步骤102:基本输入输出系统70执行一开机程序(POST);
步骤104:基本输入输出系统70划分动态随机存取存储器68为一第一存储区域89以及一第二存储区域90;
步骤106:基本输入输出系统70设定第一存储区域89为操作系统可使用的存储器容量;
步骤108:基本输入输出系统70完成开机程序;
步骤110:启动操作系统;
步骤112:南桥电路66执行硬盘/存储器之间数据转换以存取第二存储区域90;
步骤114:计算机系统60是否执行一暂存至硬盘(suspend to disk,STD)模式?若是,则执行步骤116,否则回到步骤112;
步骤116:结束所有执行中及常驻程序,并将目前计算机系统60的组态(configuration)存储于第二存储区域90;
步骤118:计算机系统60关机(power off);
步骤120:启动电池装置76以使第二存储区域90执行自我刷新(selfrefresh);
步骤124:计算机系统60是否开机?若是,执行步骤126,否则执行步骤122;
步骤126:关闭电池装置76,且电源供应器74对电池装置76进行充电,执行步骤102。
首先,计算机系统60开机并启动基本输入输出系统70执行一开机程序,本实施例中,用户可经由一跳线(jumper),一开关等硬件装置来决定计算机系统60是否使用动态随机存取存储器68来取代现有技术的硬盘装置,因此基本输入输出系统70会检测所述跳线,若计算机系统60不使用动态随机存取存储器68来取代现有技术的硬盘装置,亦即计算机系统60同时包含动态随机存取存储器68与硬盘装置,因此计算机系统60的开机程序与相关运作与图1所示的现有技术的计算机系统10相同,在此不再重复赘述,因此本实施例仅以计算机系统60使用动态随机存取存储器68来取代现有技术的硬盘装置来说明本发明的技术特征。由于计算机系统60利用动态随机存取存储器68来取代现有技术的硬盘装置,因此基本输入输出系统70必须在动态随机存取存储器68中设定一存储区域来作为硬盘装置使用,亦即基本输入输出系统70设定第一存储区域89为操作系统可使用的存储器容量,而第二存储区域90则用来作为现有技术的硬盘装置以存储非易失性数据。
一般而言,目前计算机系统60是使用将存储器晶片(memory chip)封装于一块电路板上的存储器模块来安装计算机系统60所需的存储器容量,例如桌上型计算机所使用的双排存储器模块(dual in-line memory module,DIMM)及笔记型计算机所使用的小型双排存储器模块(small outline dualin-line memory module,SODIMM),所述存储器模块是安装于计算机系统中相对应的存储器插槽(memory slot)中,本实施例中,若计算机系统60仅包含一双排存储器模块,则基本输入输出系统70将所述双排存储器模块划分为第一存储区域89以及第二存储区域90,若计算机系统60包含二双排存储器模块,则基本输入输出系统70将一双排存储器模块设定为第一存储区域89以及另一双排存储器模块设定为第二存储区域90,然而,基本输入输出系统72亦可依据计算机系统60所安装的双排存储器模块数量来任意划分第一存储区域89以及第二存储区域90的大小,然后基本输入输出系统70会将动态随机存取存储器68的区域分配信息(第一存储区域89及第二存储区域90的位置及容量)告知操作系统,所以对操作系统而言,其可使用的存储器容量仅为第一存储区域89。
最后,基本输入输出系统70完成开机程序并载入操作系统,此时南桥电路66会拦截所述操作系统所产生的硬盘存取指令,并于南桥电路66内部转换为相对应存储器存取指令以存取第二存储区域90,如前所述,第二存储区域90是用来取代现有技术的硬盘的功能,因此存取第二存储区域90即是存取硬盘,对所述操作系统或中央处理器62而言,虽然其是产生所述硬盘存取指令以存取一硬盘装置,然而本实施例是将所述硬盘存取指令转换为所述存储器存取指令以存取第二存储区域90,并存取对应所述硬盘存取指令的数据,虽然计算机系统60并未连接任何硬盘装置,但是可经由南桥电路66的转换以执行对应所述硬盘存取指令的数据存取操作,此外,依据一进阶组态及电源管理接口(ACPI),连接于一磁盘接口(IDE)上的装置必须依据目前状态,例如闲置状态(idle),待命状态(standby),睡眠状态(sleep)等等回应一信号予计算机系统60,由于本实施例未连接任何硬盘装置,因此利用一暂存器82来存储目前第二存储区域90的状态,所以可通过暂存器82来自动回应予计算机系统60或通过基本输入输出系统70来读取暂存取器82并产生回应予计算机系统60。
依据进阶组态及电源管理接口所定义的规格,当计算机系统60执行一暂存至硬盘(suspend to disk,STD)模式时,计算机系统60必须结束目前正在执行中的程序及常驻程序,并将暂存于存储器的数据回存至硬盘中,并同时将计算机系统60的系统组态存储于硬盘中,然后计算机系统60会关机,亦即是,当计算机系统60处于一S4睡眠状态(sleeping state)时,计算机系统60必须将目前计算机组态数据存储于硬盘中,以便开机后计算机系统60能迅速开机,另外,当计算机系统处于一S5软件关机状态(soft off state)时,表示计算机系统60将因为关机而中断电源供应,所以计算机系统60必须将暂存于存储器的数据回存至硬盘中以避免遗失,如前所述,本实施例是以第二存储区域90来作为现有技术的硬盘装置,而第二存储区域90是易失性存储装置,当电源供应中断时,第二存储区域90所存储的数据会因而遗失,因此需通过电池装置76来提供第二存储区域90进行自我刷新所需的操作电压,亦即当计算机系统60因为执行暂存至硬盘模式而关机时(中断电源供应器74提供动态随机存取存储器68的操作电压),开关72会开启(tum on)而使电池装置76电连接于北桥电路64,并使北桥电路64可使用电池装置76所提供的电压准位对第二存储区域90不断地进行自我刷新以保持第二存储区域90所记录的数据。
当计算机系统60重新开机之后,开关72会关闭(turn off)而电池装置76与北桥电路64之间是断路(open-circuit),此外,电源供应器74同时也会对电池装置76进行充电,由于第二存储区域90存储有计算机系统60关机前的系统组态,因此当计算机系统60重新开机之后,其可经由读取第二存储区域90中的系统组态而快速地完成开机。此外,为了因应操作系统对第二存储区域90的庞大数据量需求,本实施例亦于计算机系统60设置一压缩/解压缩(compression/decompression)电路,用来将压缩输入第二存储区域90存储的数据,并解压缩第二存储区域90所读取的压缩数据以还原所述数据。
相较于现有技术的技术,本发明计算机系统是于开机时将动态随机存取存储器设定为一第一存储区域与一第二存储区域,所述第一存储区域是用来作为所述计算机系统的操作系统所能使用的存储器容量,而所述第二存储区域是用来取代硬盘以存储非易失性数据(Non-volatile data),而所述计算机系统包含一数据转换电路可将一硬盘存取指令转换为相对应的存储器存取指令,用来存取所述第二存储区域,此外,所述计算机系统还包括一电池装置,当所述计算机系统执行一暂存至硬盘模式而关闭其电源供应时,所述电池装置可提供所述第二存储区域的动态随机存取存储器(SDRAM)进行自我刷新,以提供维持动态随机存取存储器维持其存储信息所需的操作电压,因此可保持所述第二存储区域所存储的数据,以避免数据遗失。本发明计算机系统利用动态随机存取存储器来取代现有技术的硬盘的功能,并使用一电池装置来提供持续自我刷新所述动态随机存取存储器所需的操作电压,所以不但拥有易失性存储器的快速存取的优点,而且拥有非易失性存储器于电源供应中断后仍能保持数据的优点,而且本发明计算机系统完全利用硬件的方式来进行信号及数据转换,因此可以应用于各种平台(platform),而不必考虑现有技术的常驻管理程序于各操作平台进行移植(porting)的问题。
由于所述动态随机存取存储器的存取速度快,因此可以减少使用硬盘装置来存取数据所造成的系统延迟,同时动态随机存取存储器相对于硬盘而言,所述动态随机存取存储器拥有体积小,重量轻,耗电量低,抗震动,低噪音,以及无散热困扰等优点,因此本发明计算机系统利用动态随机存取存储器来取代硬盘的技术可应用于轻薄短小的信息家电(informationappliance,IA)及信息计算机(information PC)等,用来提供处理速度快,安静,以及省电的装置。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明专利的涵盖范围。
Claims (23)
1.一种计算机系统,其包含:
一处理器,用来控制所述计算机系统的运作;
一动态随机存取存储器(DRAM),电连接于所述处理器,用来存储数据;
一南桥电路,电连接于所述处理器与所述动态随机存取存储器,该南桥电路包含:
一系统控制电路,用来控制所述南桥电路的运作;
一缓冲器,用来暂存数据;
一存储器控制电路,用来控制所述动态随机存取存储器的数据存取;
一磁盘接口控制电路,用来控制一磁盘接口的数据存取;以及
一数据转换电路,电连接于所述存储器控制电路T和磁盘接口控制电路,用来将所述系统控制电路输入所述磁盘接口控制电路的一硬盘存取指令转换为所述存储器控制电路的一存储器存取指令,并且,所述存储器控制电路执行所述存储器存取指令,以存取所述缓冲器以及所述动态随机存取存储器;
一电源供应器,用来产生多个操作电压以驱动所述计算机系统;以及
一电池装置,用来产生自我刷新所述动态随机存取存储器所需的操作电压;
其中,当所述计算机系统执行一符合进阶组态及电源管理接口(ACPI)的一预定电源管理操作而进入一省电模式时,使用所述电池装置不断地自我刷新所述动态随机存取存储器,以维持存储在动态随机存取存储器中的数据。
2.如权利要求1所述的计算机系统,还包括一开关,电连接于所述电池装置,其中,当所述计算机系统进入所述省电模式时,所述电源供应器停止输出所述动态随机存取存储器进行自我刷新所需的操作电压,而所述开关被启动,以使所述电池装置提供所述动态随机存取存储器进行自我刷新所需的操作电压,其中所述省电模式的状态包括一S4状态以及一S5状态。
3.如权利要求2所述的计算机系统,其中,所述电池装置是一可充电电池。
4.如权利要求3所述的计算机系统,其中,当所述计算机系统开机时,所述动态随机存取存储器进行自我刷新所需的操作电压由所述计算机系统的电源供应器提供,且所述开关关闭,而所述电源供应器同时对所述电池装置进行充电。
5.如权利要求1所述的计算机系统,其中,所述存储器控制电路依据所述存储器存取指令,读取所述南桥电路的缓冲器所暂存的一输入数据,并将所述输入数据存储于所述动态随机存取存储器。
6.如权利要求1所述的计算机系统,其中,所述存储器控制电路依据所述存储器存取指令,读取所述动态随机存取存储器的一输出数据,并将所述输出数据存储于所述南桥电路的缓冲器。
7.如权利要求1所述的计算机系统,还包括一基本输入/输出系统(BIOS),用来执行所述计算机系统的开机程序(POST),其中所述基本输入/输出系统执行所述开机程序,并将所述动态随机存取存储器划分为一第一存储区域以及一第二存储区域,以及设定所述第二存储区域为所述计算机系统的操作系统可使用的存储器容量,并且,对应于所述硬盘存取指令的存储器存取指令用来存取所述第一存储区域。
8.如权利要求7所述的计算机系统,其中,所述动态随机存取存储器包含至少两个存储器模块,分别安装于所述计算机系统的两个存储器插槽中,且一存储器模块对应于所述第一存储区域,以及另一存储器模块对应于所述第二存储区域。
9.如权利要求8所述的计算机系统,其中,所述动态随机存取存储器包含一存储器模块,安装于所述计算机系统的一存储器插槽中。
10.一种计算机系统的数据存储方法,该计算机系统包含一处理器,用来控制所述计算机系统的运作,一动态随机存取存储器(DRAM),电连接于所述处理器,用来存储数据,一南桥电路,电连接于所述处理器与所述动态随机存取存储器,用来转换一硬盘存取指令为一存储器存取指令,并执行对应所述硬盘存取指令的存储器存取指令,以存取所述动态随机存取存储器,一电源供应器,用来产生多个操作电压以驱动所述计算机系统;以及一电池装置,用来提供自我刷新所述动态随机存取存储器所需的操作电压;
所述数据存取方法包含:
使用所述电池装置不断自我刷新所述动态随机存取存储器,以维持存储于所述动态随机存取存储器的数据;
其中,所述计算机系统执行一符合进阶组态及电源管理接口(ACPI)的一预定电源管理操作从而进入一省电模式。
11.如权利要求10所述的数据存储方法,其中,所述电池装置是一可充电电池。
12.如权利要求11所述的数据存储方法,其中,当所述计算机系统开机时,所述动态随机存取存储器进行自我刷新所需的操作电压由所述计算机系统的电源供应器提供,并且,所述电源供应器对所述电池装置进行充电。
13.如权利要求10所述的数据存储方法,其中,所述省电模式包含一S4状态。
14.如权利要求10所述的数据存储方法,其中,所述省电模式包含一S5状态。
15.如权利要求10所述的数据存储方法,其中,所述存储器控制电路依据所述存储器存取指令,读取所述动态随机存取存储器的一输出数据,并将输出数据存储于所述南桥电路的缓冲器。
16.如权利要求10所述的数据存储方法,其中,所述计算机系统还包括一基本输入/输出系统(BIOS),用来执行所述计算机系统的开机程序(POST),所述数据存储方法还包括步骤:
执行所述开机程序,并将所述动态随机存取存储器划分为一第一存储区域以及一第二存储区域,以及
设定所述第二存储区域为所述计算机系统的操作系统可使用的存储器容量,
其中,对应于所述硬盘存取指令的存储器存取指令用来存取所述第一存储区域。
17.如权利要求16所述的数据存储方法,其中,所述动态随机存取存储器包含至少两个存储器模块,分别安装于所述计算机系统的两个存储器插槽中,并且,其中一个存储器模块对应于所述第一存储区域,而另一个存储器模块对应于所述第二存储区域。
18.如权利要求16所述的数据存储方法,其中,所述动态随机存取存储器包含一存储器模块,安装于所述计算机系统的一存储器插槽中。
19.一种计算机系统的数据存储方法,所述计算机系统包含一处理器,用来控制所述计算机系统的运作,一动态随机存取存储器(DRAM),电连接于所述处理器,用来存储数据,以及一南桥电路,电连接于所述处理器与所述动态随机存取存储器,用来转换一硬盘存取指令为一存储器存取指令,并执行对应所述硬盘存取指令的存储器存取指令,以存取所述动态随机存取存储器,
所述数据存储方法包含:
一数据维持方法,所述数据维持方法用来当所述计算机系统执行符合进阶组态及电源管理接口(ACPI)的一预定电源管理操作而进入一省电模式时,持续地自我刷新所述动态随机存取存储器,以维持存储于所述动态随机存取存储器中的数据。
20.如权利要求19所述的数据存储方法,其中,所述计算机系统还包括一电池装置,电连接于所述南桥电路,用来提供自我刷新所述动态随机存取存储器所需的操作电压。
21.如权利要求20所述的数据存储方法,其中,所述计算机系统还包括一开关,电连接于所述电池装置,当所述计算机系统进入所述S4状态或所述S5状态之一时,所述电源供应器停止输出所述动态随机存取存储器进行自我刷新所需的操作电压,而所述开关被启动,以使所述电池装置输出所述动态随机存取存储器进行自我刷新所需的操作电压。
22.如权利要求21所述的数据存储方法,其中,所述省电模式包括一S4状态。
23.如权利要求22所述的数据存储方法,其中,所述省电模式包括一S5状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021480389A CN1177279C (zh) | 2002-10-21 | 2002-10-21 | 维持动态随机存取存储器的存储数据的方法及相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021480389A CN1177279C (zh) | 2002-10-21 | 2002-10-21 | 维持动态随机存取存储器的存储数据的方法及相关装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1403923A true CN1403923A (zh) | 2003-03-19 |
CN1177279C CN1177279C (zh) | 2004-11-24 |
Family
ID=4751378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021480389A Expired - Lifetime CN1177279C (zh) | 2002-10-21 | 2002-10-21 | 维持动态随机存取存储器的存储数据的方法及相关装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1177279C (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1308814C (zh) * | 2003-04-02 | 2007-04-04 | 其乐达科技股份有限公司 | 将系统程序刻录到主存储器的微处理系统及刻录方法 |
CN1326048C (zh) * | 2005-05-31 | 2007-07-11 | 威盛电子股份有限公司 | 存储器存取装置与方法 |
CN100339799C (zh) * | 2004-08-31 | 2007-09-26 | 佳能株式会社 | 数据存储装置及其控制方法 |
CN100456265C (zh) * | 2004-12-14 | 2009-01-28 | 国际商业机器公司 | 移动计算机系统以及操作移动计算机系统的方法 |
CN100524258C (zh) * | 2005-12-19 | 2009-08-05 | 纬创资通股份有限公司 | 保护计算机数据的方法 |
CN1652084B (zh) * | 2004-02-03 | 2010-05-12 | 株式会社日立制作所 | 计算机系统、管理装置以及计算机装置 |
CN1956095B (zh) * | 2005-10-28 | 2010-08-25 | 鸿富锦精密工业(深圳)有限公司 | 支持多通讯接口的存储装置 |
CN101526844B (zh) * | 2008-03-03 | 2011-02-16 | 佳能株式会社 | 信息处理装置及其控制方法 |
CN102692989A (zh) * | 2012-05-02 | 2012-09-26 | 威盛电子股份有限公司 | 操作系统及其控制方法 |
CN104298620A (zh) * | 2014-10-10 | 2015-01-21 | 张维加 | 一种耐擦写低能耗的外接计算机加速设备 |
CN105304117A (zh) * | 2014-06-03 | 2016-02-03 | 华邦电子股份有限公司 | 存储器自我刷新装置及方法 |
CN112130921A (zh) * | 2020-09-30 | 2020-12-25 | 合肥沛睿微电子股份有限公司 | 快速恢复工作状态的方法及电子装置 |
CN112363766A (zh) * | 2020-11-10 | 2021-02-12 | 北京百瑞互联技术有限公司 | 一种集成电路超低功耗存储器内容保持系统、方法和介质 |
-
2002
- 2002-10-21 CN CNB021480389A patent/CN1177279C/zh not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1308814C (zh) * | 2003-04-02 | 2007-04-04 | 其乐达科技股份有限公司 | 将系统程序刻录到主存储器的微处理系统及刻录方法 |
CN101819541B (zh) * | 2004-02-03 | 2012-01-11 | 株式会社日立制作所 | 管理终端 |
CN1652084B (zh) * | 2004-02-03 | 2010-05-12 | 株式会社日立制作所 | 计算机系统、管理装置以及计算机装置 |
CN100339799C (zh) * | 2004-08-31 | 2007-09-26 | 佳能株式会社 | 数据存储装置及其控制方法 |
CN100456265C (zh) * | 2004-12-14 | 2009-01-28 | 国际商业机器公司 | 移动计算机系统以及操作移动计算机系统的方法 |
CN1326048C (zh) * | 2005-05-31 | 2007-07-11 | 威盛电子股份有限公司 | 存储器存取装置与方法 |
CN1956095B (zh) * | 2005-10-28 | 2010-08-25 | 鸿富锦精密工业(深圳)有限公司 | 支持多通讯接口的存储装置 |
CN100524258C (zh) * | 2005-12-19 | 2009-08-05 | 纬创资通股份有限公司 | 保护计算机数据的方法 |
CN101526844B (zh) * | 2008-03-03 | 2011-02-16 | 佳能株式会社 | 信息处理装置及其控制方法 |
US8176344B2 (en) | 2008-03-03 | 2012-05-08 | Canon Kabushiki Kaisha | Information processing apparatus and control method thereof |
CN102063178B (zh) * | 2008-03-03 | 2014-05-07 | 佳能株式会社 | 信息处理装置及其控制方法 |
CN102692989A (zh) * | 2012-05-02 | 2012-09-26 | 威盛电子股份有限公司 | 操作系统及其控制方法 |
CN105304117A (zh) * | 2014-06-03 | 2016-02-03 | 华邦电子股份有限公司 | 存储器自我刷新装置及方法 |
CN105304117B (zh) * | 2014-06-03 | 2018-09-07 | 华邦电子股份有限公司 | 存储器自我刷新装置及方法 |
CN104298620A (zh) * | 2014-10-10 | 2015-01-21 | 张维加 | 一种耐擦写低能耗的外接计算机加速设备 |
CN112130921A (zh) * | 2020-09-30 | 2020-12-25 | 合肥沛睿微电子股份有限公司 | 快速恢复工作状态的方法及电子装置 |
CN112130921B (zh) * | 2020-09-30 | 2023-10-03 | 合肥沛睿微电子股份有限公司 | 快速恢复工作状态的方法及电子装置 |
CN112363766A (zh) * | 2020-11-10 | 2021-02-12 | 北京百瑞互联技术有限公司 | 一种集成电路超低功耗存储器内容保持系统、方法和介质 |
Also Published As
Publication number | Publication date |
---|---|
CN1177279C (zh) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zheng et al. | Mini-rank: Adaptive DRAM architecture for improving memory power efficiency | |
Cooper-Balis et al. | Fine-grained activation for power reduction in DRAM | |
CN1177279C (zh) | 维持动态随机存取存储器的存储数据的方法及相关装置 | |
US10365842B2 (en) | System and method for reducing power consumption of memory | |
Yoon et al. | BOOM: Enabling mobile memory based low-power server DIMMs | |
US20080320203A1 (en) | Memory Management in a Computing Device | |
CN101346701A (zh) | 降低正在被供电的存储体的数量 | |
Zheng et al. | Power and performance trade-offs in contemporary DRAM system designs for multicore processors | |
TWI224728B (en) | Method and related apparatus for maintaining stored data of a dynamic random access memory | |
US20130132704A1 (en) | Memory controller and method for tuned address mapping | |
Stevens et al. | An integrated simulation infrastructure for the entire memory hierarchy: Cache, dram, nonvolatile memory, and disk | |
GB2406668A (en) | Memory management in a computing device | |
Zong et al. | An energy-efficient framework for large-scale parallel storage systems | |
Yue et al. | Energy and thermal aware buffer cache replacement algorithm | |
Zhizhuo et al. | An energy-efficient storage for video surveillance | |
Liu et al. | An approach for adaptive DRAM temperature and power management | |
Reddy et al. | Data layout for power efficient archival storage systems | |
Liu et al. | A power and temperature aware DRAM architecture | |
Bi et al. | {IAMEM}:{Interaction-Aware} Memory Energy Management | |
Du et al. | Adaptive energy-aware design of a multi-bank flash-memory storage system | |
Fang et al. | Mini-rank: A power-EfficientDDRx DRAM memory architecture | |
Goswami et al. | State preserving dynamic dram bank re-configurations for enhanced power efficiency | |
Knyaginin | Towards Large-Capacity and Cost-Effective Main Memories | |
Lee et al. | Green storage technologies: issues and strategies for enhancing energy efficiency | |
Modgil et al. | Understanding and Analyzing the Impact of Memory Controller's Scheduling Policies on DRAM's Energy and Performance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20041124 |