CN1400630A - 无铬相移掩膜及使用该掩膜的设备 - Google Patents

无铬相移掩膜及使用该掩膜的设备 Download PDF

Info

Publication number
CN1400630A
CN1400630A CN 01123724 CN01123724A CN1400630A CN 1400630 A CN1400630 A CN 1400630A CN 01123724 CN01123724 CN 01123724 CN 01123724 A CN01123724 A CN 01123724A CN 1400630 A CN1400630 A CN 1400630A
Authority
CN
China
Prior art keywords
phase
incident light
live width
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 01123724
Other languages
English (en)
Inventor
洪齐元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 01123724 priority Critical patent/CN1400630A/zh
Publication of CN1400630A publication Critical patent/CN1400630A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种无铬相移掩膜,在透光区与相移区之间形成线宽控制区,其为倾斜的相移层结构,由相移区的边缘向透光区逐渐变薄,使入射线宽控制区的入射光形成破坏性干涉,减弱入射光的强度,借此可以自由控制不曝光区域的线宽,不会因为入射光波长固定而受到限制。此线宽控制区尤其适用于等值线的制作。

Description

无铬相移掩膜及使用该掩膜的设备
技术领域
本发明涉及一种半导体制造设备,特别是涉及一种光刻(Lithography)制造过程中所使用的无铬相移掩膜(ChromelessPSM),其可获得较佳的线宽控制。
背景技术
在半导体工业中,光阻图案的制作是利用光刻曝光工具如步进机或是扫描机,在感光材料上曝光以定义出所需的图案。其步骤是首先在半导体基底上涂布一层光阻层之后,利用曝光工具将掩膜上的图案投影至光阻层,然后将光阻层曝光的部分使用显影剂进行显影,使光阻层显现出掩膜上的图案。之后利用此图案化的光阻层为罩幕,进行后续的蚀刻或是离子注入的工艺。
掩膜一般以透明平板为基底,在平板上形成不透明的线路来定义所需的图案。透明平板一般由石英构成,不透明线路则通过蚀刻铬(Chrome)层定义出所需的电路图案。以辐射光源发出的入射光照射掩膜,经过掩膜的图案遮蔽以及光绕射形成图像,并且经过投影系统将虚拟图像投射在光阻层上。关于曝光技术其更进一步说明可参考pages274-276ofVLSITechnologyeditedbyS.M.Sze(1983)。
然而,因为半导体组件的复杂度提高,相对地增加掩膜图案的复杂度,使掩膜上的图案更加密集,不透光区域之间的距离更加缩短,导致数值孔径(NumericalAperture)降低。当数值孔径减小,光穿透掩膜图案时,会发生光绕射现象,这使得传统光光刻技术无法提高。
随着半导体尺寸的缩小,单位面积制作的组件数增加,制作半导体组件所需的平均成本逐渐降低,且亦增加生产效能。为了制作出更小的尺寸,需要更有用的曝光工具来获得更高的分辨率与更深的聚焦深度。对于给定波长的固定光源,如何提高分辨率与聚焦深度便是一个相当困难的课题。
在众多解决方法之中,其中之一即是使用相移掩膜(Phaseshiftingmask,PSM)。PSM利用相位移组件将入射光的相位延迟180度,相反于原来的入射光的相位。使穿透相位移组件的入射光与邻近的掩膜组件的入射光形成破坏性干涉,借此改善聚焦深度的限制。
在PSM之中,其中一种为无铬相移掩膜(ClomelessPSM),其掩膜上未使用不透光的铬层,用来取代传统具有铬层图案的掩膜。在无铬相移掩膜中,通过相移层的光线受到相移层的影响而改变其波长,使入射光线的相位因为延迟而位移。相位位移通常通过使用不同厚度或是不同折射率的透光层来达成。无铬相移掩膜通过结合相邻的相移光线与未相移光线,在透光层与相移层相邻区域形成破坏性干涉,来形成导线图案,并且借此改善分辨率与聚焦深度。
请参照图1,其是传统无铬相移掩膜的结构剖面示意图。无铬相移掩膜10利用厚度差异形成相移层来改变入射光的相位。一般,此型无铬相移掩膜10由石英所构成,其中具有透光区12,以及邻近的相移区14。相移区14的厚度大于透光区12,并且将射入相移区14的入射光的相位延迟180度。在透光区12与相移区14相邻的边界16形成直角,利用透过相移层14与透光层12的光线形成破坏性干涉,即可在边界16处形成狭小的线宽,而且不会有绕射现象的问题产生。
然而,每一曝光机台仅能使用一种固定波长的光源,因此传统的无铬相移掩膜只可曝出固定的最小线宽,对于某些特定的产品,例如逻辑电路产品,可能需要设计不同宽度的导线,尤其是在等值线(iso-line)部分,传统的无铬相移掩膜便无法达到同时提供不同线宽的需求。
发明内容
为了克服现有技术的不足,本发明的目的是提供一种无铬相移掩膜,其可自由提供各种不同的线宽,尤其是适用于等值线的线宽控制。
本发明的另一目的是提供一种晶片光刻曝光设备,该设备是使用本发明无铬相移掩膜。
为了达到上述目的,本发明提供一种无铬相移掩膜,其包括一透光区、一相移区与一线宽控制区。其中,透光区是用以透射一入射光。相移区是用以透射入射光,使穿透相移区的入射光的相位延迟180度。线宽控制区位于透光区与相移区之间,其为一渐层相移区,使入射该线宽控制区的该入射光形成破坏性干涉。
本发明还提供另一种无铬相移掩膜,其包括一基底透光层,用以透射一入射光;一相移层,位于基底透光层上,用以将入射相移层的入射光的相位延迟180度;一线宽控制层,位于基底透光层上且位于相移层的边缘,为一倾斜的相移材料层,由相移层的边缘向基底透光层渐薄,其使入射线宽控制层的入射光形成破坏性干涉。
本发明还提供一种晶片光刻曝光设备,至少包括一发光系统,用以发射一入射光;一无铬相移掩膜,将部分入射光遮蔽,借以形成一掩膜图像;以及一投影系统,将掩膜图像投影在具有一感光材料层的晶片上。其中,无铬相移掩膜包括一透光区,用以透射入射光;一相移区,用以透射入射光,使穿透相移区的入射光的相位延迟180度;以及一线宽控制区,位于透光区与相移区之间,其为一渐层相移区,使入射线宽控制区的入射光形成破坏性干涉,减弱透射线宽控制区的入射光的强度。
本发明的优点是:由于本发明在透光区与相移区之间形成线宽控制区,其为倾斜的相移层结构,由相移区的边缘向透光区逐渐变薄,使入射线宽控制区的入射光形成破坏性干涉,减弱入射光的强度,因此可以自由控制不曝光区域的线宽,不会因为入射光波长固定而受到限制。本发明的无铬相移掩膜可由石英构成,通过控制线宽控制区的宽度可以自由控制不曝光区域的线宽,尤其是用于等值线的线宽控制,可借此增进电路设计时的弹性。且由于设置了线宽控制区,而可任意调整线宽,以满足不同的需求。
附图说明
下面结合附图及实施例对本发明进行详细说明:
图1为现有一种无铬相移掩膜的结构剖面示意图;
图2a为本发明的无铬相移掩膜的结构剖面示意图;
图2b是本发明的无铬相移掩膜的透射函数图;
图2c是本发明的无铬相移掩膜的透射光的电场分布图;
图2d是本发明的无铬相移掩膜的透射光的强度分布图;以及
图3是本发明的光刻曝光设备。
图中符号说明:
10    掩膜      12    透光区
14    相移区    16    边界
100  发光系统         110    掩膜
112  基底透光层       114    线宽控制层
116  相移层           120    投影系统
130  晶片             132    感光材料层
142、146亮区          144    暗区
202、204、206入射光
302  透光区           304    线宽控制区
306  相移区           d    宽度
α   夹角             w    线宽
具体实施方式
本发明提供一种无铬相移掩膜,在透光区与相移区之间形成具有倾斜结构的线宽控制区,其可使入射此线宽控制区的入射光形成破坏性干涉,减弱透射线宽控制区的入射光的强度。本发明可通过控制线宽控制区的宽度,自由控制光阻层上不曝光区域的线宽,尤其是对于等值线的线宽的控制,可借此增进电路设计时的弹性。
请参照图2a,其是本发明的无铬相移掩膜(ChromelessPSM)的结构剖面示意图。本发明的无铬相移掩膜110包括基底透光层112,其由高透光的材质所构层,例如石英,用来透射入射光。在基底透光层112上具有一层相移层116,用来透射入射光,并且将透射相移层116的入射光的相位(phase)延迟,一般均为延迟180度,使透射光与入射光的相位相反。在基底透光层112上且在相移层116的边缘具有线宽控制层114,其为具有倾斜结构的相移材料层,其倾斜方向由相移层116的边缘横向延伸逐渐变薄,即是向基底透光层112处逐渐变薄。所形成的线宽控制层114的宽度为d,其与垂直轴的夹角为α,本发明通过控制线宽控制层114的宽度d,可以自由控制光阻层上所欲形成的导线宽度。本发明在此举例的相移层116与线宽控制层114所使用的材质亦为石英,其利用厚度差异的技巧来达到相移的目的。当然,本发明的相移层116与线宽控制层114亦可使用其它相移材料,利用折射率差异来达到相移的目的。
从纵向角度来看,本发明的无铬相移掩膜110中包括透光区302、相移区306以及位于透光区302与相移区306之间的线宽控制区304。其中,透光区302是用来透射入射光,而相移区306是用来透射入射光,并且使穿透相移区306的入射光的相位延迟,一般延迟180度。在透光区302与相移区306之间的线宽控制区304为一渐层的相移区,通过光干涉效应,使入射线宽控制区304的入射光形成破坏性干涉,减弱穿过线宽控制区304的光线强度。
请参照图2b,其是本发明的无铬相移掩膜的透射函数图。在透光区302的入射光完全透射透光区302的石英层,且相位均未改变,其透射函数值为1。相对地,透射相移区306的入射光其相位延迟180度,与原有入射光的相位相反,因此其透射函数值为-1。穿透在透光区302与相移区306之间的线宽控制区304的入射光,因为线宽控制区304的倾斜结构,其透射函数值在1与-1之间呈线性分布,如图2b所示。入射光在穿过本发明的无铬相移掩膜110之后,其电场分布图如图2c所示。在透光区302的电场为正值,相对地在相移层306的电场为负值,在线宽控制区304的电场则在透光区302与相移层306之间呈现线性分布。请参照图2d,其是透射光的强度分布图。透射光的强度与电场的平方成正比,所以在透光区302与相移区306的透射光的强度均与入射光相同,但是在线宽控制区304的透射光,因为透射光与相移透射光形成破坏性干涉,因此在线宽控制区304的透射光的强度迅速减少,甚至到无。通过控制线宽控制区304的宽度d,并且配合适当的光阻,即可借此控制光阻层上不曝光区域的线宽,不会受到传统无铬相移掩膜有固定线宽的限制。因此本发明的无铬相移掩膜可以在电路设计上提供弹性且方便的设计工具,使电路设计更加便利。本发明的线宽控制层114较适用于等值线(iso-line),尤其在某些电路中容易出现,例如逻辑电路。在等值线的周缘约2-3倍的距离内均不会出现其它的线路,因此不易与周缘的线路形成干涉,影响线宽控制区304的曝光效果。
请参照图3,其是本发明的光刻曝光装置,其中无铬相移示掩膜的中具有线宽控制区。本发明的光刻曝光装置包括发光系统100,用来发射入射光202。发光系统100可为传统的发光源,所发出的入射光202的波长包括436nm、365nm,以及目前常用的波长248nm,甚至是193nm。发光系统100发出入射光202照射本发明的无铬相移掩膜110,通过在线宽控制区304形成破坏性干涉,减弱入射光202强度,来遮蔽部分的入射光202,借以形成所需的掩膜图案。如图中所示,在透光区302的入射光202完全穿透掩膜110,其相位不变而成入射光204。在相移区306的入射光202,穿透掩膜110之后,其相位延迟180度而成为入射光206。在线宽控制区304的入射光202则因为光破坏性干涉而减弱,甚至无法穿过掩膜110。
透射掩膜110之后的光线形成虚拟的掩膜图像,经过投影系统120的投射,在晶片130上的感光材料层132形成图案。感光材料层132为具有光活性化合物(PAC)的材料层,以作为光阻层,在后续的蚀刻或离子注入工艺中作为罩幕。感光材料层132较佳是以正光阻材料所构成。由于在透光区302与相移区306的入射光204、206维持原有的光线强度,因此在感光材料层132上形成亮区142、146(即曝光区域)。在线宽控制区304因为光破坏性干涉而减弱,在感光材料层132上形成暗区144(即不曝光区域),借此可形成所需的光阻图案。由于线宽控制区304的边缘亦会形成干涉,因此暗区144的宽度w会略大于线宽控制区304的宽度d。本发明通过控制线宽控制区304的宽度d,可自由调整在感光材料层132上导线的线宽w(即暗区的宽度)。以波长248nm的光源为例,可在感光材料层132上同时曝出各种不同线宽的导线,例如70nm、100nm或是150nm,甚至是250nm。至于后续的显影等处理步骤皆为本领域技术人员所熟知的技术,因此不再赘述。
综上所述,使用本发明的无铬相移掩膜可同时在感光材料层上同时形成多种不同线宽的导线图案,以满足电路设计上的不同需求,借此可增进电路设计上的弹性。
如本领域技术人员所了解的,以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在本发明的保护范围内。

Claims (21)

1.一种无铬相移掩膜,包括:
一透光区,用以透射一入射光;
一相移区,用以透射该入射光,使穿透该相移区的该入射光的相位延迟180度;以及
一线宽控制区,位于该透光区与该相移区之间,其为一渐层相移区,使入射该线宽控制区的该入射光形成破坏性干涉。
2.根据权利要求1所述的掩膜,其特征在于:该入射光的波长包括248nm。
3.根据权利要求1所述的掩膜,其特征在于:该透光区包括使用一石英层。
4.根据权利要求1所述的掩膜,其特征在于:该相移区包括使用一石英层。
5.根据权利要求1所述的掩膜,其特征在于:该线宽控制区包括使用表面倾斜的一石英层。
6.根据权利要求1所述的掩膜,其特征在于:该线宽控制区具有一宽度,用以控制不曝光区域的线宽。
7.根据权利要求1所述的掩膜,其特征在于:该线宽控制区包括适用于等值线的制作。
8.一种无铬相移掩膜,包括:
一基底透光层,用以透射一入射光;
一相移层,位于该基底透光层上,用以将入射该相移层的该入射光的相位延迟180度;
一线宽控制层,位于该基底透光层上且位于该相移层的边缘,为一倾斜的相移材料层,由该相移层的边缘向该基底透光层渐薄,其使入射该线宽控制层的该入射光形成破坏性干涉。
9.根据权利要求8所述的掩膜,其特征在于:该入射光的波长包括248nm。
10.根据权利要求8所述的掩膜,其特征在于:该底层透光层的材质包括石英。
11.根据权利要求8所述的掩膜,其特征在于:该相移层的材质包括石英。
12.根据权利要求8所述的掩膜,其特征在于:该线宽控制层的材质包括石英。
13.根据权利要求8所述的掩膜,其特征在于:该线宽控制层具有一宽度,用以控制不曝光区域的线宽。
14.根据权利要求8所述的掩膜,其特征在于:该线宽控制层包括适用于等值线的制作。
15.一种晶片光刻曝光设备,至少包括:
一发光系统,用以发射一入射光;
一无铬相移掩膜,将部分该入射光遮蔽,借以形成一掩膜图像;以及
一投影系统,将该掩膜图像投影在具有一感光材料层的晶片上;
其中,该无铬相移掩膜包括:
一透光区,用以透射该入射光;
一相移区,用以透射该入射光,使穿透该相移区的该入射光的相位延迟180度;以及
一线宽控制区,位于该透光区与该相移区之间,其为一渐层相移区,使入射该线宽控制区的该入射光形成破坏性干涉,减弱透射该线宽控制区的该入射光的强度。
16.根据权利要求1所述的设备,其特征在于:该入射光的波长包括248nm。
17.根据权利要求15所述的设备,其特征在于:该掩膜图像至少包括一等值线。
18.根据权利要求15所述的设备,其特征在于:该透光区包括使用一石英层。
19.根据权利要求15所述的设备,其特征在于:该相移区包括使用一石英层。
20.根据权利要求15所述的设备,其特征在于:该线宽控制区包括使用表面倾斜的一石英层。
21.根据权利要求15所述的设备,其特征在于:该线宽控制区具有一宽度,用以控制不曝光区域的线宽。
CN 01123724 2001-07-26 2001-07-26 无铬相移掩膜及使用该掩膜的设备 Pending CN1400630A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01123724 CN1400630A (zh) 2001-07-26 2001-07-26 无铬相移掩膜及使用该掩膜的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01123724 CN1400630A (zh) 2001-07-26 2001-07-26 无铬相移掩膜及使用该掩膜的设备

Publications (1)

Publication Number Publication Date
CN1400630A true CN1400630A (zh) 2003-03-05

Family

ID=4665247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01123724 Pending CN1400630A (zh) 2001-07-26 2001-07-26 无铬相移掩膜及使用该掩膜的设备

Country Status (1)

Country Link
CN (1) CN1400630A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1325994C (zh) * 2003-12-08 2007-07-11 台湾积体电路制造股份有限公司 无铬膜层相位移光罩及其制造方法与制造半导体装置方法
CN100399508C (zh) * 2004-07-02 2008-07-02 富士通株式会社 半导体制造方法和曝光掩模
US7425393B2 (en) 2003-11-17 2008-09-16 Toppan Photomasks, Inc. Phase shift photomask and method for improving printability of a structure on a wafer
CN103576441A (zh) * 2012-07-26 2014-02-12 S&S技术股份有限公司 用于平板显示器的相移掩模坯件和光掩模
CN104597710A (zh) * 2007-04-02 2015-05-06 台湾积体电路制造股份有限公司 掩模的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425393B2 (en) 2003-11-17 2008-09-16 Toppan Photomasks, Inc. Phase shift photomask and method for improving printability of a structure on a wafer
CN1325994C (zh) * 2003-12-08 2007-07-11 台湾积体电路制造股份有限公司 无铬膜层相位移光罩及其制造方法与制造半导体装置方法
CN100399508C (zh) * 2004-07-02 2008-07-02 富士通株式会社 半导体制造方法和曝光掩模
CN104597710A (zh) * 2007-04-02 2015-05-06 台湾积体电路制造股份有限公司 掩模的制造方法
CN103576441A (zh) * 2012-07-26 2014-02-12 S&S技术股份有限公司 用于平板显示器的相移掩模坯件和光掩模
CN103576441B (zh) * 2012-07-26 2016-08-17 S&S技术股份有限公司 用于平板显示器的相移掩模坯件和光掩模

Similar Documents

Publication Publication Date Title
US4609259A (en) Process for producing micro Fresnel lens
CN1066829C (zh) 形成图形的方法
CN1575437A (zh) 使用光束成型获取椭圆及圆化形状之方法
CN100343757C (zh) 掩模以及使用掩模的制造方法
US5503959A (en) Lithographic technique for patterning a semiconductor device
CN101393387B (zh) 掩膜板及其制造方法
CN101038435A (zh) 晶圆光刻掩模和其制造方法与其晶圆光刻方法
JP4194746B2 (ja) 非吸収性レチクル及びその製造方法
US20090219496A1 (en) Methods of Double Patterning, Photo Sensitive Layer Stack for Double Patterning and System for Double Patterning
CN1132224C (zh) 光掩模和制备电子元件的方法
CN1437069A (zh) 用于轴外照射的光掩模及其制造方法
CN1400630A (zh) 无铬相移掩膜及使用该掩膜的设备
CN1204597C (zh) 相移掩膜的制作方法
CN1193127A (zh) 包括有可变透光率的遮光层的掩模
CN1208691C (zh) 转移图形的方法
CN1085850C (zh) 半色调式相移掩模及其制造方法
CN1261821C (zh) 三维立体掩膜
CN1178275C (zh) 三维立体掩膜
KR20050007176A (ko) 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법
JP2734396B2 (ja) 露光マスク
CN1379445A (zh) 缩小接触窗开口尺寸的微影工艺
CN1264063C (zh) 形成无侧叶现象的光致抗蚀剂层的方法
CN1627185A (zh) 无铬膜层相位移光罩及其制造方法与制造半导体装置方法
US5858577A (en) Phase shift mask and fabrication method thereof
KR0138279B1 (ko) 노광방법 및 이에 사용되는 마스크

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication