CN1389995A - Wcdma系统中捕获随机接入信道前同步码的一种方法和装置 - Google Patents

Abstract

本发明提供一种WCDMA系统中捕获随机接入信道前同步码(Preamble)的方法和装置,基站首先去除扰码和相位旋转的影响,然后通过快速哈达玛变换获得与16个特征码(Signature)序列的相关值,简化了电路,同时利用特征码的以16为周期的特点,在完成L(L为16的倍数)个相关运算后才进行快速哈达玛变换,进一步降低了器件的功耗。

Description

WCDMA系统中捕获随机接入信道前同步码的一种方法和装置

本发明涉及移动通信领域中的基站接收系统，尤其涉及WCDMA系统中捕获随机接入信道前同步码的一种方法和装置。

在移动通信系统中，基站通过捕获接入信道来获得与移动台的同步。移动台到基站距离的不同，导致基站所接收到的接入信道信号相位不确定，需要搜索所有可能的相位点来获得同步。

IS-95系统中，移动台在接入信道上初始发射时，首先以全速率发送前置码序列。前置码序列由全0(实际工作时用’+1’表示0，’-1’表示1)帧构成，相应扩频后的发送序列即是接入信道的PN码扩频序列。因而只需将接收信号与不同时延的PN码序列进行相关即可。IS-95系统的同步电路通常采用匹配滤波器或滑动相关器，匹配滤波器因为空间积分，其同步时间较短但电路体积与功耗较大，滑动相关器因为时间积分，其电路体积与功耗较小但同步时间较长。在结构上，匹配滤波器由两个带抽头的存储电路、一组乘法器和一个积分器构成。存储电路的抽头数量与积分区间码片的数量相同。一个存储电路提供接收信号，另一个存储电路提供本地扩频码。乘法器完成接收信号与本地扩频码的相乘。积分器将乘积结果求和。该和值作为相关值输出。滑动相关器由一个乘法器和一个积分器组成。接收信号与本地扩频码相乘，积分器在积分时间内对乘法器的输出进行累加。积分器的最终输出即为该相位点的相关值。为了能够快速建立初始同步，可以使用多个滑动相关器，以高于接收信号速率的时钟并行工作，具体介绍情况可以见相关专利CN1116477A、CN1114118A。为了降低虚警概率，在搜索到同步相位点并经过多次验证后，才结束同步捕获过程。

如图1(a)所示，在IS-95系统中，移动台在接入信道上进行初始发射时，首先以全速率发送前置码序列。前置码序列由全0(实际工作时用’+1’表示0，’-1’表示1)帧构成，相应扩频后的发送序列即是接入信道的PN码扩频序列。因而只需将接收信号与不同时延的PN码序列进行相关即可。

与IS-95系统不同，WCDMA系统随机接入信道引入了前同步码结构，在移动台发送端，一个前同步码由重复256次的长度为16的特征码序列与长度为4096的扰码相乘后经过相位旋转获得，即： $S_c\left(t\right)=S_c\left(t\right)\×S_i\left(t\right)\×e^{j(\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}t)}----\left(1\right)$

其中S_c(t)为扰码序列；S_i(t)为长度为16的特征码，重复256次构成的序列，共有16种可能的特征码取值；

为相位旋转；t＝0，1，2，…，4095。因此，在基站接收端需要去除扰码和特征码，并进行相位旋转后，才能通过积分获得相关值。

参考IS-95系统，一种最显而易见的实现方法是将方程式(1)的结果取共轭(复数运算)作为本地序列，与接收信号进行相关运算，如图1(b)所示。由于特征码存在16种可能的取值，对应存在16种可能的本地序列，需要16路相同的相关运算电路，电路结构过于庞大，器件功耗高。因此，有必要根据前同步码的特点，设计一种全新的同步捕获电路。

本发明的目的是，结合前同步码的特点，在去除特征码成分时，采用快速哈达玛变换(FHT)，一次性获得与16个可选特征码序列的相关值，简化硬件电路。

本发明的另一个目的是，由于利用了特征码以16为周期的特点，在完成L(L为16的倍数)个相关运算后才进行快速哈达玛变换，而不是每16个相关运算后均进行快速哈达玛变换，进一步降低了器件功耗。

本发明是这样实现的：一种WCDMA系统中捕获随机接入信道前同步码的方法，包括以下步骤：

a)接收来自移动台的输入数据；

b)与基站本地解扰码序列相乘，去除相位旋转成分和扰码成分；

c)进行相关运算，所述相关运算包括将相关结果按照16为周期进行循环移位积分；

d)将所述积分值进行快速哈达玛变换，以去除特征码成分；

e)根据与16个可选特征码的相关结果，分别与判决门限进行比较，确定所述相位点是否为同步相位点，并确定同步相位点所使用的特征码。

下面先对本发明方法的原理进行说明。

假设移动台发送的前同步码为： $S\left(t\right)=S_c\left(t\right)\×S_i\left(t\right)\×e^{j(\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}t)}----\left(2\right)$

其中S_c(t)为扰码序列；S_i(t)为长度为16的特征码，重复256次构成的序列，共有16种可能的特征码取值；t＝0，1，2，…，4095。则基站接收到的前同步码为(考虑理想情况，假设不存在噪声)： $R\left(t\right)=S_c(t-\mathrm{\δ})\×S_i(t-\mathrm{\δ})\×e^{j[\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}(t-\mathrm{\δ})]}----\left(3\right)$

其中δ为路径延时导致的相位点延时；t＝0，1，2，…，4095+δ；当t＜δ时，S_c(t-δ)、S_i(t-δ)及

的取值为’0’  (不同于’+1’、’-1’，即表示发送端没有发送信号)。接收信号首先与本地解扰码进行L个相关运算，相关输出为： $S_c(t+\mathrm{\γ}+\mathrm{kL})\×S_i(t+\mathrm{\γ}+\mathrm{kL})\×e^{j[\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}(t+\mathrm{\γ}+\mathrm{kL})]}\×S_c^{\′}(t+\mathrm{\λ}+\mathrm{kL})\×e^{-j[\frac{\mathrm{\π}}{2}+\frac{\mathrm{\π}}{2}(t+\mathrm{\λ}+\mathrm{kL})}]----\left(4\right)$

其中t＝0，1，2，…，L-1；(γ+kL)为进行相关运算时输入数据的相位延时；λ为需要搜索的相位延时；k＝0，1，2，…，(4096+δ-L)mod L。不妨设： $S_c(t+\mathrm{\γ}+\mathrm{kL})\×S_i(t+\mathrm{\γ}+\mathrm{kL})\×e^{j[\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}(t+\mathrm{\γ}+\mathrm{kL})]}\×S_c^{\′}(t+\mathrm{\λ}+\mathrm{kL})\×e^{-j[\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}(t+\mathrm{\λ}+\mathrm{kL})]}$

      ＝X(16i+j)×S_i(16i+j)    (5)其中

     t＝0，1，2，…，L-1； $i=\frac{t-\left(t\mathrm{mod}16\right)}{16};$

     j＝t mod 16。则 $\underset{t=0}{\overset{L-1}{\mathrm{\Σ}}}[S_c(t+\mathrm{\γ}+\mathrm{kL})\×S_i(t+\mathrm{\γ}+\mathrm{kL})\×e^{j[\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}(t+\mathrm{\γ}+\mathrm{kL})]}\×S_c^{\′}(t+\mathrm{\λ}+\mathrm{kL})\×e^{-j\[\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}(t+\mathrm{\λ}+\mathrm{kL})]}]$ $=\underset{i=0}{\overset{\frac{L-16}{16}}{\mathrm{\Σ}}}\underset{j=0}{\overset{15}{\mathrm{\Σ}}}[X(16i+j)\×S_i(16i+j)]=\underset{i=0}{\overset{\frac{L-16}{16}}{\mathrm{\Σ}}}[X\left(16i\right)\×S_i\left(0\right)]+\underset{i=0}{\overset{\frac{L-16}{16}}{\mathrm{\Σ}}}[X(16i+1)\×S_i\left(1\right)]+\·\·\·+$ $\underset{i=0}{\overset{\frac{L-16}{16}}{\mathrm{\Σ}}}[X(16i+15)\×S_i\left(15\right)]=Y_0+Y_1+\·\·\·+Y_{15}----\left(6\right)$

对16个积分结果：Y₀、Y₁、…、Y₁₅，进行快速哈达玛变换，得到与16个可选特征码的16个相关结果：Z₀、Z₁、…、Z₁₅。即：

[Z₀  Z₁  Z₂  Z₃  Z₄  Z₅  Z₆  Z₇  Z₈  Z₉  Z₁₀  Z₁₁  Z₁₂  Z₁₃  Z₁₄  Z₁₅]＝[Y₀  Y₁Y₂  Y₃  Y₄  Y₅  Y₆  Y₇  Y₈  Y₉  Y₁₀  Y₁₁  Y₁₂  Y₁₃  Y₁₄  Y₁₅]×

将16个相关结果分别与判决门限比较，确定该相位点是否为同步相位点，对于同步相位点，确定所使用的特征码。

这里补充对L进行说明，L为满足一定捕获概率和虚警概率所必需的，等于16正整数倍的最少相关次数。

根据CDMA的原理，如果进行相关运算的相位点不是同步的相位点，那么输入门限判决器的值为噪声功率；如果进行相关运算的相位点是同步的相位点，那么输入门限判决器的值为信号功率。噪声功率超过门限值的概率称为虚警概率，信号功率超过门限值的概率称为捕获概率。由理论推导可知，噪声过门限的概率为： $P_f={\∫}_{\mathrm{\θ}}^{\∞}\frac{e^{-Z/V}}{V}\mathrm{dZ}=e^{-\mathrm{\θ}/V}----\left(8\right)$

其中Z为门限判决器的输入，θ为门限判决器的门限值，V为噪声功率。信号过门限的概率为： $P_d={\∫}_{\mathrm{\θ}}^{\∞}\frac{e^{-(z+{M_D}^2)/V}}{V}\·B_0\left(\frac{2\sqrt{{M_D}^{2}Z}}{V}\right)\mathrm{dZ}----\left(9\right)$

其中B₀(·)为0阶改进型贝塞尔函数，M_D ²为解扩后的信号功率。为了简便起见，一般取门限判决器的门限值为噪声功率的正整数倍。由于解扩后的信号功率M_D ²正比于相关次数L的平方。根据系统要求的捕获概率和虚警概率，可以综合地确定门限判决器的门限值θ与相关次数L。

下面，参照附图，对于熟悉本技术领域的人员而言，从对本发明的详细描述中，本发明的上述和其他目的、特征和优点将显而易见。

图1(a)是IS-95系统与WCDMA系统移动台随机接入信道的结构示意图；

图1(b)是参考IS-95系统的一种WCDMA系统随机接入信道前同步码的捕获方法的结构示意图；

图2是本发明实现捕获随机接入信道前同步码方法的流程图；

图3是本发明的一个基本的装置框图；

图4是根据本发明第一个较佳实施例的构成示意图；

图5是根据本发明第二个较佳实施例的构成示意图。

请参看图2，下面根据该流程图，对本发明的实现过程进行说明。由于移动台离基站位置的不确定性，基站必须搜索随机接入信道前同步码所有可能的相位点，以获得与移动台的同步。一个前同步码由重复256次的长度为16的特征码序列与长度为4096的扰码相乘后经过相位旋转获得，即 $S_c\left(t\right)\×S_i\left(t\right)\×e^{j(\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}t)}----\left(10\right)$

其中S_c(t)为扰码序列；S_i(t)为长度为16的特征码，重复256次构成的序列，共有16种可能的特征码取值；

为相位旋转；t＝0，1，2，…，4095。因此，在接收端需要去除扰码、特征码及相位旋转后，才能通过积分获得相关值。

基站接收端在信号接收过程中，首先由步骤S1进行初始化，该过程进行初始化设置，i＝P-1，k＝0。其中i表示输入数据的位置，i＝0，1，2，…，4095；k表示搜索相位点的位置，k＝1-P，2-P，3-P，…，0。由于存在路径延时，导致在0到P-2个位置处，发送端可能没有发送信号。设置i＝P-1，保证了输入数据的有效性。设置k＝0，相当于搜索第P-1个相位点；k＝1-P，相当于搜索第0个相位点。P为移动台距离基站最远时所产生的最大相位延时，也即基站需要搜索的相位点数，设移动台距离基站最远距离为D(D为系统参数)，则P为不小于

的正整数，其中C为光速，T_c为一个码片的时间；由步骤S2输入第i个信号R(i)，先后经过步骤S3和S4去除相位旋转成分和扰码成分，即接收信号R(i)先后乘以相位旋转的共轭和扰码序列，也将该两个乘积称为基站本地解扰码序列；由于特征码序列以16为周期，所以需进入步骤S5，将去除扰码及相位旋转后的输出以16为周期进行循环移位积分，具体说来，即是将第i个相关结果累加到积分器的第(i mod 16)个存储器中；接着在步骤S6中判断是否进行了L次运算，L为满足一定捕获概率和虚警概率所必需的，等于16正整数倍的最少相关次数，如果没有完成L次运算，转入步骤S7，i累加1，回到步骤S2，重复以上过程；如果完成了L次运算，转入步骤S8，将16个存储器内的结果进行快速哈达玛变换，一次性获得与16个可选特征码序列的相关值[Z0，Z1，...Z15]；为了消除相位误差的影响，需在步骤S9中对[Z0，Z1，...Z15]的实部和虚部进行平方和运算；接着在步骤S10中将16个平方和结果与门限比较，在步骤S11中判断该相位点是否为同步相位点，如果为同步相位点，则进入步骤S12，确定所使用的特征码，然后进入步骤S13，k递减1，即选取下一个相位点；否则直接由步骤S11进入步骤S13；最后，在步骤S14中判断是否完成了所有P个相位点的搜索，如果完成了所有相位点的搜索，则结束该流程；否则转入步骤S7，i累加1，回到步骤S2，重复以上过程，对下一个相位点进行搜索。

图3示出本发明的一个基本的装置框图，包括来自基站接收端的接收信号30、本地解扰码发生器31、相位选择器32、先进先出移位寄存器33、乘法器模块34、积分器模块35、快速哈达玛变换模块36、平方和模块37、门限判决器38。本地解扰码发生器31输出没有时延的本地解扰码序列(即发送端扰码序列与相位旋转序列共轭的乘积)。本地解扰码序列输入到先进先出移位寄存器33中，从移位寄存器33不同输出抽头输出的序列对应着解扰码序列的不同延时相位点。移位寄存器33的抽头位置由相位选择器32决定。相位选择器32根据门限判决器38的输出控制移位寄存器33的抽头数目和位置。来自基站接收端的接收信号30与移位寄存  33输出的解扰码序列输入到乘法器模块34进行相关运算。同一相位点的连续的相关结果输入到积分器模块35进行周期为16的循环移位积分。每一个相位点完成L次相关运算后，将积分器模块35中相应的16个积分结果在快速哈达玛变换模块36中进行快速哈达玛变换，并将这16个积分结果清零。每个相位点的快速哈达玛变换的16个输出结果(分I、Q两路)在平方和模块37中合并，并将16个平方和结果在门限判决器38中分别与门限值进行比较。相位选择器32根据门限判决器的结果，对移位寄存器33进行控制，直到完成所有相位点的搜索。

下面结合图4和图5，对实现本发明装置的较佳实施例进行说明。所有实施例均使用VHDL语言描述算法，采用Xilinx公司的FPGA芯片硬件实现。

图4示出根据本发明的第一实施例的装置方框图。该装置包括来自基站接收端的接收信号40、本地解扰码发生器41、相位选择器42、先进先出移位寄存器43、N个乘法器44、N个积分器45、快速哈达玛变换模块46、平方和模块47、门限判决器48。本地解扰码发生器41输出没有时延的本地解扰码序列(即发送端扰码序列与相位旋转序列共轭的乘积)。本地解扰码序列输入到长度为P(P为需要搜索的相位点数)的先进先出移位寄存器43中，从移位寄存器43不同输出抽头输出的序列对应着解扰码序列的不同延时相位点。移位寄存器43根据相位选择器42的输出决定抽头位置。相位选择器42根据门限判决器48的输出决定是否需要更改搜索相位点。本实施例使用了N个相关器49(一个相关器由一个乘法器和一个积分器组成，故N个相关器49由N个乘法器44和N个积分45组成)，在M倍码片速率时钟作用下并行工作，在一个积分区间内(L个码片时间)可进行M×N个不同相位点的搜索。来自基站接收端的接收信号40与移位寄存器43输出的M×N个解扰码序列输入到N个乘法器44进行相关运算。对于M×N个相位点中的第i个相位点，将其L个相关结果中的第i个相关结果累加到第(j mod N)个积分器(一个积分器由一个加法器和16×M个存储器组成)的第[

×16+(i mod 16)]个存储器中。完成L次相关运算后，将第(j mod N)个积分器中

×16到

×16+15这16个存储器中的结果在快速哈达玛变换模块46中进行快速哈达玛变换，并将相应的存储器清零。将每个相位点的快速哈达玛变换的16个输出结果(I、Q两路)在平方和模块47中合并，并将16个平方和结果在门限判决器48中分别与门限值进行比较。如果一个相位点的16个平方和结果都没有过门限，则控制相位选择器42，改变移位寄存器43抽头位置，进行下一相位点的搜索；否则不改变抽头位置，对此相位点进行验证。如果对同一个相位点经过K次验证，均有相同的特征码超过门限，则可以判定为捕获到了一个同步相位点。由于使用了相关器，对相位点的搜索可以使用可变步长方式(即在每个积分区间内，搜索的相位点和验证的相位点的总数目固定为M×N个，但搜索的相位点数目可以不同)，对超过门限的相位点立即进行验证，其它相关器继续进行剩余相位点的搜索，以充分利用相关器资源。

图5示出根据本发明的另一实施例的装置方框图。

该装置包括来自基站接收端的接收信号50(包括V个移位寄存器)、本地解扰码发生器51、相位选择器52、先进先出移位寄存器53、V个乘法器54、16个积分器55、快速哈达玛变换模块56、平方和模块57、门限判决器58。

本地解扰码发生器51输出没有时延的本地解扰码序列，输入到长度为V的先进先出移位寄存器53。移位寄存器53在相位选择器52的作用下，将连续V个本地解扰码一次性输入到匹配滤波器59(一个匹配滤波器59由V个乘法器54和16个积分器55构成)。在一个积分区间(P个码片时间)内，匹配滤波器59中的扰码保持不变。在一个积分区间的第j个码片时间内，对匹配滤波器59中V个乘法器54的输出值，进行间隔为16的积分，即第i个乘法器的输出值累加到第(i mod 16)个积分器(一个积分器由一个( +1)输入加法器和P个存储器组成)的第j个存储器。在下一P个码片时间内，移位寄存器53在相位选择器52的作用下，将抽头位置相同的连续V个本地解扰码一次性输入到匹配滤波器59，重复上述过程，直到完成长度为L(L为V的倍数)的相关。将积分长度为L的16个积分器中的第j个存储器的结果(对应于第j个相位点)输入快速哈达玛变换模块56进行快速哈达玛变换，并将相应的存储器清零，然后在平方和模块57中对快速哈达玛变换的16个输出结果(I、Q两路)进行平方和运算。将16×P个平方和结果分别与门限判决器58中的门限值进行比较，判断是否捕获到了一个同步相位点，如果捕获到一个同步相位点，则进一步确定所使用的特征码。由于使用了匹配滤波器，对相位点的搜索不能使用可变步长方式(即在验证相位点的同时，无法搜索新的相位点)。本实施例通过选择合适的积分长度L和匹配滤波器长度V，使得本装置能在规定的时间内完成所有相位点的搜索，并满足规定的捕获概率和虚警概率，不需要进行相位点的验证。

本发明涉及的装置，在接收端首先去除扰码及相位旋转的影响，然后再去除特征码成分。在去除特征码成分时，由于使用了快速哈达玛变换，一次性获得与16个可选特征码序列的相关值，简化了硬件电路；由于利用了特征码以16为周期的特点，在完成L(L为16的倍数)个相关运算后才进行快速哈达玛变换，降低了器件功耗。快速哈达玛变换中的矩阵为稀疏矩阵，每一行和每一列只含有两个非零元素。矩阵的乘积操作在硬件实现时可以简化为加或减操作。由此可知，每进行一次稀疏矩阵的乘积操作，需要进行16次加减法运算，完成一次快速哈达玛变换算法，总共需要4×16次加减法运算。如果直接与16个可选特征码进行相关运算，总共需要15×16次加减法运算。两者相比，本发明明显减少了加减法器的使用数目。如果每16个相关运算后均进行快速哈达玛变换，在完成L(L为16的倍数)个相关运算后，共进行了

次快速哈达玛变换。而在完成L(L为16的倍数)个相关运算后才进行快速哈达玛变换，只进行了一次快速哈达玛变换，但产生的效果是相同的。由于快速哈达玛变换模块工作次数明显减少，降低了器件功耗。根据COSSAP仿真结果，使用本算法实现WCDMA系统中随机接入信道前同步码的捕获并确定同步相位点所使用的特征码，没有额外增加处理时间。使用Xilinx公司的FPGA芯片实现本算法，与图1(b)所示的方法相比，明显降低了芯片资源与功耗。

Claims (21)

1、一种WCDMA系统中捕获随机接入信道前同步码的方法，包括以下步骤：

a)接收来自移动台的输入数据；

b)与基站本地解扰码序列相乘，去除相位旋转成分和扰码成分；

c)进行相关运算，所述相关运算包括将相关结果按照16为周期进行循环移位积分；

d)将所述积分值进行快速哈达玛变换，以去除特征码成分；

e)根据与16个可选特征码的相关结果，分别与判决门限进行比较，确定所述相位点是否为同步相位点，并确定同步相位点所使用的特征码。

2、根据权利要求1所述的方法，其特征在于，所述基站本地解扰码序列为： $S_c\left(t\right)\×{\left[e^{j(\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}t)}\right]}^{*}$

其中t＝0，1，2，…，4095；S_c(t)为移动台发出的扰码序列， 为相位旋转。

3、根据权利要求1所述的方法，其特征在于，所述方法进一步包括完成L个相关运算后，将16个积分结果进行快速哈达玛变换。

4、根据权利要求1所述的方法，其特征在于，所述L为16的倍数。

5、根据权利要求1所述的方法，其特征在于，所述步骤c中，所述循环移位积分采用第i个相位点的第j个相关结果累加到积分器中第i个相位点所对应的16个存储器的第(j mod 16)个存储器上实现。

6、一种WCDMA系统中捕获随机接入信道前同步码的装置，包括：

本地解扰码发生器，用于输出无时延的本地解扰码序列；

相位选择器，决定是否需要更改搜索相位点；

移位寄存器，接收所述本地解扰码发生器输出的解扰码序列，并根据相位选择器的输出决定输出抽头的位置；

相关运算模块，将接收信号与移位寄存器输出的解扰码序列进行相关运算；

快速哈达玛变换模块，对所述相关运算模块输出结果进行快速哈达玛变换；

平方和模块，将16个快速哈达玛变换的输出进行平方和合并；

门限判决器，根据所述16个平方和结果分别与门限值进行比较，用于确定是否捕获到一个同步相位点。

7、根据权利要求6所述的装置，其特征在于，所述移位寄存器为先进先出移位寄存器。

8、根据权利要求6所述的装置，其特征在于，所述相关运算模块包括若干个积分器和乘法器。

9、根据权利要求8所述的装置，其特征在于，所述积分器包括加法器和存储器。

10、根据权利要求8或9所述的装置，其特征在于，在所述相关运算模块，所述一个积分器的输入端与所述一个乘法器的输出端相连，组成一个相关器。

11、根据权利要求8或9所述的装置，其特征在于，在相关运算模块中，所述V个乘法器的输出端与所述16个积分器的输入端相连，构成一个匹配滤波器。

12、根据权利要求11所述的装置，其特征在于，所述匹配滤波器的长度等于V。

13、根据权利要求10所述的装置，其特征在于，所述移位寄存器的长度等于需要搜索的相位点数P。

14、根据权利要求6所述的装置，其特征在于，所述移位寄存器根据门限判决器的输出，确定是否需要更改搜索相位点。

15、根据权利要求11所述的装置，其特征在于，所述匹配滤波器长度V为16的倍数。

16、根据权利要求10所述的装置，其特征在于，所述一个积分器包括一个加法器和16×M个存储器组成。

17、根据权利要求11所述的装置，其特征在于，所述一个积分器包括一个(V/16+1)输入加法器和P个存储器组成。

18、根据权利要求16所述的装置，其特征在于，所述M表示相关运算模块的工作时钟是码片速率时钟的倍数。

19、根据权利要求10所述的装置，其特征在于，所述相关器的个数N满足：

                     (L×P)/(M×N)＜4097-P

其中L取决于移动台允许的捕获概率和虚警概率，所述P为需要搜索的相位点数，所述M表示相关运算模块的工作时钟是码片速率时钟的倍数。

20、根据权利要求11所述的装置，其特征在于，所述乘法器个数V满足：

                      L/V×P＜4097-P

其中L取决于移动台允许的捕获概率和虚警概率，所述P为需要搜索的相位点数。

21、根据权利要求11所述的装置，其特征在于，所述移位寄存器的长度等于V。

Images