CN1347216A - 可配置w－cdma多径对齐方法及装置 - Google Patents

Abstract

本发明公开了WCDMA专用物理信道解调过程所采用的RAKE接收机中的多径对齐的方法及使用这种方法的多径对齐装置。为了实现WCDMA专用物理信道的解调,本发明提供了一种可配置的WCDMA用户多径的对齐装置。该装置的作用是实现用户多径在时间上的对齐,从而为RAKE合并提供一个前提。所谓对齐是指在合并过程中,各条径相对应的数据在时间上相互对齐,在电路逻辑上如果依次处理各条径,则在一个处理周期里得到各条径的数据符号是对应的是发端的同一数据符号。多径数据经过缓存后可以通过配置多径的数据输出的偏移来保证多径的对齐。并可以根据需要同时得到一条径相邻几个chip的数据。多径的对齐范围与对齐中的重载点(即多径对齐的基准)、多径的时间差有关。

Description

可配置W-CDMA多径对齐方法及装置

(一)技术领域：

本发明涉及第三代移动通信中WCDMA(宽带码分多址)系统，具体说主要涉及移动通信系统WCDMA中下行专用物理信道解调过程中多径对齐的装置和方法。

(二)背景技术：

多径的RAKE合并是DPCH解调中最基本也是最核心的部分。在无线通信的各个频段总是存在着大量的各种类型的多径干扰。长期以来抗多径干扰始终是一个难于解决的问题。一般采取的方法是排除干扰和变害为利。前者的设想是把最强的有用信号分离出来，而排除其他路径来的干扰信号，这就是采用分集技术的基本思路。后者的设想是把不同路径来的不同延迟的信号在接收端从时间上对齐相加，合并成较强的有用信号，这就是所谓RAKE合并的基本思想。RAKE合并可以有效解决多径干扰问题。一般的接收机把多径当作干扰看待，而RAKE接收机利用了多径成分，从而提高了系统性能。

在合并处理中，不同信号输入分别加权，然后累加在一起

r(t)＝a₁r₁(t)+a₂r₂(t)+……+a_Mr_M(t) $r\left(t\right)=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{a}_i{r}_i\left(t\right)$

其中r_i(t)为第i个信号的包络，a_i为第i个信号的加权因子。

最大比合并就是在合并时使各条径之间相位对齐(使之互相相干)，从而实现相干叠加，最大限度的利用信号的能量，进一步提高信噪比。加权因子为各路信号的信噪比的平方根，即 $r\left(t\right)=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}\sqrt{\mathrm{SN}{R}_i}{r}_i\left(t\right)$

其中SNR_i为第i路信号的信噪比。最大比合并后其输出信噪比为各路输入信号信噪比之和，即 $\mathrm{SNR}=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}\mathrm{SN}{R}_i$

(三)发明内容：

本发明的目的是提出一种用于WCDMA专用物理信道解调RAKE接收机多径对齐的方法以及采用这种方法的一种结构简单、处理能力强的装置。

移动台DPCH解调过程中所采用的RAKE合并实际上就是一种最大比合并。在多径RAKE合并过程中，首先要将同一用户的各条有效的多径对齐，所谓有效是指在多径的搜索过程中确定为可以用于解调的那些径。完成对齐之后，就可以将同一用户不同径的相应位置上的数据进行合并，把各条径的能量合并起来，从而实现最优合并，以达到提高信噪比的目的。

多径在时间上位置的确定主要依靠搜索部分来完成，搜索单元在不同的位置上将收到的信号与用户的信道化码和扰码的异或进行相关，通过对相关结果的判断来确定多径的位置，并且确定那些多径可以用于解调(取相关结果最大并且大于阈值的那些径)，并将搜索结果通知给解调单元。

在多径RAKE合并过程中，首先要将同一用户的各条有效的多径对齐，所谓有效是指在多径的搜索过程中确定为可以用于解调的那些径。完成对齐之后，就可以将同一用户不同径的相应位置上的数据进行合并，把各条径的能量合并起来，从而实现最优合并，以达到提高信噪比的目的。

可配置WCDMA多径对齐方法的特征在于通过参数的配置利用RAM的缓存功能将各条多径相对应的数据在处理时间上对齐输出。所述多径参数的配置是根据多径搜索所得到的多径的位置以及数据处理中对多径对齐点位置的要求信息进行计算，将计算结果配置到控制寄存器中。多径信息寄存器是控制RAM的读写地址，从而完成对齐。根据需要对齐多径的最大数目和需要对齐的范围确定RAM的数目和深度，通过配置多径控制寄存器控制其读写地址，利用数据写入和读出的时间差完成相互之间位置上的对齐，假设对齐多径的最大数目为4，对齐的范围为256chip，由于数据采样采用4倍chip速率，I、Q两路数据各为6bit宽，故采用RAM深度为1024，宽度为12。多径对齐点位置作为多径的配置信息按照用户来处理，即属于同一条径的对齐点信息是相同的。多径对齐点位置的要求可以是任意的，即可以将任意1/4chip精度的位置处作为多径的对齐点。

本装置的功能是完成多径的1/4CHIP精度对齐。对齐的基准点设置为系统定时中(128×N)chip处，则只要多径在时间上的差值不超过120chip，则均可以完成对齐。在16倍chip时钟下，最多可以支持64条多径。

本装置的结构如图1所示：内部的关键结构是4个1024^*12的双口RAM。

本装置的输入输出端口：

输入：-clock系统时钟-reset系统异步复位-Isig经缓冲的I路A/D输入，速率为4倍chip速率-Qsig经缓冲的Q路A/D输入，速率为4倍chip速率-frame_start RAM写地址计数同步信号，周期是1024clock的整数倍，1clock宽度的正脉冲-path 来自码发生器的多径标号，周期64clock的计数信号-lockaddr RAM写地址锁定信号，周期64clock，1clock宽度的正脉冲-offset 多径偏移，与path对应，数据保持1clock

输出：-Iout4chip I路连续4个chip(6bit/chip，低位chip在前，高位chip在后)-Qout4chipQ路连续4个chip(6bit/chip，低位chip在前，高位chip在后)本发明有益效果：可配置W-CDMA多径对齐方法及装置结构简单，处理能力强。

(四)附图说明：

图1为Prebuffer模块的结构图；

图2为多径位置对重载点影响的示意图；

(五)具体实施方式：

从片外RAM读出的DPDCH的I、Q两路数据均为6BIT，先合并成12BIT(I路数据在高，Q路在低)，再同时写入片内的4片RAM。4片RAM的写地址依次相差4，具体写地址的产生方法为：由两个经Framestart同步的计数器cnt16和cnt256产生，其中cnt16为一个4位的计数器，cnt256为一个8位的计数器，但cnt256除受Framestart的同步外，还以cnt16的4位全高为计数使能。同时，cnt16的4位全高，还是一个8BIT宽的移位寄存器的使能，移位寄存器的各位从低到高分别是：cnt156，cnt256-d1，cnt256-d2，cnt256-d3，且它们分别是4片RAM写地址的高8位，而4片RAM的写地址的低2位是相同的，为cnt16的高2位。这样使得4片RAM之间的写地址依次差4。并且4片RAM的写使能均为当cnt16的低2位为低时有效，这样，使得4拍写一个数据，由于是16倍钟，故也体现了4倍采样。

4片RAM的读地址是相同的，由于写RAM时的地址是依次差4的，故对每一径来说，读出的都是相临的4CHIP的数据。读地址的产生方法为：当Prebuf_lock为‘1’时，当时的RAM0写地址加32作为当时4CHIP时间段内的参考读地址，4片RAM的读地址ram-ra由参考读地址加上径所在的偏移即可。

将从4片RAM中所读得的12数据按I、Q路分开，分别得到4CHIP的I路和Q路的24BIT数据，将这24位按先到的放低位，后到的放高位来组织，即得出连续的I路和Q路的相邻4CHIP数据。

配置信息主要包括多径重载点(即用户多径对齐的基准点)和数据读出时的偏移地址。这两个参数根据搜索结果得到，通过搜索可以得到多径的位置，根据其位置可以决定重载点，利用重载点和径实际位置的偏移计算出偏移地址。在读取每一径的数据时，只要将偏移地址送给对齐装置即可得到相应的数据。

在本装置中每64拍起始时会将写地址锁存作为基准，在此基础上加上(32+各条径的偏移地址)即为此径的读地址。这样就利用本装置的缓存作用完成同一用户不同径之间的对齐。由于最大支持64条径，故一个处理周期为64拍，采用16倍钟，则周期为4chip，而每一条径的输出为相邻4chip的数据。

用户多径对齐的位置是系统定时中(128×N)chip(N＝0，1，……299)。用户多径相对于DPDCH解调部分系统定时帧头的偏移是(256×n+x)chip，其中n＝0，1，……149，x为多径的传播延时，它的值可以大于256。此时若发生用户几条多径位于(256×n)chip两边的情况，则无法将其对齐到(256×n)chip处，而在(128×N)chip中，可以找到一个N值，使得在这个位置上可以完成对齐。由于对齐装置的实际深度为248chip，故只要用户多径间最大偏移不超过120chip，则均可找到一个合适的N值完成对齐。

一个新的用户数据准备解调前，配置模块在确定此用户多径的重载点(即N值)时，如果同时有两个N值满足条件，则选择离多径较远的那一个作为重载点。如果多径向前漂移，则尽量保持重载点不变，若向后飘，则选择较远的重载点，但需要注意不要使新的重载点在旧的之前。这样作是为了防止多径向前漂移，越过了重载点，使得新的重载点在旧的之前，这样在解调中会丢失数据。如图2所示。

此时在解调旧的一帧时，会丢失最后的128chip的数据。

多径数据读出时偏移值的确定可以根据以下公式得到，若重载点为(128×N)chip，多径位置为(128×N+n+m/4)chip，则偏移量为(n×4-31+m)。

这样便可实现多径的可配置的对齐。

Claims (6)

1.可配置WCDMA多径对齐方法，其特征在于：通过参数的配置利用RAM的缓存功能将各条多径相对应的数据在处理时间上对齐输出。

2.如权利要求1所述的可配置WCDMA多径对齐方法，其特征在于：所述多径参数的配置是根据多径搜索所得到的多径的位置以及数据处理中对多径对齐点位置的要求信息进行计算，将计算结果配置到控制寄存器中。

3.如权利要求1所述WCDMA多径对齐方法，其特征在于：多径信息寄存器是控制RAM的读写地址，从而完成对齐。

4.如权利要求1所述的WCDMA多径对齐方法，其特征在于：根据需要对齐多径的最大数目和需要对齐的范围确定RAM的数目和深度，通过配置多径控制寄存器控制其读写地址，利用数据写入和读出的时间差完成相互之间位置上的对齐。

5.如权利要求1中所述WCDMA多径对齐方法，其特征在于：多径对齐点位置作为多径的配置信息按照用户来处理，即属于同一条径的对齐点信息是相同的，多径对齐点位置的要求可以是任意的，即可以将任意1/4chip精度的位置处作为多径的对齐点。

6.可配置WCDMA多径对齐装置，其特征在于：本装置内部的关键结构是4个1024^*12的双口RAM，本装置的输入输出端口包括：

(1)输入：--clock系统时钟；--reset系统异步复位；--Isig经缓冲的I路A/D输入，速率为4倍chip速率；--Qsig经缓冲的Q路A/D输入，速率为4倍chip速率；--frame_start RAM写地址计数同步信号，周期是1024clock的整数倍，1clock宽度的正脉冲；--path来自码发生器的多径标号，周期64clock的计数信号；--lockaddrRAM写地址锁定信号，周期64clock，1clock宽度的正脉冲；--offset多径偏移，与path对应，数据保持1clock

(2)输出：--Iout4chip I路连续4个chip(6bit/chip，低位chip在前，高位chip在后)；--Qout4chip Q路连续4个chip(6bit/chip，低位chip在前，高位chip在后)

Images