CN1317844C - 一种实现gps标准时间的方法 - Google Patents

Abstract

一种实现GPS标准时间的方法，其装置包括一GPS时钟模块、一时钟发生器和至少一块单板，所述GPS时钟模块通过信号线与所述时钟发生器连接，所述时钟发生器通过信号线与所述至少一块单板连接；所述方法包括以下步骤：所述GPS时钟模块接收GPS卫星系统的信号，提取1秒脉冲信号和GPS报文，并以该1秒脉冲信号为基准锁相产生基准信号，所述基准信号包括2秒脉冲信号、16chip信号、10MHz信号，以及由所述GPS报文形成的相应日期时间消息；所述时钟发生器选择所述GPS时钟模块发送过来的基准信号，产生多路信号，发送给所述至少一块单板；所述至少一块单板产生所述GPS标准时间。本发明方法以GPS系统提供的全球统一时间基准作为目标系统的时间基准，提供了有效的校正机制。

Description

一种实现GPS标准时间的方法

技术领域

本发明涉及移动通信领域和嵌入式系统领域，具体涉及一种在所述两个领域中实现GPS标准时间的方法。

背景技术

目前在移动通信领域和嵌入式系统领域中获取系统时间，一般是利用CPU本身提供系统时钟，在系统上电的时候设置系统时间的初值，而后依据CPU时钟来确定系统时间。具体实现方法是在系统内部设置一个高频时钟，对高频时钟进行分频处理，获取一个比较小的单位时间，如10ms，然后利用中断进行纪录。这种方法有如下的缺点：

1系统时间的准确度与CPU和单板的设计相关；

2用户自己设置时间的基准不精确；

3用户手工操作误差很大；

4高频时钟独立运行时没有时钟参考点，因此长时间运行累计误差较大；

5没有一定的校正标准；

6系统和系统之间，模块和模块之间缺乏时间的统一性和同步性。

发明内容

本发明的目的在于提供一种实现GPS标准时间的方法，利用GPS卫星系统，克服现有技术的移动通信领域和嵌入式系统领域中获取系统时间的缺点，实现移动通信领域和嵌入式系统领域中时间的准确性、可校正性、统一性和同步性。

本发明的技术方案如下：

一种实现GPS标准时间的方法，适用于包括一GPS时钟模块、一时钟发生器和至少一块单板的装置中，所述GPS时钟模块通过信号线与所述时钟发生器连接，所述时钟发生器通过信号线与所述至少一块单板连接；所述方法包括以下步骤：

a)所述GPS时钟模块接收GPS卫星系统的信号，提取1秒脉冲信号和GPS报文，并以该1秒脉冲信号为基准锁相产生基准信号，所述基准信号包括2秒脉冲信号、16chip信号、10MHz信号，以及由所述GPS报文形成的相应日期时间消息；

b)所述时钟发生器选择所述GPS时钟模块发送过来的基准信号，产生多路信号，发送给所述至少一块单板；

c)所述至少一块单板产生所述GPS标准时间。

所述的方法，其中，所述步骤c)还包括所述至少一块单板执行以下步骤：

c1)所述至少一块单板的硬件逻辑处理该2秒脉冲信号和所述CHIP信号，以所述2秒脉冲信号为基准，分频得到预定时钟周期预定时钟周期的定时信号；

c2)处理日期时间消息，以该2秒脉冲信号为基准确定当前时间基数，所述当前时间基数的高位32bit存储于一第三存储单元及其低位32bit存储于一第四存储单元；

c3)以所述2秒脉冲信号为基准对所述预定时钟周期进行计数；

c4)用所述当前时间基数加上所述预定时钟周期的计数，得到以所述预定时钟周期为时间单位的GPS标准时间。

所述的方法，其中，所述预定时钟周期的定时信号与所述2秒脉冲信号保持同步。

所述的方法，其中，所述至少一块单板的CPU响应所述2秒脉冲中断。

所述的方法，其中，所述步骤c2)还包括以下步骤：

c21)所述单板根据日期时间消息中的时间信息计算出第一绝对时间，即从1980年1月6日00:00:00到当前两秒的所述预定时钟周期的个数；

c22)由所述第一绝对时间与在2秒内所述预定时钟周期的计数值相加得到第二绝对时间，所述第二绝对时间为预置时间基数；

c23)在发生所述2秒脉冲中断时，将所述当前时间基数设置为所述预置时间基数。

所述的方法，其中，所述步骤c22)包括以下步骤：

c221)所述单板以指针的形式传递所述第二绝对时间；

c222)判断所述第二绝对时间是否与所述2秒脉冲对齐，如是则执行下一步骤；如否则异常结束；

c223)关闭CPU对中断的响应；

c224)将所述预置时间基数的高位32bit存储于第一存储单元，低位32bit存储于第二存储单元；

c225)允许CPU对中断的响应。

所述的方法，其中，所述步骤c23)包括以下步骤：

c231)所述单板将对所述预定时钟周期进行计数的计数器清零；

c232)根据当前计数对应的偏置在预定的偏置周期的配置情况发送定时消息；

c233)判断所述第一存储单元的值和所述第二存储单元的值是否都为零；如是则对所述预置时间基数进行平滑处理；如否则执行下一步骤；

c234)将所述第三存储单元的值设置为所述第一存储单元的值，将

所述第四存储单元的值设置为所述第二存储单元的值；

c235)将所述第一存储单元和所述第二存储单元清零。

所述的方法，其中，所述时钟周期的预定时钟周期为1.25ms。

所述的方法，其中，所述步骤c222)包括对下列数学表达式D的运算：

D＝(896*(S1％1600)％1600+S2％1600)％1600

其中S1为所述第一存储单元的值，S2为所述第二存储单元的值；

若D的值为0则所述第二绝对时间与所述2秒脉冲对齐，否则所述第二绝对时间与所述2秒脉冲非对齐。

所述的方法，其中，所述步骤c233)中对所述预置时间基数进行平滑处理包括以下步骤：

c2331)将所述第四存储单元的值与1600相加；所得结果存储至该第四存储单元；

c2332)判断所述第四存储单元是否溢出，如是则将所述第三存储单元的值加1，所得结果存储至该第三存储单元。

所述的方法，其中，所述至少一块单板的CPU响应1.25ms中断，并在中断服务程序中进行计数，根据当前计数对应的偏置在预定的偏置周期的配置情况发送定时消息。

所述的方法，其中，所述预定的偏置周期为20ms。

采用本发明所述方法和装置实现系统标准时间与现有技术相比，其具有以下优点：

本发明方法可采用时钟周期以1.25ms；由于GPS为全球统一标准，因此该系统时间在整个系统或全球内保持同步；本发明方法不用用户手动设置系统时间，减少了人工操作带来的误差；以2秒的周期进行校正，不会造成长时间的误差累积。为此本发明采用全新的设计思想，以GPS系统提供的全球统一时间基准作为目标系统的时间基准，提供了有效的校正机制，能够有效地解决现有技术的缺陷。

附图说明

图1是本发明的一种实现GPS标准时间的方法的装置原理图；

图2是本发明方法的2秒脉冲PP2S和CHIP时钟以及16CHIP时钟之间的同步关系示意图；

图3是本发明方法中的2秒脉冲PP2S和1.25ms时钟的同步关系示意图；

图4是本发明方法中根据日期时间TOD消息进行设置时间基准的流程示意图；

图5是本发明方法的2秒脉冲PP2S的中断处理原理流程图；

图6是本发明方法的1.25ms中断处理原理流程图；

图7是本发明方法的定时(同步)消息处理原理流程图；

图8是本发明方法获得GPS标准时间处理原理流程图；

图9是本发明方法中的算法原理流程图。

具体实施方式

下面结合附图对本发明方法的技术方案的较佳实施例作进一步的详细描述：

本发明方法中的所述GPS标准时间实现方法的装置由图1所示，该图中各个模块的说明如下：

A、GPSTM(Globe Position System Timing Module，即GPS时钟模块)，其基本功能是接收GPS卫星系统的信号，提取并产生1秒脉冲(pulse persecond，以下简称1PPS)信号和相应的导航电文，即GPS报文，并以该1PPS信号为基准锁相产生CDMA系统以及其他系统所需要的2秒脉冲(pulseper 2second，以下简称PP2S)、16chip(19.6608MHz)、10MHz信号和相应的日期时间TOD(Time of Date)消息。

B、CLKG(Clock Generator，时钟板)，其基本功能是选择所述GPSTM送过来的基准信号，产生多路信号送给多个单板。如图1中标号101，102分别表示了和GPSTM连接PP2S和CHIP时钟。

C、至少一块单板，除了完成该单板上规定的逻辑功能之外，接收所述CLKG送来的各种时钟信号，产生GPS标准时间。如图1中所示的标号103、105、107即表示了和所述CLKG连接的PP2S时钟；标号104、106、108则表示了和所述CLKG连接的所述CHIP时钟。标号109则表示了该单板内部逻辑和其CPU之间的所述PP2S中断连接；标号110则表示了该单板内部逻辑和其CPU之间的1.25ms中断连接。

本发明所述实现GPS标准时间方法的核心算法如图9所示：

第一步：所述单板的硬件逻辑处理CHIP，PP2S时钟，以所述PP2S时钟为基准，产生1.25ms定时信号。

第二步：所述软件处理TOD消息，以所述PP2S为基准确定目前的时间基数。

第三步：以所述PP2S为基准对1.25ms进行计数。

第四步：计算该GPS标准时间，用所述TOD消息确定的时间基数加上1.25ms的计数得到以1.25ms为时间单位的GPS标准时间。

本发明方法的硬件部分的组成如上所述，其分为GPSTM，CLKG以及单板上的辅助逻辑。所述GPSTM以及CLKG单板功能确定，实现方法也很常见，主要采用分频，同步等设计方法。最后到达所述单板上的所述PP2S和所述CHIP应当满足图2的时序关系。从图2中可以看到PP2S时钟和16CHIP时钟之间的同步关系，原始的PP2S脉冲宽度只有一个16CHIP时钟周期，而扩展后的PP2S的脉冲宽度为16个16CHIP时钟宽度。

所述单板逻辑处理所述PP2S和16CHIP时钟，分频得到时钟C1，该时钟C1的时钟周期为1.25ms，主要是CDMA系统以1.25ms为单位作为一个帧偏置单位，在其他的系统中也可以根据需要选择时钟周期的单位，但应当考虑到对软件处理能力的影响。所述时钟C1保持与所述PP2S同步。

所述单板将所述时钟C1和所述PP2S时间一起以中断的形式送到其CPU。为了解决中断冲突问题，该PP2S和时钟C 1应当保证如图3的同步关系，这样在该PP2S中断产生的时候，就不用处理中断冲突问题，从而降低了设计复杂度。

从图3中可看到所述时钟C1中与所述PP2S对齐的那个时钟脉冲没有发生。

本发明方法的软件部分的处理步骤如下：

第一步：所述GPSTM每两秒收到一个GPS报文，把该GPS报文形成所述TOD消息发送到所述单板上。该GPS报文的接收时间需要和所述PP2S对齐。

第二步：所述单板上软件收到所述TOD消息之后，根据所述TOD消息中的时间信息计算出第一绝对时间T1(即从1980年1月6日00:00:00到目前两秒的1.25ms的个数)。所述TOD消息在传递到所述单板上会有传递时延和中间过程的处理时延。在绝大多数情况下，这种时延可以控制在微秒(μs)以下的数量级。

第三步：设置预置时间基数，该预置时间基数用HTWNETX(HIGHTIME WORD OF NEXT PP2S WORD)和LTWNEXT(NEXT LOW TIMEWORD OF NEXT PP2S)表示，即其高位32bit存储于一第一存储单元HTWNETX，其低位32bit存储于一第二存储单元LTWNEXT。该单板得到所述第一绝对时间T1的时间值之后，计算出下一个两秒的第二绝对时间T2，即T2＝T1+1600，并调用时间的设置接口设置预置系统时间基准。设置所述系统时间的流程图如图4所示，其具体步骤包括：首先所述单板以指针的形式传递所述第二绝对时间；然后判断所述第二绝对时间是否与所述2秒脉冲对齐，如否则异常结束；如是则关闭所述单板CPU对中断的响应，然后将所述预置时间基数的高位32bit存储于一第一存储单元，低位32bit存储于第二存储单元；允许所述单板CPU对中断的响应。

1对时间值进行验证主要是检验所述绝对时间T2是否满足2秒对齐，即能否保证被1600整除，具体计算方法如下：

D＝(896*(HTW％1600)％1600+LTW％1600)％1600

如果上述公式D值等于0，则说明时间值是两秒对齐的，否则所述第二绝对时间与所述2秒脉冲非对齐。

2传递的时间参数是一个64bit的整数，其高32位(32bit)为HTWNEXT，低32位(32bit)数为LTWNEXT。

3关中断的处理主要是防止在此关键时间受所述PP2S的中断影响。

在这个流程中，没有对预置时间的调用进行限制，这就有可能在一个2秒时间内进行多次调用，在实际系统当中这种情况是有可能发生的，如所述TOD消息可能由于中间处理节点的消息拥塞，导致延迟过大，如果发生上述情况，则第二步的流程将保留最新的时间基准。

第四步：中断处理流程。这一步又根据实际中断设计分为PP2S中断处理和1.25ms中断处理和定时消息发送三个步骤。

1、所述PP2S中断处理：所述PP2S中断处理主要的目的是更换时间基准，即将设置的预置时间基数设置为当前时间基数。所述当前时间基数用HTW和LTW来表示，即其高32bit存储于一第三存储单元HTW，其低32bit存储于一第四存储单元LTW。在所述PP2S中断中还需要对1.25ms计数器进行清零，也部分体现了PP2S的对齐作用。具体处理流程参见图5所示。

所述PP2S中断如果发现所述预置时间基数为零，则说明当前的PP2S时间上没有所述TOD消息到达，这种原因或者由于各种延迟的影响，或者可能TOD消息丢失等等。在上述情况下，流程在该步骤将自动进行平滑处理，即自动在目前的基准基础上，根据2秒中断发生情况加上2秒时间。

2、所述1.25ms中断处理。其具体处理流程参见图6所示，主要功能是首先根据该1.25ms的中断发生情况进行计数，然后根据偏置的设置情况，向上层软件发送定时/同步消息。

3、所述实现向上层软件定时发送消息机制，在一个两秒周期内可以指定在某个偏置上向上层软件发送定时消息，使得软件处理流程具有更好的同步性能。如果实际设计中2s周期过长(有1600个偏置)的情况下，可以根据需求将两秒分为若干个小的周期，比如在CDMA系统中可以根据需要分为更小的20ms的周期，这样偏置的数目只有16个。

本发明以下以CDMA系统为例说明实现定时的实现机制，其具体实现流程参见图7所示。

首先产生1.25ms中断或产生2秒中断，然后进入发送定时消息流程；计算1.25ms相对20ms的偏置并对1.25ms计数器对16取模；检查该20ms内偏置对应的模式是否为1，如是，则根据当前计数偏置的配置状态向上层软件发送定时消息；如否则直接结束。

所述偏置设置的状态主要是一个数组，该数组元素的下标为偏置号，数组元素的内容为模式，在图7中1表示需要发送定时消息模式；0表示不要发送定时消息模式。

第五步：得到GPS标准时间。根据上述几步已经确定了两个重要参量，即2秒对齐的时间基准和两秒内的1.25ms计数。将这两个参量相加即得到标准的GPS标准时间，具体流程参见图8所示，主要步骤如下：

1)关中断，目的是避免在此期间2秒中断和1.25ms中断的影响；

2)将第四存储单元赋值到函数接口的低32位存储单元；

3)判断第四存储单元和1.25ms计数相加是否溢出，如果溢出需要在第三存储单元赋值到函数接口的高32位存储单元的时候进行调整，即需要加上1进行修正。

由于目前大多数处理器为32位处理器，因此需要程序显示处理溢出的情况。溢出判断的流程和所述2s中断中判断溢出的原理基本类似。

综上所述，本发明方法主要以CDMA(Code Division Multiple Access，码分多址)移动通信领域为一实施例将同步定时消息机制定位20ms描述了实现方法，但在其他移动通信领域和嵌入式系统领域可以根据需要采取不同的定时周期，同样也在本发明的保护之列。

Claims (11)

1、一种实现GPS标准时间的方法，适用于包括一GPS时钟模块、一时钟发生器和至少一块单板的装置中，所述GPS时钟模块通过信号线与所述时钟发生器连接，所述时钟发生器通过信号线与所述至少一块单板连接；所述方法包括以下步骤：

a)所述GPS时钟模块接收GPS卫星系统的信号，提取1秒脉冲信号和GPS报文，并以该1秒脉冲信号为基准锁相产生基准信号，所述基准信号包括2秒脉冲信号、16芯片CHIP信号、10MHz信号，以及由所述GPS报文形成的相应日期时间消息；

b)所述时钟发生器选择所述GPS时钟模块发送过来的基准信号，产生多路信号，发送给所述至少一块单板；

c)所述至少一块单板产生所述GPS标准时间，所述步骤c)还包括至少一块单板执行以下步骤：

c1)所述至少一块单板的硬件逻辑处理该2秒脉冲信号和所述CHIP信号，以所述2秒脉冲信号为基准，分频得到预定时钟周期预定时钟周期的定时信号；

c2)处理日期时间消息，以该2秒脉冲信号为基准确定当前时间基数；

c3)以所述2秒脉冲信号为基准对所述预定时钟周期进行计数；

c4)用所述当前时间基数加上所述预定时钟周期的计数，得到以所述预定时钟周期为时间单位的GPS标准时间。

2、根据权利要求1所述的方法，其特征是：所述预定时钟周期的定时信号与所述2秒脉冲信号保持同步。

3、根据权利要求2所述的方法，其特征是：所述至少一块单板的CPU响应所述2秒脉冲中断。

4、根据权利要求3所述的方法，其特征是：所述步骤c2)还包括以下步骤：

c21)所述单板根据日期时间消息中的时间信息计算出第一绝对时间，即从1980年1月6日00:00:00到当前两秒的所述预定时钟周期的个数；

c22)由所述第一绝对时间与在2秒内所述预定时钟周期的计数值相加得到第二绝对时间，所述第二绝对时间为预置时间基数；

c23)在发生所述2秒脉冲中断时，将所述当前时间基数设置为所述预置时间基数，其中所述当前时间基数的高位32bit存储于一第三存储单元，低位32bit存储于一第四存储单元。

5、根据权利要求4所述的方法，其特征是：所述步骤c22)包括以下步骤：

c221)所述单板以指针的形式传递所述第二绝对时间；

c222)判断所述第二绝对时间是否与所述2秒脉冲对齐，如是则执行下一步骤；如否则异常结束；

c223)关闭CPU对中断的响应；

c224)将所述预置时间基数的高位32bit存储于第一存储单元，低位32bit存储于第二存储单元；

c225)允许CPU对中断的响应。

6、根据权利要求5所述的方法，其特征是：所述步骤c23)包括以下步骤：

c231)所述单板将对所述预定时钟周期进行计数的计数器清零；

c232)根据当前计数对应的偏置在预定的偏置周期的配置情况发送定时消息；

c233)判断所述第一存储单元的值和所述第二存储单元的值是否都为零；如是则对所述预置时间基数进行平滑处理；如否则执行下一步骤；

c234)将所述第三存储单元的值设置为所述第一存储单元的值，将所述第四存储单元的值设置为所述第二存储单元的值；

c235)将所述第一存储单元和所述第二存储单元清零。

7、根据权利要求6所述的方法，其特征是：所述时钟周期的预定时钟周期为1.25ms。

8、根据权利要求7所述的方法，其特征是：所述步骤c222)包括对下列数学表达式D的运算：

D＝(896*(S1％1600)％1600+S2％1600)％1600

其中S1为所述第一存储单元的值，S2为所述第二存储单元的值；

若D的值为0则所述第二绝对时间与所述2秒脉冲对齐，否则所述第二绝对时间与所述2秒脉冲非对齐。

9、根据权利要求7所述的方法，其特征是：所述步骤c233)中对所述预置时间基数进行平滑处理包括以下步骤：

c2331)将所述第四存储单元的值与1600相加；所得结果存储至所述第四存储单元；

c2332)判断所述第四存储单元是否溢出，如是则将所述第三存储单元的值加1，所得结果存储至所述第三存储单元。

10、根据权利要求7所述的方法，其特征是：所述至少一块单板的CPU响应1.25ms中断，并在中断服务程序中进行计数，根据当前计数对应的偏置在预定的偏置周期的配置情况发送定时消息。

11、根据权利要求6或10所述的方法，其特征是：所述预定的偏置周期为20ms。

Images