CN1316146A - 以太网直接与物理信道适配的接口装置和方法 - Google Patents

Abstract

本发明公开了一种直接适配以太网到物理信道的接口装置和方法,该装置和方法采用LAPS将MAC帧封装到SDH/SONET SPE/VC中。LAPS封装包括起始标志序列、地址字段(SAPI,服务访问点标识符)、控制字段(0×03)、信息字段(IPv4、IPv6或PPP协议数据单元)、FCS字段(帧校验序列)和结束标志序列。标志序列(0×7E)指明LAPS帧的起始/结束。本发明可用于在电信SDH/SONET传输设备上提供以太网接口或设置在数据通信设备如核心和边缘路由器、交换机设备、基于IP的网络接入设备、线卡、接口单元和用于高速情况如Gigabit的接口单元等提供远程接入功能。通过简化SDH/SONET如简化的SDH/SONET,以太网可应用于DWDM。

Description

以太网直接与物理信道适配的接口装置和方法

                        发明领域

本发明涉及与Internet/Intranet(因特网/内部网)和LAN有关的数据网络和电信网络，特别涉及以太网直接与物理信道适配的接口装置和方法，其在电信SDH/SONET传输设备上提供以太网接口，或为远程接入数据通信设备如核心和边缘路由器、交换设备、基于IP的网络接入设备、线卡以及在高速应用中所采用的接口单元提供例如将MAC帧与SDH/SONET直接适配的功能。

                        发明背景

目前需要扩展包括以太网、快速以太网和千兆以太网在内的以太网应用。在基于电信的物理信道上传送以太网(由IEEE 802.3工作组定义)，以连接专网和公网内的LAN、Internet/Intranet是一种简单、价廉的技术。

ITU-TG.707描述了SDH的优点和复用方法，规定了一组SDH比特率、网络接口节点(NNI)的总则和帧结构、9行N×270列的全部帧大小、分段开销及其字节分配、同步传送模块(STM)的国际互连安排、在NNI单元将元素复用和映射到STM-N的格式。

在北美，与SDH对应的是SONET。SONET是美国(ANSI)的在光介质上同步数据传送标准，简称同步光网络。人们制定标准以使数字网络能够实现国际互连，以及已有传输系统能够通过支路设备能够充分利用光介质的优势。SONET定义了一个速率为51.84Mbps的基本速率、一套在基本速率倍数的光载波级。SONET是一种八位组同步复用方案，定义了一系列的标准速率和格式。尽管名字是光载波，但它并不仅仅限于光学链路，也定义了用于单模光纤、多模光纤以及CATY75欧姆同轴电缆的电气标准。传送速率是51.84Mbps的整数倍，它可以用来携带T3/E3位同步信号。它也强烈建议采用G.703的E1/E3/E4/T1/E2/T4接口作为IP-over-SDH/SONET的物理层，以方便用户通过LAN接入。

SDH和SONET都提供了用于一系列线速的标准，最大线速为9.953Gbps，实际可能的最大线速约为20Gbps。

现有的将以太网和SDH/SONET组合在一起的数据通信结构用PPP(点到点协议)和HDLC(高级数据链路控制)，它在IETF(因特网工程任务组)中被规定为RFC1619。然而，在将RFC1619应用到以太网/快速以太网/千兆以太网与SDH/SONET的组合时，RFC1619存在以下主要缺陷：

(1)整套应用方案没有一个统一的国际标准支持，这造成不同制造商的设备间在专网或公网中互连困难；

(2)对于2.5Gb/s及以上速率，硬件转发部分开销太大，用于IP over WDM情况更是如此，因为RFC1919推荐使用LCP(链路控制协议)和魔数(MagicNumber)，这两者都十分复杂。

(3)使用RFC1619时，重发定时器的默认值在PPP中为3秒，这对于高速链路，过于迟钝。在具体工程应用中，要求支持2Mb/s(位/秒)到10000Mb/s的速率范围(相差4032倍)，因此重发定时器的值应根据线路往返的时延确定。但是，这些在RFC1619中都没有作出规定，从而在不同厂商的设备互连时会出现不确定性。

(4)LCP有1O种配置包(Configuration Packet)、16种事件(Event)和12种动作(action)、及超过130种协议状态，这导致在MII和SDH/SONET间难以实现光分组交换，且费用昂贵。为了说明上述情况，表1列出了采用通常PPPover SDH/SONET标准在LCP有限状态机(Finite-State Machine)上的事件和动作。

(5)IP over SONET/SDH中几乎没有使用PPP的填充字段，但RFC 2615依然保持填充字段。此外，该填充字段要求接收端能够区分信息字段和RFC标准定义的填充字段，这样又增加了处理开销。

Ethernet over SDH/SONET(EOS)的最重要的特点是：

(a)它既可用于SDH/SONET电信网，也可用于基于以太网的数据通信网。

    -带长距离以太网接口的SDH/SONET设备端到端连接；

    -带SDH/SONET接口的以太网交换机。

(b)在SDH/SONET终端用多芯片实现分出/插入(add/drop)10/100M以太网信号。

(c)可用于前兆路由器的线卡。

                          表1．事件和动作

事件	响应
		Up=lower layer is UpDown=lower layer is DownOpen=administrative OpenClose=administrative C1oseTO+=Timeout with counter＞0TO-=Timeout with counter expiredRCR+=Receive-Confive-Request(Good)RCR-=Receive-Configure-Request(Bad)RCA=Receive-Configure-AckRCN=Receive-Configure-Nak/RejRTR=Receive-Terminate-RequestRTA=Receive-Terminate-AckRUC=Receive-Unknown-CodeRXJ+=Receive-Code-Reject(permitted)or Receive-Protocol-RejectRXJ-=Receive-Code-Reject(catastrophic)or Receive-Protocol-RejectRXR=Receive-Echo-Requestor Receive-Echo-Replyor Receive-Discard-Request	tlu=This-Layer-Uptld=This-Layer-Downtls=This-Layer-Startedtlf=This-Layer-Finishedirc=Initialize-Restart-Countzrc=Zero-Restart-Countscr=Send-Configure-Requestsca=Send-Configure-Ackscn=Send-Configure-Nak/Rejstr=Send-Terminate-Requeststa=Send-Teminate-Ackscj=Send-Code-Rejectser=Send-Echo-Reply

综上所述，现有的以太网和SDH/SONET结合方案复杂、实现起来困难以及费用昂贵、缓慢、不稳定、不适合高速数据传送，特别是千兆速率的应用。

                        本发明公开

因此，本发明的主要目的是提出一种改进的方法和装置，用于提供物理层设备和网络层设备间例如以太网交换机和SDH/SONET网络的点到点连接、全双工、双向同时运行。本发明提出了一种新的电信SDH/SONET传输设备和远程接入数据通信设备间通信方式，将MAC帧直接适配到SDH/SONET中。

为达到上面以及其他的目的，本发明的第一目的是提供一种从上层设备向下层设备传送数据包的数据传输装置，包括：第一接收装置，用于从上层设备接收数据包，将所述数据包转换成第一类帧；第一处理装置，用于将所述第一类帧封装成包括起始标志、含SAPI标识符的SAPI字段、控制字段、包括所述数据包的信息字段、FCS字段和结束标志的帧格式，形成第二类帧；第二处理装置，用于将所述第二类帧封装到净荷部分，并且插入响应于所述数据包的适当开销，形成第三类帧；和第二发送装置，用于将所述第三类帧输出到下层设备。

根据本发明的第二方面，提供了一种从上层设备向下层设备传送数据包的数据传输方法，包括下列步骤：从所述上层设备接收和缓冲数据包，适配上层设备的速率和下层设备的速率，将该数据包转换成第一类帧；将所述第一类帧封装成包括起始标志、含SAPI标识符的SAPI字段、控制字段、包括所述数据包的信息字段、FCS字段和结束标志的帧格式，形成第二类帧；将所述第二类帧封装到净荷部分，并插入响应于所述数据包的适当开销，形成第三类帧；和将所述第三类帧输出到下层设备。

根据本发明的第三方面，提供了一种从下层设备向上层设备发送由第一类帧形成的数据包的数据传输装置，包括：第二接收装置，用于从所述下层设备接收数据包；帧解析装置，用于从所述第一类帧中移去开销；第三处理装置，用于从所述第一类帧的净荷部分提取地址字段和包含在信息字段中的数据，形成第二类帧，每个所述第二类帧包括：起始标志、地址字段、控制字段、信息字段、FCS字段和结束标志；确定装置，用于比较地址字段(SAPI字段)的值与预设值，并且当地址字段数据值等于所设定的值时，确定输出实际提取的数据；第四处理装置，用于将所述第二类帧转换成与数据包相应的第三类帧；和第二发送装置，用于将提取的数据包发送到所述上层设备。

根据本发明的第四方面，提供了一种从下层设备向上层设备发送由第一类帧形成的数据包数据传输方法，包括下列步骤：从所述下层设备接收数据包；从所述第一类帧中移去开销；从所述第一类帧的净荷部分提取地址字段和包含在信息字段中的数据，形成第二类帧，每个所述第二类帧包括：起始标志、地址字段、控制字段、信息字段、FCS字段和结束标志；将地址字段(SAPI字段)的值与预设值进行比较，当地址字段数据值等于所设定的值时，确定输出实际提取的数据；将所述第二类帧转换成与所述数据包相应的第三类帧；和将提取的数据包发送到所述上层设备。

根据本发明的第五方面，提供了一种用于在上层设备和下层设备之间发送数据包的数据包接口装置，包括根据本发明第一方面所述的数据传输装置和根据本发明第三方面所述的数据传输装置。

通过参照附图对本发明实施例的详细描述，本发明的其他方面和优点将变得更加清除。

                        附图简述

通过参照附图的如下详细说明，不难理解本项发明：

图1所示为本发明Ethernet over LAPS的总的示意图，它提供点到点、全双工、同时双向运行，图中采用了以太网帧、LAPS和SDH间的关系来表示。

图2所示为STM-N中的Ethernet over LAPS的层/协议栈。

图3为sSTM中的Ethernet over LAPS的层/协议栈。

图4为本发明的LAPS帧格式。

图5为Ethernet over LAPS的示例性协议配置。

图6为根据本发明在Ethernet over LAPS中的协调子层/MII和LAPS/SDH间的关系。

图7所示为本发明实现千兆以太网和SDH适配的功能单元的示例性配置。

图8所示为MAC、LAPS链路层和物理层间的原语关系。

图9所示根据本发明实施例用于将MAC帧直接与SDH/SONET适配或简化SDH/SONET的Ethernet over SDH/SONET接口装置框图。

图10所示为IEEE 802.3以太网MAC帧格式的示意图图，图中在阴影部分定义LAPS信息字段格式。

图11所示为封装MAC字段后的LAPS帧格式。

图12A所示为STM-N的SPE/VC结构实例。

图12B所示为SONET和SDH的POH示意图。

图12C所示为STS-3cSPE或VC-4结构示意图。

图13所示为图9中转换器19的详细方框图。

图14所示为带2个EOS端口的以太网2层交换机的示意图。

图15所示为根据本发明实施例的SDH专用网连接带EOS装置的10BASE-T和100BASE-T2层交换机、1000BASE-x交换机的示意图。

图16所示为根据本发明实施例的SDH公网连接IEEE 802.3以太网3层交换机的示意图。

                    优选实施例的详细说明

下面参考所附附图，对本发明优选实施例予以详细说明。在下面的说明中，对于那些众所周知的功能或结构将不进行详细的说明，以免以不必要的细节掩盖本发明。

本发明将以太网适配到SDH/SONET或简化SDH/SONET网络。连接以太网交换机和SDH/SONET网络是提供Ethernet over WAN的十分吸引人的方式。连接一个或多个以太网交换机端口对以太网是透明的。

为清楚起见，下面给出本说明和附图所采用的缩写。

AUI    附件单元接口

FCS    帧校验序列

GMII   千兆位介质独立接口

IPX    因特网包交换

LAPS   SDH链路接入规程

LAN    局域网

LLC    逻辑链路控制

MAC    介质接入控制

MAU    介质附属单元

MDI    介质相关接口

MII    介质独立接口

SDH    同步数字体系

STM    同步传送模块

sSTM   同步传送模块子模块

VC    虚容器

SAPI   业务接入点标识符

PLS    物理层信令

PCS    物理编码子层

PMA    物理介质附件

PHY    物理层设备

PMD    物理介质相关

UITS   否定应答信息传送业务

HDLC   高级数据链路控制

SPE    同步净荷包络(envelope)

TCP    传输控制协议

UDP    用户数据报协议

图1为本发明Ethernet over LAPS总体方案示意图，它提供点到点、全双工、同时双向运行，它采用以太网帧、LAPS和SDH间的关系来描述。

如图1所示，LAPS用在802.3(802.3u/802.3z分别代表以太网/快速以太网/千兆以太网)链路层和MAC子层之间，物理层定义为包括各种高阶和低阶VC的SDH，第二层由三个子层组成：LLC/MAC/LAPS。LAPS是一种典型的HDLC，包括数据链路业务和协议规范，它们已被用于采用LAPS的IPover SDH。

在这种结构中，只有一个由LAPS链路层提供给MAC子层、供以太网/快速以太网/千兆以太网的MAC帧使用的接入点。例如SAPI是“28(十进制)”。在MAC子层的整个MAC帧，在传送时，作为原语的参数被映射到LAPS链路层。在LAPS子层，把映射的MAC帧看作是没有改变它们的大小和序列的LAPS信息字段(它包括目的地地址、源地址、长度/类型、MAC客户数据、PAD字段(如有的话)和完整MAC帧的FCS字段)。LAPS链路层适配UITS，采用原语和参数通过相应业务接入点与SDH物理层进行交互。

LAPS是一种物理编码子层，通过SDH虚容器和接口速率提供点到点传送。所支持的UITS是无连接模式业务。在LAPS和SDH间采用速率适配。它提供一种调节以太网MAC MII速率到SDH VC速率的机制，由于SDH和MAC分别以周期性和突发性方式运行，它也阻止进入SDH VC的MAC帧被写到SDH开销。另一方面，也可在LAPS子层和协调子层之间采用速率适配。

SDH传送被看作是一种面向八位组的同步点到点全双工链路。SDH帧是一种面向八位组的同步复用映射结构，它规定了一系列的标准速率、格式、和映射方法。表2所示为VC的带宽值，表3为目前规定的STM接口速率。无需使用控制信号。在向同步净荷包络中插入或从中提取信息期间，使用自同步扰码/解扰(X¹¹+1)函数。

表2．SDH虚容器带宽

VC类型	VC带宽(kbit/s)	VC净荷(kbit/s)
			VC-11	1,664	1,600
VC-12	2,240	2,176
			VC-2	6,848	6,784
VC-3	48,960	48,384
			VC-4	150,336	149,760
VC-4-4c	601,304	599,040
			VC-4-16c	2,405,376	2,396,160
VC-4-64c*	9,621,504	9,584,640

表3．STM接口速率

STM类型	STM比特率(kbit/s)
		SSTM-11	2,880
SSTM-12	5,184
		SSTM-14	9,792
SSTM-18	19,792
		SSTM-116	37,444
SSTM-21	7,488
		SSTM-22	14,400
SSTM-24	28,224
		STM-0	51,840
STM-1	155,052

STM-4	622,080
		STM-16	2,488,320
STM-64	9,953,280

SONET传送速率是是STS-1(51.840Mbps)的整数倍，下面是SONET目前使用的倍率：

STS-1:51.840Mbps

STS-3:155.520Mbps

STS-9:466.560Mbps

STS-12:622.080Mbps

STS-18:933.120Mbps

STS-24:1244.160Mbps

STS-36:1866.240Mbps

STS-48:2488.320Mbps

STS-192:9953.280Mbps

图2所示为STM-N中的Ethernet over LAPS的层/协议栈。在LAPS下方，有两种方式置入VC:(1)把LAPS帧置入低阶VC，根据SDH复用结构通过八位组交错将低阶VC复用到高阶VC，以复用段、再生段和电/光/无线电段顺序传送，然后，在接收端以相反顺序提取LAPS帧；(2)将LAPS帧置入SPE,SPE直接映射到高价VC，以复用段、再生段和电/光/无线电段顺序传送，然后，在接收端以相反顺序提取LAPS帧；

图3为sSTM中的Ethernet over LAPS的层/协议栈。在这种情况下，将LAPS帧置入低阶VC(VC11、VC12和VC2)，根据SDH子复用结构通过八位组交错将低阶VC复用到子复用段，随后以再生段和电/光/无线电段顺序传送它们，然后在接收端以相反顺序提取LAPS帧；

图4为本发明的LAPS帧格式。如图4所示，LAPS包封由起始标志序列、地址字段(SAPI，业务接入点标识符)、控制字段(0x03)、信息字段(IPv4、IPv6或PPP协议数据单元)、FCS(帧校验序列)和帧结束标志序列，标志序列(0x7E)确定LAPS帧的起始和结束。

图5为Ethernet over LAPS的示例性协议配置。在这种情况下，一个以太网接口通过SDH接入另外一个以太网接口的输入/输出网关。网关上设置两种类型的SDH和MAC物理接口，网络层维持不变，仍然是IPv4/IPv6/IPX。

图6为根据本发明在Ethernet over LAPS中的协调子层/MII和LAPS/SDH间的关系。在这种情况下，在MAC功能子层下面，设置以太网快/速以太网/千兆以太网三种类型的物理接口，在SDH端通过LAPS实现MAC子层和SDH物理层的适配。

LAPS链路实体通过协调子层和等价的MII(介质独立接口)从MAC层接收帧，这里没有地址过滤功能，LAPS和MAC的FCS计算分别参考ITU-T建议X.85/Y.1321和IEEE 802.3标准。Ethernet over LAPS的功能单元将所有输入的LAPS信息字段转发到除了源链路端口外的其对等连接链路，在转发前将一个或多个输入帧进入缓冲器。

图7所示为根据本发明实施例实现千兆以太网与SDH的适配的功能单元的示例性配置。如图所示，只采用全双工方式。图中说明了IEEE 802.3以太网连同LAPS/SDH的功能单元。在SDH端，实现MAC子层和SDH物理层的适配，千兆以太网提供双电缆或4电缆接口、单模光纤接口、多模光纤接口和非掩蔽双绞线接口。

图8所示为MAC、LAPS链路层和物理层间的原语关系。图中，LAPS提供一个SAP，值为28(十进制)的SAPI(服务访问点标识符)用于以太网/快速以太网/千兆以太网。原语“DL UNACK ACK request”用于从MAC层发送MAC帧到LAPS链路层，原语“DL UNACK DATA indication”用于从LAPS链路层接收数据包到MAC链路层。在LAPS链路层和物理层之间，原语“PH DATA request”用于建立从LAPS到物理层的链路，原语“PH DATAindication”表示从物理层向LAPS链路发送用于链路建立的命令；原语“PH DATA request”用于从LAPS链路层发送数据包到物理层，而原语“PH DATA indication”用来从物理层接收数据包到LAPS链路层。

图9所示为根据本发明实施例的Ethernet over SDH/SONET中将MAC帧直接与SDH/SONET或简化SDH/SONET适配的接口装置框图。本发明的Ethernet over SDH/SONET接口装置(在下文中简写为EOS装置)可设置在电信SDH/SONET传输设备中以提供以太网接口，或设置在远程接入数据通信设备中，以提供155M、622M、2.5Gbps或10G的以太网接口，甚至连接在电信SDH/SONET传输设备和远程接入数据通信设备之间，以直接适配MAC帧到SDH/SONET。

EOS装置在传送和接收两个方向执行标准的STS-3c/STM-1处理。

在发送方向，以太网速率被适配到SDH/SONET速率，MII帧转换成LAPS帧，LAPS帧封装到SDH/SONET SPE/VC中。插入POH和TOH/SOH，所得到的STS信号以八位组宽传送到并行/串行转换器，然后通过线路端接口传送到光纤收发器。

如图9所示，在发送方向，EOS装置1包括：发送(TX)FIFO8，用来接收和缓冲来自以太网端的数据包(如IPv4或IPv6包、或PPP包、MPEG包、语音包以及其他数据包)，将MII速率适配到LAPS的速率，例如适配并行突发的100M MII帧到周期性的155M LAPS帧；TX LAPS处理单元7，用于根据图4所示的格式将SAPI和数据包封装到LAPS帧中；扰码单元6，用来对LAPS帧进行扰码；SPE/VC生成单元5，用于产生指示SPE/VC位置的指针；SDH开销插入单元4，用来插入开销；TX SDH/SONET成帧器3，用来将扰码后的LAPS帧封装到SDH/SONET帧的SPE/VC中，形成SDH/SONET帧。

在接收方向，其处理过程与此相反。接收八位组宽的STS信号，Ethernetover SDH/SONET的接口装置给帧和TOH/SOH定位，解释指针，终止TOH/SOH和POH，提取SPE/VC4，然后从SPE/VC4净荷中提取出LAPS帧。SONET/SDH处理器由一个接收SONET/SDH处理器和一个发送SONET/SDH处理器组成。

图9中，在接收方向，EOS装置1包括：接收(RX)帧解析器(deframer)9，用于对接收到的SDH/SONET帧进行解析；SDH开销提取单元16，用来移去SDH/SONET帧的开销；指针处理单元10，用来定位和解释指针，提取SPE/VC4，从SPE/VC4分离出LAPS帧；解扰单元11，用于对提取的LAPS帧进行解扰；接收处理单元12，用于对LAPS帧进行帧解析，抽取封装在LAPS帧中的SAPI和数据包；接收FIFO13，用于缓冲数据包，确定SAPI，将LAPS速率适配到MII的速率，例如，将周期性的155M的LAPS帧适配到并行突发的100M MII帧，发送数据包如IP包以及SAPI。EOS装置1还包括：用于监控TOH/SOH字节在各种状态的错误变化情况的SDH开销监控单元14；和监控POH字节在各种状态的错误变化情况的POH监控单元15。

接收处理单元中设置的确定单元(未示出)用来确定接收到的数据包的类型，生成一个相应的预定SAPI，校验发生在帧中的错误。

此外，EOS装置1还包括：转换器19，它使上层设备的数据包与输入到第一接收装置的输入数据包在发送方向同步，以及使从第二发送装置中提取的数据包与上层设备的的数据包在接收方向同步；线路端接口2，用于通过TX线路发送SDH/SONET帧到外围SDH/SONET支持设备，如O/E模块(未示出)，以及通过RX线路接收SDH/SONET帧；微处理器I/F(接口)18，它能够使EOS装置1接入其中的所有寄存器；用于测试的JTAG端口12；以及用于临时缓中输入/输出包的通用输入输出(GPIO)寄存器21。

EOS装置的主要功能是：

●处理SDH/SONET段、线和通道层的信源和信宿，在发送和接收方向均有传送/分段E1、E2、F1和D1-D12开销接口。

●通过以全双工映射LAPS帧到SDH/SONET或简化SDH/SONET净荷，实现STS-48c/STM-16或STS-12c/STM-4或STS-3c/STM-1数据流的处理。

●用LAPS的多项式(X⁴³+1)实现自同步扰码器/解扰器。

●提供一个MII接口。

●提供用于控制、配置和状态监控的8位或16位微处理器接口。

●LAPS处理与ITU-T建议X.86兼容。

●兼容SDH/SONET规范如ANSI T1.105、Bellcore GR-253-CORE和ITUG.707。

●提供IEEE 1149.1 JTAG测试端口。

●支持用于诊断的内环回通道测试。

●提供一个8位通用I/O(GPIO)寄存器。

下面是本发明接口装置的接收和发送处理的详细说明。在随后的说明中，相关功能或操作以及功能块或单元能以可执行程序或硬件形式实现。它们将被省略，以避免对本发明主要方面的不必要的混淆。

接收SDH/SONET处理

RX帧解析器9的功能相当一个SDH/SONET接收处理器。SDH/SONET接收处理器用于实现STS信号的成帧、解扰、包括B1和B2监控在内的TOH/SOH监控、AIS检测、指针处理、以及POH监控。接收SDH/SONET处理器执行以下功能：

●SDH/SONET成帧，检测[A1 A1 A2 A2]字节，这些字节将用于成帧，提供OOF和LOF指示符(单事件和第二事件，single event and second event)。

●用SDH/SONET帧同步扰码器对净荷进行扰码，扰码多项式为(X⁷+X⁶+1)。

●监控输入的B1字节，将其与重计算出的BIP-8值相比较。提供错误事件信息，包括单个位错误、错误帧和错误时间(Errored Second)的计数。

●监控输入的B2字节，将其与重计算出的BIP-86/24值相比较。提供错误事件信息，包括单个位错误、错误帧和错误时间的计数。

●监控K1和K2字节，K1和K2用于发送线路/MS AIS或RDI，以及用于APS发信。

●监控接收到的S1字节的4个LSB，以找出后续帧的一致值。

●监控M1字节，用于确定由远程终端在其接收到的信号中探测到的B2错误数。

●TOH/SOH分离(drop)块输出接收到的E1、F1和E2字节以及2个串行DCC信道、SDCC(D1-D3)和LDCC(D4-D12)。

●指针状态确定包括检查H1-H2字节，以建立接收指针的状态(正常、LOP、AIS)。如果指针状态正常，则读取第一个H1H2字节以确定SPE/VC的开始。

●POH监控模块由J1、B3、C2和G1监控组成，这些POH字节用来监控状态的错误或变化。

●监控/捕获J1字节，在SONET应用中，捕获64个连续的J1字节，在SDH应用中，EOS装置查找重复的16个连续的J1字节模式。

●监控C2字节，以校验周期的分机类型。检查分支以找出具有相同C2字节的5个连续帧。

●监控REI-P和RDI-P的G1。

●监控输入的B3字节，将其与再计算出的BIP-8值进行比较。提供错误事件信息，包括单个位错误、错误帧和错误时间的计数。

●为了确定接收信号的误码率是在两个不同预设阈值之上或其之下，EOS装置设置两个B2错误率阈值块。当超过阈值时，通过中断来报告信号失效(SF)以及信号退化(SD)状态。

发送SDH/SONET处理

TX成帧器3实现发送SDH/SONET处理器的功能。发送SDH/SONET处理器的功能是将LAPS帧封装到SPE/VC中。然后，它插入适当的POH和TOH/SOH，将最终STS信号输出到后接光纤收发器的并行串行转换器。

●同步净荷包络/虚容器(SPE/VC)生成块将来自系统接口的LAPS帧与通道开销(POH)字节复用，生成SONET的SPE或SDH的VC。

●支持下列POH字节：通道跟踪(J1)、通道BIP-8(B3)，信号标签(C2)、通道状态(G1)。其他POH字节全部设置为零进行传输。

●执行AIS和无准备的信号插入。

●TOH/SOH生成，包括：

帧字节A1A2-为了测试通过微处理器接口的固定的F628或强制错误(Forced Error)，供测试用。

段跟踪(J0)-可通过微处理器接口编程。

段增长(Section Growth J0)-固定模式2～12。

段BIP-8(B1)-通过微处理器接口的计算的或强制的错误，供测试用。

指令线(Orderwire,E1E2)-外部串行接口。

段用户信道(F1)-外部串行接口。

数据通信信道(D1-D12)-外部串行接口。

指针字节(H1H2H3)-固定为522，禁止NDF,SS可编程。

线路BIP-96/24(B2)-通过微处理器接口计算的或强制的错误，供测试用。

APS/MS AIS(K1K2)-可通过微处理器接口编程。

同步状态(S1)-可通过微处理器接口编程。

线路/MS REI(M1)-通过微处理器接口计算的或强制的错误，供测试用。

●没有定义的TOH/SOH，全部设置为零进行传输。用SONET/SDH帧同步扰码器对净荷扰码，多项式为X⁷+X⁶+1。

下面详细说明LAPS处理过程

LAPS处理

EOS装置1通过LAPS处理器从SONET净荷包络(SPE)中提取帧/包。EOS装置1也支持流通过模式(Flow-thru mode)，该模式允许SPE直接通过系统接口。LAPS处理器为LLC和其他基于分组的数据进行LAPS类成帧。LAPS处理器是一个单信道引擎，用于按照ITU-T建议X.86将数据包封装到LAPS帧中。LAPS处理器只对字节对准的数据操作(例如消息的长度是整数字节)。在EOS模式，LAPS处理器分成接收LAPS处理器和发送LAPS处理器。

封装

LAPS链路实体通过协调子层和等效的MII(介质独立接口)接收来自MAC层的帧。这里没有使用地址过滤功能。

图10所示为IEEE 802.3以太网MAC帧格式的示意图，图中阴影部分定义了LAPS信息字段格式。图11所示为封装MAC字段后的LAPS帧格式。LAPS和MAC的FCS计算分别参考ITU-T建议X.85/Y.1321和IEEE 802.3标准。Ethemet over LAPS的功能单元将所有输入LAPS信息字段转发除了源链路端口外的对等连接链路，在转发前，允许缓冲一个或多个输入帧。图4所表示的是协调子层/MII和LAPS/SDH的关系。

接收LAPS处理器

接收LAPS处理器12的功能是提取LAPS帧、透明消除(TransparencyRemoval)、FCS错误校验、SPE/VC净荷的解扰、控制和地址字段选项删除以及性能监控。

在移去字段标志和字节填充的开始/结束后，剩下的净荷包括数据和FCS字段，更详细的细节请看附图。注意，在两个包间只需一个标志字节，包之间的所有标志都将丢弃。

接收LAPS处理器执行以下功能：

●可选地对接收净荷自同步解扰(多项式X⁴³+1)。

●检测和终止LAPS帧，如帧定界标志检测。

●移去控制转义码(Control Escape)填充。

●计算任选FCS代码(32位)，并与接收的FCS值进行比较。性能监控寄存器对错误进行累积。如果检测到FCS错误，输出的数据标记为错误数据。

●在字节流中(0x7D、0x7E)检测异常中止序列。

●任选地删除地址和控制字段。

●提供任选的最小和最大包长度检测(SW配置)，确定数据的RX ERR信号，以标记错误状态。

●生成对八位组的性能监控：FCS错误、终止包、短包(Short Packet)、长包、由于RXFIFO错误丢弃的包。

●任选地删除用于处理远端FIFO下溢情况的包填充。

●在错误情况下生成中断。

●自动删除生成包间隙标志。

●为了速率匹配，如果可能，移去可编程帧间间隙填充字节(0x7E)。

●通过转换器19，使来自SDH/SONET块的LAPS信息字段(MAC/GMAC帧)与MII/GMII接口的接收时钟(RX_CLK)同步。

LAPS帧同步

标志序列(0x7E)确定LAPS帧的开始和结束。对接收到的SPE净荷数据逐个八位组搜索查找标志序列，以便给LAPS帧边界定位。用于确定标志序列的八位组值是可编程的，缺省值为0x7E。

两个连续标志序列构成一个空帧，对于空帧忽略不计。因此，N个连续标志序列构成N-1个空帧。对于太短的帧、无效的帧默默地予以丢弃。如果一个LAPS帧属于以下几类，把该帧看作无效帧：

a)不能由两个标志完全定界；

b)在帧标志间少于6个八位组；

c)含有一个帧校验序列错误；

d)含有一个与“4”(基于IPv4的业务)、“6”(基于IPv6的业务)、“255”(基于PPP的业务)不匹配的或者接收器不支持的业务接入点标识符；

e)含有一个不能识别的控制字段值；

f)以一个多于6个“1”位的序列结束；

LAPS八位组去填充处理

LAPS八位组去填充过程(有时称作转义变换，Escaping Transform)在FCS计算之前、LAPS帧同步后应用于接收的LAPS帧。通过检测控制转义八位组(Control Escape Octet)标志序列的开始和结束间的整个LAPS帧，来实现八位组的去填充。一旦发现，从八位组流中移去控制转义八位组，其后的八位组用一个八位组去填充掩蔽八位组(Octet De-Stuffing Masking Octet)执行或异操作。不应把终止序列看作是转义序列(Escape Sequence)。

控制转义八位组的值是可编程的，其缺省值为0x7D。八位组去填充掩蔽八位组也是可编程的，其缺省值为0x20。作为一个实例，Ox7E被编码成Ox7D、0x5E,Ox7D被编码成0x7D、0x5D。

LAPS终止序列

在输入LAPS帧中，终止序列(后跟标志序列的控制转义码)的检测是可选的。终止序列标志着一个终止LAPS帧的结束。

发送LAPS处理器

发送LAPS处理器7将基于包的信息插入到STS SPE中，它提供包封装、FCS字段生成、包间填充、TXFIFO错误恢复和扰码。发送LAPS处理器完成以下功能：

●将包封装到LAPS帧中，每个包以开始标志(0x7E)、任选FCS字段、任选地址和控制字段、结束标志(0x7E)封装。

●可选的自同步发送净荷扰码器(多项式为X⁴³+1)。

●按ITU-T X.85要求进行透明处理(对标志和控制转义码进行八位组填充)。在开始和结束字段标志间需进行字节填充。填充用后跟与0x20(十六进制)异或的原始字节、由控制转义组成的两个字节长的序列替换任何匹配标志或控制转义字节的字节。

●生成开始和结束字段标志(0x7E)。注意，在两个包间可以共享单个标志。

●任选地为帧校验序列(FCS)生成32位CRC。

●提供FCS错误插入能力，以便在软件控制下进行测试。

●TX PRTY错误产生中断。

●提供FIFO下溢的可选择处理。当TXFIFO清空时间早于包结束时，会产生FIFO下溢情况。发生了这种情况时，会造成中断。此时，包可通过以下几种方式结束：生成FCS错误、生成终止序列，或可通过SW配置转义码在包间隙期间插入“填充”字节。

●生成性能监控计数，包括：FIFO错误事件数、异常终止分组数、违反最小和最大包长参数的包数量(可配置SW)。

●通过转换器19，使从MII/GMII接收的MAC/GMAC帧与SDH/SONET块时钟同步。

●如果必要，为了速率匹配，增加可编程速率包间间隙填充字节(0x7E)。

FCS多项式

EOS装置1支持CRC-32帧校验序列(FCS)生成和校验。

FCS首先传送最低有效八位组(LSB)，最低有效八位组包含有最高项的系数。EOS装置有两种FCS计算方式：按照LAPS的低有效位次序(Littleendian bit order)或高有效位次序(Big endian bit order)。

下列多项式用来生成和校验FCS值CRC-32:1+x+x²+x⁴+x⁵+x⁷+x⁸+x¹⁰+x¹¹+x¹²+x¹⁶+x²²+x²³+x²⁶+x³²。FCS字段由地址(SAPI值)、控制和信息字段的所有比特计算出来，但不包括为了透明而插入的任何八位组。这既不包括标志序列，也不包括FCS字段本身。对于两种FCS方法，CRC生成器和校验器均初始化成全部为逻辑“1”。FCS计算完成后，FCS值为1的补码，这就将这个新值插入FCS字段中。

下面，详细说明根据本发明数据在发送方向上的处理过程。

发送方向数据处理

在发送方向，EOS装置1将基于分组的数据插入STS/STM SPE中。设备操作模式可通过管理控制接口来提供。寄存器值TX_EOS=1使设备处于EOS模式。

发送FIFO接口

在EOS模式中，发送系统接口作为兼容MII接口运行。

1．发送FIFO

TX FIFO 13，通过插入一个7e标志或通过同步TX FIFO的接收和发送端，将从转换器19接收到的MII突发帧(如100M)通过并行处理转换成周期性的LAPS帧(如155M)。

发送系统接口由在发送通道的发送方向上位于EOS装置之前的链路层设备控制。链路层设备提供一个用于同步所有接口传输的时钟到EOS装置接口。该约定要求EOS装置有一个速率匹配缓冲器(如FIFO)。FIFO大小的最小值为512字节。EOS装置也通过FIFO传输包的状态(分组/信元的开始/结束、分组的最后一个字是否由一个或两个八位组组成、包错误)。

2．发送FIFO错误

在EOS模式中，FIFO态由EOS装置来监控，每当出现以下情况时，宣布出现FIFO错误状态：1)在包结束(TX_EOP指示)前接收到MII_TX_SOP，2)在跟随TX_CLAV信号的不确定的“发送窗口”之外激活MII_TX_ENB。通过设置MII_TX_FIFOERR_E=1向管理接口报告FIFO错误事件。EOS装置有一个8位FIFO错误计数器，记录受FIFO错误事件影响的每个包。

当性能监控计数器被锁存时，该计数器值由MII_TX_FIFOERR_CNT[7∶0]寄存器锁存，并且清空FIFO错误计数器。如果自LATCH_EVENT的最后上升沿以来至少出现一次FIFO错误事件，则设置FIFO错误事件位-MII_TX_FIFOERR_SECE。在EOS模式中(MII_TX_EOS=1),EOS装置终止错误的包。

3．EOS错误包处理

在EOS运行模式(MII_TX_EOS=1)中，提供错误包处理过程。

4．TX_ERR链路层指示

当一个特殊的分组内含有错误并且应当终止或丢弃时(见MII_TX_ERR定义)，发送系统接口提供了一种链路层设备能够用来指示给EOS装置的方法。

EOS装置1包含一个8位链路层错误计数器，它对从链路层接收到的有错误标志的每个包计数。当性能监控计数器被锁存时(LATCH_EVENT发送处于高位)，该计数器的值由MII_TX_EOS_LLPKT_ERRCNT[7∶0]寄存器锁存，清空链路层包错误计数器。如果自LATCH_EVENT的最后上升沿以来至少出现一次链路层包错误事件，则设置链路层错误包错误事件位，MII_TX_EOS_LLPKT_ERR_SECE。

5．最小/最大包大小

EOS有一个选项，如果一个包超过了最小或最大包大小，则EOS装置认为该包出现了错误，并且不发送或终止该包。包大小仅仅指LAPS包的大小，不包括EOS装置插入的字节(标志序列、地址、控制、FIFO下溢、透明或FCS字节)。这些最小和最大值可通过管理控制接口编程。寄存器MII_TX_EOS_PMIN[3∶0]包含最小包大小，其缺省值为6。寄存器MII_TX_EOS_PMAX[15∶0]包含最大包大小，其缺省值为0x05E0。

EOS装置1通过管理接口的指令来禁止/允许最小和最大包大小校验。如果MII_TX_EOS_PMIN_ENB或MII_TX_EOS_PMAX_ENB=1，允许由于违反包大小限制的包终止。如果=0(缺省设置)，则忽略包大小限制功能。

EOS装置1包含两个8位计数器，对每次的违反最小和最大包大小限制条件进行计数。当性能监控计数器被锁存时，这些计数器的值由MII_TX_EOS_PMIN_ERRCNT[7∶0]和MII_TX_EOS_PMAX_ERRCNT[7∶0]寄存器锁存，清空包大小违例计数器。如果自LATCH_EVENT的最后上升沿以来至少出现一次包大小违例错误，则设置适当的包大小违例二次事件位，MII_TX_EOS_PMIN_ERR_SECE或MII_TX_EOS_PMAX_ERR_SECE。

6．错误包终止

包开始传输后，如果接收或检测到错误情况，EOS装置1不能删除包，因此这些包将会被终止。EOS装置支持两种终止错误包的选择方法。

缺省选项是通过插入终止序列0x7d7e来终止一个包。远端接收器接收到该代码后丢弃该包。另外一种方案是通过简单地反转FCS字节来终止错误包。终止模式由管理控制接口来控制。MII_TX_EOS_FCSABRT_ENB=1为FCS反转方法，MII_TX_EOS_FCSABRT_ENB=0(缺省设置)禁止FCS反转方法。

线路端包环回

为了进行测试，EOS装置1提供了用户环回包功能，它将从SONET/SDH信号中提取的包置入发送方向的FIFO中，在这里，替换从系统接口接收到的数据。然后这些数据进入发送端LAPS处理，最后送回到SONET/SDH线路。当MII_R_TO_T_LOOP设置为1时，环回功能激活。当MII_R_TO_T_LOOP设置为0时，禁止环回，进行正常的处理过程。这种环回功能主要是用于设备测试。在实际运行中，如果接收时钟快于发送时钟，而SONET/SDH净荷填充了数据包，则由于发送端不能容纳接收端的全部速率，将产生周期性错误。

发送LAPS过程

在发送系统接口后，在EOS模式(MII_TX_EOS=1)时，EOS装置1执行以下处理：

1．在LAPS帧中封装包

用于EOS的LAPS帧定义如图4所示。在EOS模式中(MII_TX_EOS=1)，每个从链路层接收的LAPS包用在ITU-TX.85中定义的标志序列描绘，标志序列用来指示LAPS帧的开始和结束，其值为01111110(十六进制为0x7e)。

作为选项之一，EOS装置可插入单个标志来指示一个帧的结束和下一个帧的开始，该项功能由管理接口来控制。如果MII_TX_EOS_EOP_FLAG=1，则EOS装置插入分离标志，以指示帧的开始和结束。如果MII_TX_EOS_EOP_FLAG=0(缺省设置)，则只可插入单一的标志序列。

在禁止生成FCS字段的特殊情况下，EOS装置忽略MII_TX_EOS_EOP_FLAG，始终插入帧开始和结束标志序列。这是一种非标准运行模式，因为根据ITU-TX.85,FCS字段是必须遵循的。这种特性要求确保接收端在测试过程中能够正确运行。在该期间，禁止使用FCS，有可能是单字节的数据包。

2．地址和控制字段

X.86标准定义了紧跟在帧开始标志序列后的两个字段：一个地址字段，该字段设置为0x0c；和一个控制字节，该字节定义为00000011。在EOS模式(MII_TX_EOS=1)中，EOS装置可选择插入这些字段，如果MII_TX_EOS_ADRCTL_INS=1。如果MII_TX_EOS_ADRCTL_INS=0(缺省设置)，则不插入这些字段。

3．透明性

在EOS模式(MII_TX_EOS=1)，八位组填充过程在一个被称作透明处理(Transparency Processing)的点上进行。一个特殊的八位组一控制转义码(01111101或十六进制0x7d)用作标志符以指示在接收端需要特殊处理的字节。控制转义码用来标志帧数据中任何特殊代码的出现。

进行FCS计算后，EOS装置检查任意两个标志序列间的整个帧。每次出现的标志为0x7e或0x7d的任何代码被后跟由与十六进制0x20码进行异或运算的原始八位组的控制转义八位组组成的两个八位组序列替换。EOS装置对下列字节序列进行透明处理，一个例外是EOS装置插入的用于描述帧的标志序列。净荷(在标志序列间)中的0x7e描述如下：

0x7e被编码为0x7d、0x5e；

0x7d被编码为0x7d/0x5d。

SPE生成

1．EOS操作(MII_TX_EOS=1)

随后EOS流映射到SONET/SDH同步净荷包络(SPE)的净荷中。EOS八位组边界与SPE八位组边界对齐。由于EOS帧长度可变，因此，它们被允许跨越SPE边界。在运行过程中当没有立即可插入SPE的LAPS帧时，发送标志序列来填充LAPS帧间的时间。这只是在两个完整的帧间才进行。对STS-3c/STM-1的Ethernet over SONET/SDH的可用信息速率是149.760Mbps。

2．FIFO下溢

在EOS模式(MII_TX_EOS=1)中，理所当然在两个包间是空的，但在包发送时不应该是空的，即接收到MII_TX_SOP指示后不能是空的，但在接收到MII_TX_SOP指示之前可以是空的。如果发生了这种情况，EOS装置为处理FIFO下溢提供了两种选择方案：可用终止模式，终止包；或可发送一个特殊代码，MII_TX_EOS_FIFOUNDR_BYTE[7∶0]，填充SPE，直到FIFO中再次出现有效数据。寄存器MII_TX_EOS_FIFOUNDR_MODE控制响应；MII_TX_EOS_FIFOUNDR_MODE=0表示包将会被终止，这是缺省值。MII_TX_EOS_FIFOUNDR_MODE=1表示在下溢情况发生时，将会发送特殊FIFO下溢代码MII_TX_EOS_FIFOUNDR_BYTE[7∶0]。MII_TX_EOS_FIFOUNDR_BYTE[7∶0]缺省值为0x??。

SPE/VC生成

STS-3cSPE或VC-4的结构如图12A-C所示。SPE/VC的第一列是POH(通道开销)。通道开销有9个字节。这9个字节的顺序对SONET为J1、B3、C2、G1、F2、H4、Z3、Z4和Z5，对SDH为J1、B3、C2、G1、F2、H4、F3、K3和N1。通道开销的第一个字节是通道跟踪字节J1，通过相关的STS/AU指针指示其相对SONET/SDH TOH/SOH的位置。下面定义POH字节的发送值。这里SONET和SDH的字节名称不同，首先列出SONET的名称。

1．通道跟踪(J1)

在J1字节中，EOS可以发送一个16字节或64字节的通道跟踪消息，消息存储在MII_TX_J1_[63∶0][7∶0]中。如果MII_TX_J1_SEL=0，则J1字节以从MII_TX_J1_[15]_[7∶0]到MII_TX_J1_[0]_[7∶0]的16字节序列重复发送，否则以从MII_TX_J1_[63]_[7∶0]到MII_TX_J1_[0]_[7∶0]的64字节序列重复发送(通常16字节序列用于SDH模式，64字节用于SONET模式)。

2．通道BIP-8(B3)

如果B3-INV=-0，则比特交错奇偶校验位8(BIP-8)作为偶数奇偶校验位(正常)发送，否则生成奇数奇偶校验位(不正确)。BIP-8对前一个SPE/VC(包括POH)的所有位进行计算，其值置入当前的SPE/VC的B3字节中。

通过定义BIP-8,B3的第一位提供前一个SPE/VC所有字节的第一位的奇偶校验，B3的第二位提供前一个SPE/VC所有字节的第二位的奇偶校验，等等。

3．信号标签(C2)

信号标签字节指示SPE/VC的组成。预设值TX_C2[7∶0]插入到生成的C2字节中。

4．通道状态(G1)

通道REI

接收端监控接收的SPE/VC中的B3位错误。每个帧(0到8)检测到的B3错误数从接收端传输到发送端，插入到发送通道状态字节G1中，用作远程错误指示(Remote Error Indication)。如果FORCE_G1ERR=1，则G1的4个MSB(最高有效位)作为1000连续发送(作测试用)。否则如果PERI_INH=0，则它们设置为等于接收端POH监控模块最近检测到的B3错误数的二进制值(0000到1000，指示0到8)。否则，将它们全部设置为零。

通道RDI

G1的第5位可用作通道/管理单元远程故障指示(RDI-P)，或者G1的第5、6和7位用作增强的RDI-P指示符。G1的第5、6和7位中的发送值或者从TX_G1[2∶0]寄存器产生(如果PRDI_AUTO=0)，或者EOS装置自动生成一个增强的RDI信号(如果PRDI_AUTO=1,PRDI_ENH=1)，或者是一位RDI信号(如果PRDI_AUTO=1,PRDI_ENH=0)。G1的第5、6和7位中发送的值如表4所示。

表4通道RDI位值

PRDI_Auto	PRDI_ENH	RX_PAISRX_LOP	RX_UNEQ	RX_PLM	G1的5、6和7位
						0	x	x	x	x	Tx_G1[2,0]
1	0	1	x	x	100
						0	x	x	000
		1	1	x	x					101
	0					1	x	110
			0	0	1				010
	0					0	0	001

如果PRDI_AUTO=1，则上面所述的值最少发送20帧。一旦以相同值发送了20帧，则发送对应表4列出的当前态的故障指示值。G1的第8位(最低有效位)没有使用，设置为0。

5．其他POH字节

EOS装置1不支持剩下的POH字节，这些字节以固定的全部零字节发送。这些字节包括通道用户信道(F2)、位置指示符(H4)、通道增长/用户信道(Z3/F3)、通道增长/通道APS信道(Z4/K3)以及前后连接监控字节(Z5/N1)。

SONET/SDH帧生成

SONET/SDH帧生成模块通过生成传送(段)开销(TOH/SOH)字节、以来自SPE/VC的字节填充净荷、对除第一行的TOH/SOH字节外的所有字节扰码，来创建STS-3c/STM-1。

1．帧对准

相对于输入的TX_FRAME_IN，生成帧的位置是固定的。帧开始指示输出TX_FRAME_OUT与TX_FRAME_IN输入有一个固定的但非特指的关系。TX_FRAME_OUT上一个时钟周期宽脉冲与发送线路输出TX_DATA[7∶0]数据字节的关系由MII TX_FOUT_BYTE_TYPE[1∶0]和TX_FOUT_BYTE_NUMBER[3∶0]寄存器控制。

2．净荷生成

SONET或SDH净荷在正常情况下由SPE/VC字节填充而成。在STS-3c/STM-1模式(MII_TX_SIG_MODE=0)中，SPE/VC的J1字节放置在第10列第1行中。

在线路(复用段，MS)告警指示信号(AIS)LAIS，或通道(管理单元，AU)告警指示信号(PAIS)发送期间，悬挂起SONET/SDH净荷的正常生成。MII_TX_LAIS和MII_TX_PAIS寄存器控制AIS的生成。如果MII_TX_LAIS或MII_TX_PAIS=1，则整个净荷(9396或2349字节)全部以1字节填充。

除非激活了AIS，否则，如果TX_UNEQ=1，则生成没有准备的SPE/VC(所有SPE/VC字节全部用零填充)。

3．TOH/SOH生成

SONET TOH字节与SDH TOH字节基本上是一样的。下文中定义生成的所有TOH/SOH字节值。当SONET和SDH的字节名称不同时，首先列出SONET所用名称。标准中的空白之处是SONET中没有定义的或者是SDH非标准化保留字节。EOS装置1将这些字节全部用零填充。

在发送LAIS或PAIS过程中，悬挂起TOH/SOH字节的正常生成。如果MII_TX_LAIS=1，则正常生成TOH/SOH最开始的3行，但TOH/SOH剩余部分(以及所有SPE/VC字节)全部为设置1再进行发送。如果MII_TX_PAIS=1，则除第4行中所指针字节外，TOH/SOH所有行字节均正常生成。H1、H2和H3字节(以及所有SPE/VC字节)全部设置为1传送。

以下面固定模式正常生成帧字节：

A1：1111_0110=F6；

A2：0010_1000=28。

为了测试之目的，A1和A2生成时可以包含错误。如果A1A2_ERR=0，不插入错误。当A1A2_ERR=1时，通过A1A2_ERR_PAT[15∶0]的值与A1和A2进行异或运算生成8个帧的每个群中的m个连续帧(这里m相当于A1A2_ERR_NUM[2∶0]的二进制数)，A1的最高有效位与A1A2_ERR_PAT[15]进行异或运算，A2的最低有效位是A1A2_ERR_PAT[0]进行异或运算。

在16个连续帧的期间内，EOS装置连续发送包含在MII_TX_J0_[15∶0]_[7∶0]的16字节模式，从MII_TX_J0[15]_[7∶0]字节开始按递减顺序发送。

ITU-T G.707标准规定含第3条/G.831定义的段接入点标识符(SAPI)的16位段跟踪帧以连续J0字节连续发送。注意，只有帧开始标志符字节在其最高有效位应为1。

目前，没有对SONET定义段跟踪功能。除非给SONET定义一个相似的段跟踪字段，否则所有的MII_TX_J0字节应采用0000_0001填充，因此，在J0中连续发送一个十进制的1。Z0字节在STS-12c/STM-4(MII_TX_SIG_MODE=1)模式中以2到12的二进制次序发送，在STS-3c/STM-1(MII_TX_SIG_MODE=0)模式中为2到3(这在GR-253中已作规定)。

如果MII_B1_INV=0，则B1 8位比特交错奇偶校验(BIP-8)以偶数奇偶校验位(正确态)发送，否则生成奇数奇偶校验位(不正确)。BIP-8对前一个扰码后STS-3c/STM-1帧的所有位进行计算，在扰码前置入当前帧的B1字节中。通过定义BIP-8,B1的第一位提供前一帧所有字节的第一位的奇偶校验，B1的第二位提供前一帧所有字节的第二位的奇偶校验，等等。

定义指令线字节用来携带两个64kb/s的数字语音信号。F1字节给网络提供者使用。发送块接收3个串行输入：MII_TX_E1_DATA、MII_TX_E2_DATA和TX_F1_DATA，用来插入到发送的E1、E2和F1字节中。从EOS装置1输出一个单一的带缺口的64kHz时钟(MII_TX_E1E2F1_CLK)，以便为这三个串行输入提供时钟参考。

这些字节的第一位(最高有效位)应与输入帧开始脉冲MII_TX_FRAME_IN对齐。在接收到E1、E2和F1字节的最后一位后，接收到的E1、E2和F1字节插入到输出的SONET/SDH帧中。

TOH/SOH定义了两种DCC(数据通信通道)，段/再生段DCC用D1、D2和D3字节来产生一个带缺口的192 kb/s信道。线路/复用段DCC用D4到D12的字节来产生一个带缺口的576 kb/s信道。发送端在两个串行输入：MII_TX_SDCC_DATA和MII_TX_LDCC_DATA，接收DCC数据。为了保证位同步，发送端输出两个时钟：MII_TX_SDCC_CLK,192kHz(带缺口)；以及MII_TX_LDCC_CLK,576kHz(带缺口)。时钟信号能够使MII_TX_SDCC_DATA和MII_TX_LDCC_DATA位再定位到寄存器，以插入到TOH/SOH。MII_TX_SDCC_DATA和MII_TX_LDCC_DATA输入应根据MII_TX_SDCC_CLK和MII_TX_LDCC_CLK下降沿变化，因为重定时是在上升沿做出的。

H1和H2字节包含3个字段。由于SPE/VC与TOH同步生成，所以无需生成可变指针。与此相反，有效的H1和H2字节以固定指针值522(十进制)=10 0000 1010(二进制)生成，H3字节全部固定为0。这样，SPE/VC中J1字节在STS-3c/STM-1模式(MII_TX_SIG_MODE=0)中被放置在第1行第10列。

如果MII_TX_LAIS或TX_PAIS处于激活态，则H1、H2和H3字节在发送时全部设置为1。当MII_TX_LAIS或TX_PAIS转换为0时，EOS装置1在下一个帧中用一个有效的新数据标志(NDF)发送第一个H1字节。在第一个H1字节中以被禁止的NDF字段生成随后的帧。第一个H1-H2字节对以正常指针发送，此时：

●NDF=0110；

●SS=TX_SDG_PG,0；

●指针值=10_0000_1010；

所有其他H1-H2字节对以级联指示字节发送，此时：

●NDF=1001；

●SS=TX_SDG_PG,0；

●指针值=11_1111_1111；

在下面B2字节的描述中，根据设备模式(STS-12c模式和STS-3c)的不同其值略有变化。为了描述两种模式的操作，采用下面的约定来区分每种模式的要求：STS-3c。TOH/SOH有12[3]个B2字节，它们一同提供BIP-96[BIP-24]检错能力。

每个B2字节为前一个帧中的12[3]组字节中的1组字节中的字节提供BIP-8奇偶校验。第j列中的B2字节为前一个帧(TOH/SOH开始3行除外)中位于第j+12k(j+3k)的字节提供BIP-8奇偶校验，这里k=0到89。如果B2_INV=0，则BIP-8以偶数奇偶校验位(正常态)发送，否则，生成奇数奇偶校验位(错误态)。BIP-8值在扰码前对前一个STS-3c/STM-1帧中的字节计算出来，在扰码前置入当前帧的B2字节中。

K1和K2的5位最高有效位用作自动保护交换(APS)信号。K2的3个最低有效位在线路/MS层用作AIS或远程故障指示(RDI)，在SONET中，它们也用作APS信令。EOS装置1在发送的K1字节中插入MII_TX_K1_[7∶0]，在发送的K2的5个MSB字节中插入MII_TX_K2_[7∶3]。

K2的3个LSB位由3个源控制，按照优先级，它们是：

●如果TX_LAPS=1，发送时，将它们全部设置为1(同所有的线路/MS开销字节一样)。

●如果LRDI_INH=0，以及如果(MII_RX_LOS_AND_NOTRX_LOS_INH)、MII_RX_LOF、MII_RX_LOC或MII_RX_LAIS中任何一个等于1，则它们以110码发送。无论何时激活该特殊事件，最少20帧的K2设置为110。

●否则发送MII_TX_K2[2∶0]码。

RX_LOS可激活到高位(MII_RX_LOS_LEVEL=0，缺省值)或激活到低位(MII_RX_LOS_LEVEL=1)。在内部，如果MII_RX_LOS_LEVEL=1，则插入MII_RX_LOS以产生MII_RX_LOS。GR-253 R6-180到R-182要求规定了应在125μs的接收到的LOS、LOF或LAIS期间插入和移去RDI检测。

该字节的4个LSB传送同步状态消息。设置发送的S1字节等于MII_TX_S1_[7∶0]。

接收端监控接收信号中的B2位错误，在STS-12c/STM-4模式中每帧检测到的B2错误数范围为每帧0到96个B2位，在STS-3c/STM-1模式中为每帧0到24个B2位。通常，线路/MS远程错误指示(REI)字节、M1字节传送在接收信号中检测到的B2错误计数。

通过设置TX_M1_ERR=1，用户可强制发送REI错误指示。这时M1字节中发送24个数值中的任何一个(STS-3c/STM-1模式)。如果LREI_INH=0，则M1字节被设置成等于最近的B2错误计数。否则的话，M1字节全部设置为0。

由于Z1和Z2字节没有标准化，因此，EOS装置1将这些字节全部填充为0。

扰码

用一个同步扰码序列对输入数据进行扰码，扰码多项式为x7+X6+1。在SPE/VC第一个字节开始处(在STS-3c/STM-1模式中位于1行10列的字节i)的扰码器初始化为1111111，对除第一行TOH/SOH字节外的整个SONET/SDH信号进行扰码。为了测试之目的，可通过设置SCRINH为1禁止扰码器。

从扰码单元6输出的已扰码的LAPS帧(如155M)被连接扰码单元6和SPE/BC生成单元5之间的FIFO单元(未示出)转换成SDH帧(如155M)，该FIFO单元与PLL(锁相环路)协同工作。

下面描述数据在接收方向的处理过程。

1．发送到接收环回和LOC

如果R_LOOP=1,EOS装置1接收部能被配置到环回生成发送信号。否则，选择从SONET/SDH接口接收到的信号。在环回中，TX_SONETCLK输入用于确定接收器成帧器和其他接收电路的时钟。如果没有选择环回，则RX_SONETCLK输入用于确定该电路的时钟。

RX_SONETCLK输入用TX_CLK输入监控时钟丢失。如果RX_SONETCLK上在16个TX_CLK周期没有检测到转换，则设置RX_LOC位。检测到转换时，清除它。如果RX_LOC从0转换到1或从1转换到0，设置RX_LOC_D delta位。

2．传送开销监控

TOH/SOH监控块由J0、B2、K1K2、S1和M1监控字节组成。这些TOH/SOH字节监控状态的错误或变化。

2.1．J0监控

J0监控有两种操作模式，一种用于SONET应用，一种用于SDH应用。在MII_RX_J0=0模式(SONET)中，J0监控包括检查其值与3个连续帧一致的接收到的J0字节值。当接收到一个一致的J0值时，把它写到MII_RX_J0_[15]_[7∶0]。

在MII_RX_J0=1情况(SDH),J0字节可望包含一个重复的16字节段跟踪帧，该帧包括段接入点标志(SAPI)。J0监控包括跟踪16字节段跟踪帧开始、检查其值与3个连续段跟踪帧匹配一致的接收的段跟踪帧值。当接收到一个一致的帧值时，把它写到MII_RX_JO_[15∶0]_[7∶0]。段跟踪帧的第一个字节(它包括帧起始标志)写到MII_PX_JO_[15]_[7∶0]。

2.1.1．成帧

除帧起始标志字节的最高有效位外，所有段跟踪帧字节的最高有效位均为0。J0监控器成帧器搜索15个连续J0字节，该字节最高有效位有一个0，后接的J0字节的最高有效位为1。当发现这种模式时，成帧器进入帧内，此时J0_OOF=0。一旦J0监控器成帧器为内帧，一直留在帧内直到接收到3个连续段跟踪帧中至少有1个最高有效位(MSB)位错误。如果MII_RX_J0=0，则J0帧指示节被约束在内帧状态，MII_J0_OOF=0。当MII_J0_OOF改变状态时，设置MII_J0_OOF_Ddelta位。

2.1.2模式接收和比较

一旦在帧内，J0监控模块就查找3个连续的16字节(MII_RX_J0=1)或1个字节的段跟踪帧(MII_RX_J0=0)。当接收到3个连续相同的帧时，接收的帧就存入MII_RX_J0_[15∶0]_[7∶0](或在SONET模式下，存入MII_RX_J0_[15]_[7∶0])。接收的帧与这些寄存器的先期内容进行比较。当存储了一个新值时，就设置MII_RX_J0_D_delta(变化)位。

2.2BIP-96(B2)校验

在下面B2的说明中，根据设备模式的不同(STS-3c),B2值略有变化。为了说明两种情况的运行，将利用以下约定来确定模式STS-3c的要求。EOS装置1校验接收的B2字节中正确的BIP-8值。(12[3]个B2字节组合在一起形成1个BIP-96[BIP-24])。除去TOH的最前3列(SONET中为SOH,SDH中为RSOH)，对每帧的所有12[3]字节组计算BIP-96[BIP-24]偶数校验位。解扰之后对接收的数据进行计算，解扰之后将该值与下一帧的B2值进行比较。通过比较可以得到0到96[0到24]的不匹配(B2位错误)。每帧检测到的B2位错误数可以插入发送的M1字节。

2.2.1B2错误计数

ROS装置1包括一个20位的B2错误计数器，它对每个B2错误进行计数(当BIT_BLKCNT=0时)或对至少有一个B2错误的帧进行计数(当BIT_BLKCNT=1时)。当性能监控计数器被锁存时(LATCH_EVENT变成高电平)，此计数器的值就由B2_ERRCNT[19∶0]寄存器锁存，并清除B2错误计数器。如果从LATCH_EVENT的最后上升沿开始导致至少一个B2错误时，则设置B2错误第二事件位B2ERR_SECE，采用B2错误率门限模块。

为了判定接收信号的误码率是否高于或低于两个规定的不同预定门限值(信号故障和信号衰减情况)，EOS装置1提供了两个B2错误率门限模块。如果SF模块或SD模块判定错误率高于门限的话，就设置B2_ERR_SF或B2_ERR_SD。如果对应的错误率位改变了值的话，也设置delta位B2_ERR_SF_D或B2_ERR_SD_D。对于每种错误率门限模块，用户可以规定一个BLOCK寄存器和2对THRESH和GROUP寄存器。为了允许设置和清除状态位的滞后，每个错误率门限模块有1对THRESH和GROUP寄存器来设置状态，和1对THRESH和GROUP寄存器来清除状态。因此用于错误率门限模块的寄存器是

·当B2_ERR_SF=0，判定其是否应设置，使用：B2_BLOCK_SF[7∶0]，B2_THRESH_SET_SF[7∶0]，和B2_GROUP_SET_SF[5∶0]

·当B2_ERR_SF=1，判定其是否应清除，使用：B2_BLOCK_SF[7∶0]，B2_THRESH_CLR_SF[7∶0]，和B2_GROUP_CLR_SF[5∶0]

·当B2_ERR_SD=0，判定其是否应设置，使用：B2_BLOCK_SD[15∶0]，B2_THRESH_SET_SD[5∶0]，和B2_GROUP_SET_SD[5∶0]

·当B2_ERR_SD=1，判定其是否应清除，使用：B2_BLOCK_SD[15∶0]，B2_THRESH_CLR_SD[5∶0]，和B2_GROUP_CLR_SD[5∶0]

3．K1K2监控

K1和K2字节是用于发送Line(线路)/MS AIS或RDI、及用于APS信令，通过监控该字节确定状态的改变。

3.1 Line/MS AIS监控和LRDI的生成

K2字节的3个LSB在线路/MS层上能够用作AIS或远端缺陷指示(RDI)。如果以“111”接收到K2_CONSEC[3∶0]连续帧，就设置RX_LAIS，同时RX_LAIS_OUT输出为高位；如果K2_CONSEC[3∶0]连续帧以“111”接收到，就清除RX_LAIS和RX_LAIS_OUT。当RX_LAIS状态改变时，就设置RX_LAIS_D delta位。

3.2 Line/MS RDI监控

K2字节的3个LSB也可以用于监控K2_CONSEC[3∶0]是以“110”连续接收还是连续不接收，发生这种情况时，就设置或清除RX_LRDI，当RX_LRDI改变状态时就设置RX_LRDI_D。

3.3 APS监控

K1字节和K2字节的4个MSB是用于发送APS请求和信道数的，当在3个连续帧接收到同样的数值时，就将其写到RX_K1_[7∶0]和RX_K2[7∶4]。然后将接收的值与寄存器原先的值进行比较，当出现一个新的12位值时，就设置RX_K1_D delta位。

检查K1字节的稳定性。如果在12个连续帧中，没有3个连续帧以同样的K1字节接收到，就设置K1_UNSTAB位。当接收到连续3个相同的K1字节时就清除。如果K1_UNSTAB改变状态，就设置K1_UNSTAB_D delta位。K2的3位到0位包括APS模式信息。监控K2_CONSEC[3∶0]的这些位以找出连续的同样值，出现上述情况时就写到RX_K2_[3∶0]，除非K2字节的2位和1位为“11”(表示Line/MS AIS或RDI)。当写到RX_K2_[3∶0]的为新值时，设置RX_K2_D delta位。

3个delta位MII_RX_K1_D、RX_K2_D以及MII_K1_UNSTAB_D均与APS监控有关，都能提供一个APS中断信号APS_INTB。此外，这些delta位还能提供标准的累加中断信号INTB。

3.4 S1监控

监控接收到S1字节的4个LSB，在SONET模式下，MII_RX_SDH_S1=0，找出8个连续帧中的一致值，在SDH模式下，MII_RX_SDH_S1=1，找出3个连续帧中的一致值。当这些位包括相同的同步状态消息时，就将接收的值写到RX_S1_[3∶0]，并将接收的值与该寄存器先前的值进行比较，当存储了一个新值时，就设置MII_RX_S1_D delta位。S1字节也用于消息故障检测。如果从LATCH_EVENT的最后一个上升沿开始没有消息能够满足上述有效准则(它是否与最后接收的值相同还是不同)，就设置S1第二事件位S1_FAIL_SECE。

3.5 M1监控

M1字节说明由远程终端在接收信号中检测的B2错误数。EOS装置1包含1个20位的M1错误计数器，当BIT_BLKCNT=0时，就计数由M1指示的每个错误；当BIT_BLKCNT=1时，就计数以M1接收的不等于0的每一帧。当MII_RX_SIG_MODE=1时，BIT_BLKCNT=0的M1的有效值范围是0到96；其他任何值都解释为0错误。当RX_SIG_MODE=0和BIT_BLKCNT=0时，M1的有效值范围是0到24；任何其他值都解释为0错误。当性能监控计数器被锁存时，该计数器的值是由M1_ERRCNT[19∶0]寄存器锁存，并且清除M1错误计数器。

如果从LATCH_EVENT最后的上升沿开始已经有至少1个接收M1错误指示的话，就设置M1错误第二事件位M1_ERR_SECE。

4．传送开销分离(drop)

TOH/SOH分离模块输出接收的E1、F1和E2字节，以及2个串行DCC信道。

4.1指令线(E1和E2)和段用户信道(F1)

3个串行输出MII_RX_E1_DATA、MII_RX_E2_DATA和MII_RX_F1_DATA包含接收的E1、E2和F1字节的值，同时提供单个带缺口的64kHz时钟参考输出(MII_RX_E1E2F1_CLK)，在RX_FRAME_OUT上升沿之后，E1、E2和F1字节的MSB出现在第一个64kHz时钟周期(带缺口)。

4.2数据通信信道，DCC,(D1-D12)

TOH/SOH中定义了两个DCC。段/再生段DCC采用D1、D2和D3字节建立1个带缺口的192kb/s的信道，线路/复接段DCC采用D4到D12字节建立1个带缺口的576kb/s的信道。TOH/SOH分离模块通过2个串行信道输出DCC数据RX SDCC_DATA和RX_LDCC_DATA。这些信道与输出MII_RX_SDCC_CLK和MII_RX_LDCC_CLK同步，DCC数据输出在RX_SDCC_CLK和RX_LDCC_CLK的下降沿改变。

5．指针状态判定

通过检查H1-H2字节来判定指针状态，建立STS-3c/AU-4接收指针态。

5.1状态变化规则

在下列指针状态判定说明中，依据设备的模式(STS-3c)，数目略有变化。为了说明两种情况的运行，将利用以下约定来确定模式(STS-3c)的要求：

第一对H1-H2字节包含STS-3c/AU-4指针，监控该字节对，它们可认为是下列3种状态中1种：

·正常(NORM=00)

·告警指示信号(AIS=01)

·指针丢失((LOP=10)

剩余的11[2]对H1-H2字节用于监控正确级联指示。它们可认为是下列3种状态中1种：

·级联(CONC=11)

·告警指示信号(AISC=01)

·指针丢失(LOPC=10)

各自的状态存储于MII_PTR_STATE_[1∶12]_[1∶0][MII_PTR_STATE_[1∶3]_[1∶0]]，这里MII_PTR_STATE_[i]_[1∶0]表示第i对H1-H2字节的状态。然后，合并各对单独的H1-H2字节，确定STS-3c/AU-4指针状态。

5.2 STS-3c/AU-4指针状态

EOS装置1提供寄存器状态位MII_RX_PAIS和MII_RX_LOP，用于指示接收的STS-3c/AU-4指针的指针状态，它们可能为3种状态之一：

·正常(MII_RX_PAIS=0和RX_LOP=0)-MII_PTR_STATE_[1]_[1∶0]为NORM(00)，所有其他PTR_STATE_[i]_[1∶0]为CONC(11)。

·通道/AU AIS(MII_RX_PAIS=1和RX_LOP=0)-所有PTR_STATE_[i]_[1∶0]为AIS或AISC(01)。

·指针丢失(MII_RX_PAIS=0和MII_RX_LOP=1)-所有其他情况(PTR_STATE_[i]_[1∶0]值不能满足正常或通道/AU AIS标准)。

MII_RX_PAIS和MII_RX_LOP信号提供通道远程故障指示(PRDI)。通过MII_RX_PAIS_D和MII_RX_LOP_D delta位指示状态位的改变。

6．指针解释

第一H1-H2字节对被解释为应用对SPE/VC的开始定位。指针解释规则如下：

1．在正常运行期间，指针定位SPE/VC的开始。

2．忽略当前接收到的指针的任何变化，除非连续3次接收到一个一致的新指针值，或者它先于规则3、4或5中的任何一条。任何连续3次接收到一致的新指针值优先于规则3或4。

3．当MII_RX_SDH_PI=0，如果4位NDF位中至少3位匹配禁止指示(0110)以及10位指针值位中至少8位匹配当前接收到的其I位反转的指针，则指示一个正调整。认为跟在H3字节后的字节是正填充字节，当前接收到的指针值加1(模783)。

当MII_RX_SDH_PI=1，如果4位NDF位中至少3位匹配禁止指示(0110)，指针值I-位中3位或更多位以及指针值D-位中2位或更少的位匹配当前接收到的其所有位反转的指针，并且接收到的SS-位是10或MII_RX_SS_EN=0，则指示一个正调整。认为跟在H3字节后的字节是正填充字节，当前接收到的指针值加1(模783)。

4．当MII_RX_SDH_PI=0，如果4位NDF位中至少3位匹配禁止指示(0110)以及10位指针值位中至少8位匹配当前接收到的其D位反转的指针，则指示一个负调整。H3字节被认为是负填充字节(它是SPE的一部分)，当前接收到的指针值减1(模783)。

当MII_RX_SDH_PI=1，如果4位NDF位中至少3位匹配禁止指示(0110)，指针值D-位中3位或更多位以及指针值I-位中2位或更少的位匹配当前接收到的其所有位反转的指针，并且接收到的SS-位是10或MII_RX_SS_EN=0，则指示一个负调整。H3字节被认为是负填充字节(它是VC的一部分)，当前接收到的指针值减1(模783)。

5．当MII_RX_SDH_PI=0，如果4位NDF位中至少3位匹配禁止指示(1001)，并且指针值在0到782之间，则接收到的指针替换当前接收到的指针值。

当MII_RX_SDH_PI=1，如果4位NDF位中至少3位匹配禁止指示(1001)，指针值在0到782之间，并且接收到的SS-位是10或MII_RX_SS_EN=0，则接收到的指针替换当前接收到的指针值。

利用这些指针解释规则，指针解释器模块确定SPE/VC净荷和POH字节的位置。

6.1指针处理

关于在EOS装置1中实现指针跟踪算法，请参考[G.783]和[GR-253]中的转换定义。指针跟踪状态机是基于ITU-T建议确定的指针跟踪状态机，它对Bellcore和ANSI标准一样有效。在Bellcore模式中，不出现从AIS到LOP的状态机转换(即通过设置BELLCORE位设置成逻辑1)。

EOS装置1使用了四个指针跟踪状态机，每个AU-4/STS-3c用一个。指针跟踪采用H11和H21字节，该指针从H1n和H2n字节的级联中提取，解释如下：

N=新数据标志位，在有效时=1001或0001/1101/1011/1000，在正常或失效时，它等于0110或1110/0010/0100/0111(即，可容忍单比特错误)。

SS=指针跟踪状态机解释中的大小位，如果有效，通过将BELLCORE控制位设置为0。当BELLCORE设置为1时忽略这些位，但当它设置为0时，这些位为10。

I=增加位，定义为H1n的位7以及H2n的位1、3、5和7。

D=降低位，定义为H1n的位8以及H2n的位2、4、6和8。

负调整：反转的5个D-位，接收多数规则。通过将OR#Conf3中的正ITU位(Just ITU bit)设置为0，可启动[GR-253]的O3-92中10个对象中的8个。

正调整：反转的5个I-位，接收多数规则。通过将OR#Conf3中的正ITU位(JustITU bit)设置为0，可启动[GR-253]的O3-92中10个对象中的8个。

对STM-1/STS-3c运行模式，指针为一个二进制值，范围为0到782(十进制)。它是一个源自H1字节的两个最低有效位的10-位值，与级联的H2字节一同，形成一个偏离H3字节位置3个字节的偏置字段。例如，对STM-1信号，指针值为0表示VC-4在H3字节后3个字节位置处开始，而偏置87表示VC-4从K2字节后3个字节开始。

在STM-4/STS-12模式有4个字节-交错AU-4，因此有4个H1/H2字节对用于确定它们各自VC-4的开始(即，J1字节位置)。在这种情况下，4个指针跟踪状态机的运行等同于运行4×STM-1/STS-3c。

在处理STS-12c/STM-4c时，宏1的指针跟踪状态机用于定位VC-4-4c的开始。使用H11和H21字节进行指针跟踪，指针从H11和H21字节级联中提取出来，指针解释如上面所述。但形成的偏置是一个12字节的计数值，其值从H3字节位置开始算起。例如，对STM-12c信号，指针值为0表示VC-4在H3字节后12个字节位置处开始，而偏置87表示VC-4从K2字节后12个字节开始。在相应宏(宏2-4)中也检查级联指示字节，根据[G.783]附件C中的每个状态机对应于LOP和HPAIS进行监控。下面的状态图说明了级联指示符的状态转换。转换定义请参考[G.783]。

此外，8位计数器用来记录正和负调整事件，以及NDF事件。提供状态位用来指示负调整、正调整、NDF、无效指针、新指针和级联指示的检测。当进入上图中的LOP或LOPC态时，将在相关OR#IRQ2寄存器中设置LOP中断请求位。同样，如果进入了AIS或AISC态，将设置相关的HPAIS中断请求。

处理完指针后，连接指针处理单元10和解扰单元11的FIFO单元(未示出)将SDH/SONET帧(如155.520Mb/s)转换成LAPS帧(如155.520Mb/s)，用PLL来完成该动作。

7．通道开销监控

POH(通道开销)监控模块由J1、B3、C2和G1监控组成。这些通道开销字节用于监控状态中的错误或变化。

7.1通道跟踪(J1)捕获/监控

通过插入J1字节，EOS装置1支持两种通道跟踪(J1)捕获方法。第一种主要用于SONET，在STS-3c/AU-4中捕获64个连续的J1字节。第二种用于SDH，查找重复的16个连续的J1字节模式。当在3个连续事件中检测到一致的16字节模式时，J1模式存储在指定的寄存器中。

7.1.1 SONET J1捕获

当MII_RX_SDH_J1=0(SONET模式)，EOS装置1能提供捕获通道跟踪消息样本。当J1_CAP从0转换成1,EOS装置1从特定分机连续捕获64个J1字节，将它们写到MII_RX_J1_[63∶0]_[7∶0]。

SONET中没有定义通道跟踪帧结构，但GR-253确实建议一个64字节的序列，该序列由一串ASCII字符组成，空字符(00)填充了62字节，结束为<CR>(0D)和<LF>(0A)字节。如果设置了J1_CRLF位，则EOS装置1捕获在J1字节位置中所接收的以{0A,0D}结束的第一个64字节字符串。如果J1_CRLF=0,EOS装置1捕获接下来的64字节的J1字节，不考虑它们的内容。一旦完成捕获，EOS装置1设置J1_CAP_E事件位。

7.1.2 16字节J1监控

如果MII_RX_SDH_J1=1(一般用于SDH模式)，J1字节可望包含一个重复的16字节包括PAPI的通道跟踪帧。在这种模式中，不使用J1_CAP、J1_CRLF和J1_CAP_E位。J1监控包括自动跟踪16字节通道跟踪帧开始、检查接收通道跟踪帧值以找出与3个连续帧匹配一致的值。当接收到一个一致的帧值时，把它写到MII_RX_J1_[15∶0]_[7∶0]。通道跟踪帧的第一个字节(它包括帧起始标志)写到MII_RX_J1_[15]_[7∶0]。

成帧．除帧起始标志字节的MSB外，所有通道跟踪帧字节的最高有效位均为0。J1监控器成帧器搜索15个连续J1字节，该字节最高有效位中具有0，后接最高有效位中具有1的J1字节。一旦搜索到这种模式，成帧器进入帧内，此时J1_OOF=0。一旦J1监控器成帧器为内帧，它便一直留在帧内直到接收到至少有1个最高有效位(MSB)位错误的3个连续通道跟踪帧中。(在SONET模式，J1帧指示保留在内帧状态，J1_OOF=0)。如果J1_OOF状态改变，则设置J1_OOF_D delta位。

模式接收和比较．一旦在帧内，J1监控模块查找3个连续的16字节的通道跟踪帧。当接收到3个连续相同的帧时，接收的帧就存入MII_RX_J1_[15∶0]_[7∶0]。

接收的帧与这些寄存器的先期内容进行比较，当存储了一个新值时，就设置RX_J1_D的delta位。

7.2．BIP-8(B3)校验

EOS装置1检查接收到的B3字节中正确的BIP-8值。通过对每帧SPE/VC(包括POH)中所有位计算BIP-8的偶数奇偶校验位。然后这些值与下一帧中接收到的B3值进行比较。比较的结果可能会是0到8不匹配(B3位错误)，将该值插入到发送端G1字节中。

EOS装置1包含一个16位B3错误计数器，该计数器对每个B3位错误(如果BIT_BLKCNT=0)或者至少有一个B3位错误(如果BIT_BLKCNT=1)的每个帧进行计数。当性能监控计数器被锁定时(LATCH_EVENT向高位转换)，该计数器的值锁定到B3ERRCNT_[15∶0]寄存器，清除B3错误计数器。如果自LATCH EVENT最后上升沿开始已至少有一个B3错误，则设置B3错误二次事件位B3ERR_SECE。

7.3．信号标签(C2)监控

对接收到的C2字节进行监控，从而可确认接收到正确的净荷类型。在5个连续帧上接收到一致的C2值时，将接收到的值写到MII_RX_C2[7∶0]中。当接收到一个新的C2值，设置MII_RX_C2D的delta位。

接收到的C2的预期值留在EXP_C2[7∶0]中。如果当前接收到的值与预期值不匹配，接收到的值也不符合以下条件则将净荷标签不匹配寄存器位MII_RX_PLM设置为高位：

●全部为0，没准备的标签；

●01(十六进制)，准备的非特定标签；

●FC(十六进制)，有净荷缺陷标签；

●FF(十六进制)，保留标签。

如果当前接收到的值是无标签、全部为零，EXP_C2!=00(十六进制)，则未准备的寄存器位(Unequipped register bit)MII_RX_UNEQ设置为高位。

MII_RX_PLM和MII_RX_UNEO信号供通道RDI在发送端插入。当MII_RX_PLM或MII_RX_UNEO改变其状态时，设置MII_RX_PLM或MII_RX_UNEQ delta位。

7.4．通道状态(G1)监控

G1监控包括通道REI监控和通道RDI监控。

7.4.1．通道REI监控

通道状态字节的位1到位4(4个最高有效位)指示远程终端在其接收到的信号中检测到的B3错误数。只有在0到8间的二进制值是合法的。如果接收到的值大于8，将其解释为0错误(正如GR-253和ITU-T建议G.707所规定的一样)。EOS装置1包含一个16位的G1错误计数器，它计算G1指示的每个错误(如果BIT_BLKCNT=0)、或者接收到的头4个G1位不等于0的每个帧(如果BIT_BLKCNT=1)。当性能监控计数器被锁定时(LATCH_EVENT转换成高位)，该计数器的值赋给G1_ERRCNT[15∶0]寄存器，清空G1错误计数器。

如果自LATCH_EVENT的最后上升沿以来已至少有一个接收到的G1错误指示，则设置G1错误第二次事件位G1ERR_SECE。

7.4.2．通道RDI监控

如果MII_RX_PRDI5=1，则EOS装置1可监控G1的第5位(RDI-P指示符)；如果MII_RX_PRDI5=0，则可监控G1的第5、6和7位(增强RDI_P指示符)。监控过程包括检查G1_CONSEC[3∶0]监控位的连续接收值中完全相同的值。当接收到完全相同的值，G1个5、6和7位写到MII_RX_G1[2∶0]。接收值与该寄存器前面的值进行比较(所有3位都被写到，但如果MII_RX_PRDI5=1，只将G1的第5位和MUU_RX_G1[2]进行比较)。当存储一个新值时，设置MII_RX_G1_D delta位。

7.5．其他POH字节

EOS装置1对POH剩下的其他字节不予监控。这些字节包括通道用户信道(F2)、位置指示符(H4)、通道增长/用户信道(Z3/F3)、通道增长/通道APS信道(Z4/K3)以及前后连接监控(Z5/N1)字节。

8．接收净荷解扰

从SONET/SDH信号中提取净荷后，净荷数据用自同步X⁴³+1解扰器进行解扰。在所有模式中，寄存器MII_RX_DSCR_INH控制解扰器的运行。当MII_RX_DSCR_INH=0(缺省)，解扰器正常工作。当MII_RX_DSCR_INH=1，解扰器禁止工作。

EOS装置1提供一个基于如下生成多项式X⁴³+1的自同步解扰器。

9．接收LAPS处理

在此处SPE已从SONET/SDH帧中提取，然后进入LAPS处理器做进一步的处理。在EOS模式下(MII_RX_EOS=1),LAPS处理过程为从SPE中提取LAPS包/帧。

9.1 LAPS成帧器

在EOS模式下(MII_RX_EOS=1)，通过识别帧起始/结束的标志序列(0x7e)，从SPE净荷中提取LAPS帧。

EOS装置1检查净荷中的每个八位组，当位模式为0x7e的八位组被检查到时，EOS装置1就认为这是1个包的起始/结束，然后检查标志序列后的八位组。如果仍为0x7e，则认为它们是用于填充包间间隙的标志序列，并将其丢弃。跟随起始标志序列、且不等于0x7e的第一个八位组被认为是LAPS帧的第一个八位组。在帧起始标志之后，EOS装置1继续检查净荷的每个八位组，查找标志序列。如果找到了位模式0x7e位置，且其前面的八位组为控制转义码(0x7d)，则此帧中止；否则，就认为是当前帧的正常结尾。在FCS字段的终止被禁止的特殊情况下，必须在帧信号之间检测最小量为2个标志序列。

9.2透明字节填充的删除

9.3.1 EOS模式

在EOS模式(MII_RX_EOS=1)，在LAPS帧之后，EOS装置1将透明字节填充过程反过来，以恢复原始包信息流。FIFO下溢字节序列是由发送端在FIFO下溢过程中插入的，如果MII_RX_EOS_FIFOUNDR_MODE=1，则在透明处理过程中需要检测出，并删除。该缺省值被禁止：MII_RX_EOS_FIFOUNDR_MODE=0。特殊的FIFO下溢字节码可以利用寄存器MII_RX_EOS_FIFOUNDR_BYTE[7∶0]编程。

9.3.2下溢字节删除

在EOS模式下，如果MII_RX_EOS_FIFOUNDR_MODE=1，匹配FIFO下溢字节(MII_RX_EOS_FIFOUNDR_BYTE[7∶0])的字节如果其后没有紧跟控制转义码(0x7d)则被丢弃。

9.4错误帧

在EOS模式下(MII_RX_EOS=1)，利用1个特殊的字节编码(0x7d7e)来指明该帧已被中止。如果接收到此字节码，含此字节码的帧就被中止。不将更多的八位组送入FIFO；如果该包是发送到链路层设备的，则标记为错误。

EOS装置1包括1个8位错误计数器，对其中检测到中止序列的每个包进行计数。当性能监控的计数器被锁存时(LATCH_EVENT变成高电平)，该计数器的值由寄存器MII_RX_EOS_PABORT_ERRCNT[7∶0]锁存，并清除包中止错误计数器。

如果从LATCH EVENT的最后1个上升沿已导致至少1个包中止错误，则需设置包中止错误第二事件位MII_RX_EOS_PABORT_ERR_SECE。

作为一种替换方案，也可以通过反转FCS字节来中止1个包。这对于EOS装置1接收LAPS处理器来说仅是1种FCS错误。其处理过程，如下段说明。

作为一种选项，EOS装置1也可以将包视为错误包，并因此根据其是否违反最小或最大包规定，而进行标记。包的大小只是指从EOS装置1出来的包大小，不包括去掉的标志序列、地址字节、控制字节、透明字节、FIFO下溢字节和FCS字节。通过管理接口可以对这些最小和最大长度编程。寄存器MII_RX_EOS_PMIN[3∶0]包含最小包长，该寄存器的缺省值是0；寄存器MII_RX_EOS_PMAX[15∶0]含有最大长度，该寄存器的缺省值是0x05E0。

当通过管理接口发指令时，EOS装置1可使最小和最大长度校验功能有效/无效。寄存器MII_RX_EOS_PMIN_ENB和MII_RX_EOS_PMAX_ENB(两个缺省值均为0)控制如何处理对最小和最大包长的违反，当任何一个寄存器设置为1时，任何违反对应的包长规定，都会标记为错误。

EOS装置1包括两个8位错误计数器，对每个违反最小和最长包长限制的违例进行计数。当性能监控计数器被锁存时(LATCH_EVENT变为高电平)，这些计数器值由寄存器MII_RX_EOS_PMIN_ERRCNT[7∶0]和MII_RX_EOS_PMAX_ERRCNT[7∶0]锁存，并清除包违例计数器。

如果从LATCH_EVENT的最后上升沿开始已导致至少1个包大小违例错误的话，就设置合适的包长违例第二事件位MII_RX_EOS_PMIN_ERR_SECE或MII_RX_EOS_PMAX_ERR_SECE。

9.5帧校验序列(FCS)字段

在EOS模式下(MII_RX_EOS=1)，计算出FCS，并在每帧的结尾处对FCS字节进行检查。该选项由寄存器MII_RX_EOS_FCS_INH控制，值MII_RX_EOS_FCS_INH=0时FCS有效；值MII_RX_EOS_FCS_INH=1时FCS无效。仅采用32位的校验序列(CRC-32)。MII_RX_EOS_FCS_MODE=0使设备运行为FCS-32模式。

EOS装置1提供CRC-32功能，采用生成多项式为：1+x+x²+x⁴+x⁵+x⁷+x⁸+x¹⁰+x¹¹+x¹²+x¹⁶+x²²+x²³+x²⁶+x³²。对除标志序列和FCS字段自己本身外的所有帧码位计算FCS字段。

如果MII_RX_EOS_FCS_BIT_ORDR=0(缺省值)，采用高有效位(先为MSB)次序将接收的信号读进移位寄存器；如果MII_RX_EOS_FCS_BIT_ORDR=1，采用低有效位(首先为LSB)次序将接收的信号读进移位寄存器。无论是那种情况，FCS计算后，数据都是采用高有效位进行存储，以便处理。

得到的FCS结果值与接收到的FCS字段值进行比较，如果检测到错误，就告知管理控制接口，对应的计数器加1,FIFO中包的最后1个字标记为错误。EOS装置1包含一个20位的FCS错误计数器，对每个FCS CRC违例进行计数。当性能监控计数器被锁存时(LATCH_EVENT变为高电平)，该计数器的值由寄存器MII_RX_EOS_FCS_ERRCNT[19∶0]锁存，并清除FCS错误计数器。

如果从LATCH_EVENT的最后上升沿开始已导致至少1个FCS错误，则设置FCS错误第二事件位MII_RX_EOS_FCS_ERR_SECE。

FCS校验后，终止FCS字节(它们没有存储到FIFO)。如果通过管理接口禁止FCS校验的话，最后2或4个字节就发送到FIFO。假定检测到一个FCS错误，当发送到链路层设备时，标记包为错误(RX_ERR)。

9.6 LAPS帧终止

在EOS模式(MII_RX_EOS=1)下，FCS计算之后，监控下列LAPS字节，并选择性地终止。

9.6.1标志序列

所有用于帧描绘和内帧填充目的而出现的标志序列都被删除。帧信息的起始和结束标志仍由EOS装置1保留，通过RX_SOP和RX_EOP信号发送给链路层。

9.6.2地址和控制字节

地址和控制字节(跟随标志序列的LAPS帧中的前两个字节)是由EOS装置1监控，监控包括检查有效地址字段和控制字段(0xFF03)。如果检测到不匹配，就认为该字段是压缩的，不发送出去。如果检测到无效值，这两个字节不被分离，通过MII接口传递到链路层。通过设置MII_RX_EOS_ADRCTL_INVALID=1告知管理控制接口检测到无效地址和控制字段。通过设置MII_RX_EOS_ADRCTL_INVALID_D的相应delta位为1，表示MII_RX_EOS_ADRCTL_INVALID的状态发生改变。

如果检测到有效地址和控制字段，EOS装置1就终止这两个字节，不传递到RX_FIFO。通过设置MII_RX_EOS_ADRCTL_DROP_INH=1，可以禁止删除有效地址和控制字节。该寄存器的缺省值为0(自动分离有效)。

9.6.3 FCS字节

如在FCS一节中提到的，EOS装置1也可以终止4个FCS字节。如果通过管理控制接口(MII_RX_EOS_FCS_INH=1)禁止FCS校验，终止功能也被禁止，LAPS帧最后4个字节就发送到链路层。

10接收FIFO接口

10.1系统端包环回

EOS装置1通过系统接口为用户提供环回接受的包功能。

当SYS_T_TO_R_LOOP=1，从链路层设备接收的包从发送FIFO直接路由到接收FIFO，再输出回始发信元数据的链路层设备。当SYS_T_TO_R_LOOP设置为0时，在SONET/SDH链路信号内接收的包，发送到接收FIFO，然后输出到系统接口。

10.2 FIFO处理过程

EOS装置1将包写到FIFO，准备通过接收系统接口输出到链路层设备。FIFO最小值为512个八位组。连同包，下列可应用的标识符必须伴随FIFO的每个字：包的开始、包的结束、包是否结束，字中(1或2)有几个八位组、以及包是否出错。一旦在包信号里检测到错误，包不再有更多的字节装入FIFO中。

FIFO状态由EOS装置1监控。通过设置MII_RX_FIFOOVER_E=1，向管理控制接口报告FIFO上溢事件，FIFO下溢的发生同时也会使对应的性能监控计数器增加。

EOS装置1包括一个8位FIFO下溢错误的计数器，对受FIFO下溢事件影响的每个包进行计数。当性能监控计数器被锁存时(LATCH_EVENT变为高电平)，该计数器的值就由寄存器MII_RX_FIFOOVER_ERRCNT[7∶0]锁存，并清除FIFO下溢错误计数器。

如果从LATCH_EVENT的最后上升沿开始导致至少1个FIFO下溢事件的话，就设置FIFO下溢错误事件位MII_RX_FIFOOVER_ERR_SECE。

一旦检测到下溢错误，就不再有包的字节送入FIFO。在EOS模式(MII_RX_EOS=1)下，包的最后1个字标记为错误(RX_ERR)。

FIFO就在接收系统兼容接口之前，其目的是完成SONET时钟域和链路层时钟域之间的速率匹配功能。

10.3错误包处理

RX处理单元12提供一个决定单元(determining unit)(未示出)，它用来确定接收数据包类型、生成相应的预定SAPI，以及校验发生在帧中的错误。

在EOS模式(MII_RX_EOS=1)下，对于由FIFO上溢事件破坏的包，EOS装置1用RX_ERR将其标记为错误包。

无效帧为：

a)没有正确的以两个标志序列为界；或

b)帧标志序列间的八位组少于8；或

c)包含有一个帧校验序列差错；或

d)包含一个接收器不匹配或不支持的服务访问点标识符(见ITU-TX.85的A.3.3)；或

e)包含一个不可识别的控制字段值；或

f)结束标志为超过六个“1”位的序列。

无效帧将被丢弃，不通知发方，也不产生任何动作。

10.4．接收数据奇偶校验

作为MAC-PHY的规定，EOS装置1提供1个奇偶检验位，跟随发送到链路层的每个八位组或两个八位组的字(MII_RX_SYS_DAT[15∶0])。在RX_PRTY管脚提供该奇偶校验位。作为缺省(MII_RX_PRTY_MODE=0)，该位提供奇数奇偶校验；当MII_RX_PRTY_MODE=1时，提供偶数奇偶校验。

RX_FIFO_13中执行从LAPS到MII的速率适配。从RX_LAPS处理单元12输出的周期性LAPS帧(如155M)，转换成突发的MII帧(如100M)。在TX_FIFO执行相反的速率适配过程。经过处理后，接收到的SDH/SONET帧转换成MII帧，通过转换器19传送到以太网层。

MII接口要求

EOS装置1对MII接口的要求是基于IEEE 802.3对协调子层和介质独立接口的定义。

图13是图9中的转换器19的详细功能模块图。图中所用的定义如下：

TX_ER：发送编码错误；TXD：发送数据；TX_EN：发送允许；TX_CLK：发送时钟；GTX_CLK：千兆位发送时钟；COL：冲突检测；RXD：接收数据；RX_EN：接收使能；RX_CLK：接收时钟；CRS：载波侦听；RX_DV：接收数据有效；MDC：管理数据时钟；MDIO：管理数据输入/输出；TSOF：帧发送开始；TEOF：帧发送结束；TCLK：发送时钟；TENA：发送写允许；TFA：发送帧可用；TxDATA：发送数据；RSOF：帧接收开始；REOF：帧接收结束；RCLK：接收时钟；RV：接收数据有效；RFA：接收帧可用；RxDATA：接收数据。

应指出的是，标记括号的信号项是变化的，这里有两种选择方法：对于Ethernet/Fast(快速)Ethernet over SDH/SONET情况，使用的是TxDATA<7∶0>(8×19.44MHZ)、RxDATA<7∶0>(8×19.44MHZ)、TXD<3∶0>(4×25MHZ)、RXD<3∶0>(4×25MHZ)以及TX_CLK(25MHZ)。对于Gigabit(前兆位)Ethernetover SDH/SONET包括GTX_CLK方向在内使用的是：TxDATA<31∶0>(32×78.76MHZ)/<63∶0>(64×38.88MHZ)、RxDATA<31∶0>(32×78.76MHZ)/<63∶0>(64×38.88MHZ)、TXD<7∶0>(8×125MHZ)、RXD<7∶0>(8×125MHZ)以及GTX_CLK(125MHZ)。

如图13所示，转换器19执行MII/GMII接口和WRI接口间的转换功能。

1．输入和输出间转换模块的同步

MII和GMII与IEEE 802.3标准兼容。TX_CLK(发送时钟)或GTX_CLK(千兆位发送时钟)是一个为TX_EN、TXD以及TX_ER转移提供定时参考的连续时钟。RX_CLK(发送时钟或千兆位发送时钟)是一个为TX_DV、RXD以及RX_ER转移提供定时参考的连续时钟。当自动协商处理选择全双工工作模式时，COL(冲突检测)信号和CRS(载波侦听)的工作状态没有详细说明。

在EOS装置的发送方向，MII/GMII和WRI接口分别为输入和输出接口，在接收方向，MII/GMII和WRI接口分别为输出和输入接口。WRI接口提供以下两种并行的发送和接收数据转移方式，这两种方式均采用独立于线速的时钟速率：在STM-1/OC-3c速率时为8bits(位)×19.44MHz；在STM-16/OC-48c速率为32bits×78.76MHz/64bits×38.88MHz。EOS芯片支持通过转换器和LAPS处理器间的FIFO实现帧速率去耦。

为了简化MII/GMII层和EOS间的接口、支持多种物理层(PHY)接口，使用了转换器19和FIFO。提供控制信号支持MII/GMII层和EOS层设备两者，以便允许EOS在WRI接口执行流控制。由于总线接口是基于点到点连接，因此，EOS装置的接收接口通过FIFO和转换器19将数据推入MII/GMII层设备。在发送和接收接口可用帧状态颗粒(granularity)是基于八位组。在接收方向，当EOS层设备在其接收FIFO中存储了一个帧的结束(一个小的LAPS帧或一个大的LAPS帧结束)或预定数个字节时，通过转换器19向MII/GMII层设备发送带内地址(in-band address)，后跟FIFO数据。在WRI接口总线的数据贴上接收有效信号(RV)的标志。

具有多个FIFO的多端口EOS装置在其FIFO中有足够的数据时，每个端口可以循环(round-bin)方式工作。WRI接口根据IEEE 802.3x和相关的转换器19通过不维持允许信号(RENB)可暂停数据流。在发送方向，当EOS层设备有空间给发送FIFO中预定数个字节时，通过声明一个发送帧到达(transmitframe availble,TFA)经转换器19通知MII/GMII层设备。MII/GMII层设备能在WRI接口用一个允许信号(TENB)将后跟帧数据的带内地址写到EOS层设备。转换器19监控TFA从高到低的转变，该转变表示发送FIFO接近满了(FIFO中剩下的字节数可由用户选择，但必须预定义)，悬挂数据转移以避免下溢。转换器19通过不维持允许信号(TENB)可暂停数据流。

在发送方向，WRI-PHY定义帧级转移控制。由于帧大小是可变的，不提供任何可用字节数保证，在发送和接收两个方向信号，在STFA上提供选择的可用EOS发送帧，在信号RV上接收数据有效。STFA和RV一直反映数据正被转移到后从其转出的选择的EOS的状态。RV指示有效数据在接收数据总线上是否可用，并被定义为数据转移可与帧边界对齐。用带内寻址选择物理层端口。在发送方向，MII/GMII设备通过在TxDATA<7∶0>或TxDATA<31∶0>/TxDATA<63∶0>总线上发送地址来选择EOS端口，总线上有TSX信号处于激活态、TENB信号处于非激活态标志。所有标志了TENB处于激活态的后续TxDATA<7∶0>或TxDATA<31∶0>/TxDATA<63∶0>总线操作是用于指定端口的帧数据。在接收方向，MII/GMII设备，通过在RxDATA<7∶0>或RxDATA<31∶0>/RxDATA<63∶0>总线上发送地址来指定选择端口，总线有RSX信号处于激活态、RV信号处于非激活态标志。所有标志了RV处于激活态的后续RxDATA<7∶0>或RxDATA<31∶0>/RxDATA<63∶0>总线操作是用于指定端口的帧数据。

为了支持现有的少量的多端口EOS层设备以及将来高密度多端口设备，当EOS层设备的端口数量有限时，采用DFTA信号的字节级转移提供一种更简单的实现方法，同时减少所需的寻址管脚。在这种情况下，随着端口数量的增加，直接访问就变得毫无理由。当端口数量多时，采用TADR总线使帧级转移所需的管脚数量少得多。带内寻址保证两种方法的协议保留一致。然而系统设计者和物理层设备制造商具体选用那种方法取决于那种方法更适合其想得到的应用。

2．转换器19的数据结构

应采用一个定义的数据结构将帧写到发送FIFO以及从接收FIFO中读取帧。八位组以在SDH/SONET线路中发送或接收的相同顺序读写。在一个八位组中最高有效位(位7)首先发送(参见图7/ITU-T建议草案X.86)。EOS装置可用来转移1个字节的帧。在这种情况下，同时声明帧信号的开始和结束。对于帧长度超过EOS装置FIFO的帧，帧必须通过WRI接口转移。在每个段每个帧数据的字节数可以固定不变，也可以是变化的，这取决于具体的应用。MII/GMII可通过转换器19在MII/GMII接口发送固定大小的帧段，或者当FIFO满时在WRI接口上使用TFA信号来确定。对于多MII/GMII端口应用，用TPAS(发送端口地址选择，Transmit Port Address Selection)指示TxDATA总线上的带内端口地址选择有效。当TPAS处于高位、TENB也是高位时，TxDATA[7∶0]或TxDATA<31∶0>/TxDATA<63∶0>的值是要选择的发送FIFO的地址。TxDATA总线上的随后数据转移填充到该带内地址指定的FIFO中。对于单一端口的EOS装置，TPAS信号是可选项，因为当TENB处于高位时，EOS装置将忽略带内地址。只有在没有声明TENB时，TPAS才有效。

在32位/64位总线接口以及8位总线接口，没有示出多端口EOS装置的带内端口地址。转换器19应在与数据相同的总线上发送MII/GMII端口地址，该总线标志TPAS信号处于激活态，TENB信号处于非激活态。WRI接口上随后的数据转移使用带内地址选择的发送FIFO。在接收接口，在转移帧数据前EOS装置用RPAS(接收端口地址选择，Receive Port Address Selection)信号处于激活态，RV信号处于非激活态报告带内接收FIFO地址(the receive FIFO addressin-band)。对于这两种情况，超出FIFO大小的大帧通过在每个段中加上适当的带内地址前缀，经WRI接口转移。

带内地址在以TPAS/RPAS信号标志的单个时钟周期操作中规定。端口地址由TxDATA[7∶0]和RxDATA[7∶0]信号或TxDATA[31∶0]/TxDATA[63∶0]以及RxDATA[31∶0]/RxDATA[63∶0]信号确定。在数值编码方式下，地址是TxDATA[7∶0]和RxDATA[7∶0]信号或TxDATA[31∶0]/TxDATA[63∶0]和RxDATA[31∶0]/RxDATA[63∶0]信号的数值，此时，位0是最低有效位，位7是最高有效位。这样，一个单接口可支持多达256的端口。对32位接口，忽略掉上面的24位，对64位接口，忽略掉上面的56位。

根据ITU-T建议草案，在LAPS处理器中必须处理帧校验序列(FCS)。如果EOS装置在传送前不以可选项方式插入FCS字节，则在包结尾应该包括这些字节。如果EOS装置在接收方向没有剥离FCS字段，则在包结尾应保留这些字节。

管理控制接口

下面描述对应于EOS装置的管理控制接口，定义可供外部微处理器读写的所有寄存器地址。这里使用了一张表，该表了包含公共配置和总体状态映射(Summary Status Map)，后者拥有整个设备公用的控制和监控参数。在发送端，该表为管理控制接口寄存器映射，在接收端，每个块是管理控制接口寄存器映射。微处理器总线地址的最高有效位ADDR[8∶0]指明映射是否与发送或接收方向有关。ADDR[7∶0]指示特殊映射，这些值采用后面详述的每个映射识别。公共配置和总体映射为ADDR[8]=0。

1．中断或轮询(polled)操作

管理控制接口以中断驱动或轮询模式两种方式工作。在这两种模式中，公共配置和总体状态映射地址0x002中的EOS装置寄存器位SUM_INT用于决定EOS装置中的监控寄存器状态是否已发生了变化。

1.1中断源

1.1.1发送端

发送端寄存器映射(Transmit Side register map)几乎是确定SONET/SDH信号组成以及提供LAPS、SONET/SDH POH和SONET/SDH TOH/SOH值的全部规定参数(provisioning parameters)。除这些规定参数外，发送端寄存器映射包括系统接口和通用I/O监控器。如果这些指示中的任何一个处于激活态，则寄存器0x002中的SUM_INT位为高位(逻辑1)。如果SUM_INT_MASK=0，微处理器接口中断输出(INTB)处于激活态(逻辑0)。

1.1.2接收端

该表也包含寄存器0x005中接收端的总体状态位。这些位提供寄存器0x002中的SUM_INT位。如果总体状态位中的任何一个为“1”，并且相应的掩蔽位为“0”，则设置SUM INT位为“1”。如果表(TBD)中一个或多个相应位组为“1”，则表中寄存器0x005(TBD)中总体状态位为“1”。可掩蔽单个TOH/SOH delta和第二次事件位(Second event bit)(表(TBD)，例如地址为0x204-0x206)。

1.2中断驱动

在中断驱动模式中，应清除公共配置和总体状态映射的寄存器0x006的SUM_INT_MASK位(设置为0)。这允许INTB输出成为激活位(逻辑0)。该输出是INTB=！(！SUM_INT_MASK&&SUM_INT)。此外，应清空接收端的MII_RX_APS_INT_MASK位(设置为逻辑0)。这允许APS_INTB输出成为激活位(逻辑0)，该输出是APS_INTB=！(！MII_RX_APS_INT_MASK &&MII_RX_APS_INT)。如果发生了中断，微处理器首先读取总体状态寄存器0x004-0x005以确定激活的中断源类，然后读取该类中的特殊寄存器，以确定中断的精确原因。

1.3轮询模式

在轮询模式中，应设置SUM_INT_MASK和MII_RX_APS_INT_MASK位(为逻辑1)，以抑制所有硬件中断以及运行在轮询模式中。在这种模式中，EOS装置1输出INTB,APS_INTB保持在非激活状态(逻辑1)。

应指出的是，SUM_INT_MASK和MII_RX_APS_INT_MASK位不影响寄存器位SUM_INT和MII_RX_APS_INT的状态。可以轮询这些位以确定是否需要进一步询问寄存器。

微处理器接口

连接EOS装置的微处理器接口18使系统能够接入OS装置中的所有寄存器。微处理器接口可以运行在中断驱动或轮询模式。在中断模式，EOS装置支持多种中断源。无论在那种模式，EOS装置均可掩蔽任何中断。

由于本发明的EOS装置中的其他段是众所周知的，在此略去相关的描述。

上面参照SDH/SONET描述了本发明，然而，本发明也可用在简化SDH/SONET中。简化SDH/SONET是指简化的SDH/SONET，其中终止POH、以降低处理器的负载。

图14所示为根据本发明实施例，使SDH专用网与具有EOS装置的10BASE-T、100BASE-T和1000BASE-x的2层交换机(命名为S24-2OC-48)连接的示例图。

图中所用的定义如下：GMAC，千兆位介质接入控制；GMII，千兆位介质独立接口；MAC，介质接入控制；交换控制内存(Switch control Memory)：用于交换过程中读和写数据；I²C接口，用于提供E²PROM接口；CPU接口单元：用于提供对外部微机主机的接口功能；帧缓中器：用于存储高速数据；帧存储器，用于以常规方式存储数据；Gigabit Ethernet over STM-16c/OC-48C，提供两个千兆以太网映射的EOS单元。

根据图9的框图所示的单个OC-48c/STM-16c展示单个GMII信道。24端口10/100MAC用于提供二十四个MAC端口处理。MAC帧引擎(MACFrame Engine,MFE)是S24-2GEOC48中的主MAC帧缓冲和转发引擎。MAC搜索引擎(MSE)用于提供目的地地址搜索功能。

S24-2GEOC48的基本特征如下：

●STM-16c/OC-48c上的2个千兆以太网端口；

●带MII接口的24个10/100Mbps自动侦听、快速以太网端口；

●支持IEEE 802.1d生成树算法；

●2层交换。

-内部交换数据库内存支持多达2k的MAC地址、高达64k的用于SNMP网络管理CPU存储器、基于Web的网络管理控制台接口或RS-232本地控制台接口或并行接口。

…在24+2(EOS)系统中支持多达16k的MAC地址。

●通过IGMP探听支持IP多播；

●高速MAC帧转发，转发速率大于每秒300万MAC帧(3Mpps)，以及全线速过滤；

●采用真正的非模块化体系结构，支持超过6Mpps(每秒600万包)吞吐量的系统。

●在进入端口单存储和转发，在目的地端口直通交换

●通过单存储和转发交换技术，延时非常低；

●全双工以太网IEEE 802.3x流控制使业务拥塞最小化；

●对半双工端口采用背压(backpressure)流控制(IEEE802.3x)；

●提供端口和ID标志的虚拟局域网(VLAN)802.1Q；

●VLANID标志插入/提取；

●支持IEEE 802.1p/Q服务质量，其具有4个优先发送队列、加权公平队列、以及用户映射优先级和权重

●支持以太网多播和广播；

●提供源、目的和协议过滤；

●严格的电可擦除只读存储器提(EEPROM)提供配置数据保护。

S24-2GEOC48是一个26端口的10/100/1000Mbps Gigabit Ethernet overover STM-16c/OC-48c带有片内地址存储空间的非模块化以太网交换芯片。片内地址存储器支持多达2K的MAC地址以及多达256个IEEE 802.1Q虚拟局域网(VLAN)。在10/100Mbps端口S24-2GEOC48支持端口中继(port trunking)/负载共享。端口中继/负载共享可用于内连交换机间的端口分组，以增加网络带宽效率。帧缓冲存储器接口采用性能价格合算的、高性能流水式同步突发SRAM，以同时在所有外部端口支持全线速。在半双工模式，所有端口支持背压流控制，将长期激活突发的数据丢失的威胁降到最小。在全双工模式，提供IEEE 802.3x流控制。在全双工情况下，端口0-11支持200Mbps聚集带宽连接，端口12支持2Gbps到桌面计算机、服务器或其他高性能交换机。对26个端口中的每个端口独立收集以太网SNMP和远程接口管理信息库(RMONMIB)的统计信息。通过CPU接口提供对这些统计计数器/寄存器的接入。通过CPU接口接收和发送SNMP管理帧，形成一个完整的网络管理方案。S24-2GEOC48用0.18μm技术制造。容许的输入电压为3.3V，输出直接与LVTTL电平相连接。

如图所示，当在交换机和传输设备(如ADM)之间通信时，本发明的EOS装置可内装在10M/100M/1000M局域网2层交换机中。

24个10/100介质接入控制器(MAC)提供进入S24-2GEOC48的协议接口。这些MAC完成MAC帧校验的要求，以保证提供给MAC帧引擎的每个MAC帧符合所有IEEE 802.3标准。丢弃那些长度大于1518字节(带VLAN标志为1522字节)以及小于64字节的数据MAC帧，VHS108已经设计成支持输入MAC帧间的最小帧间间隙。

MAC帧引擎(MFE)是S24-2GEOC48中的主MAC帧缓冲器和转发引擎。因此，MFE控制进出外部帧存储缓冲器的MAC帧的存储，留意帧缓冲器的可用性，以及安排输出MAC帧发送。当MAC帧数据被缓冲时，MFE从每个MAC帧首标中提取必须的信息，将其发送到搜索引擎中进行处理。搜索结果送回MFE，从而安排MAC帧发送及其优先级。当选定一个MAC帧发送时，MFE从外部缓冲存储器读取MAC帧，将其放置到输出端口的输出FIFO中。

MFE可管理S24-2GEOC48所有端口的输出发送队列。一旦在MSE中完成目的地地址搜索，作出的交换决定送回到MFE，将MAC帧插入到适当的输出队列。帧是进入高优先级还是进入低优先级队列由VLAN优先级标志信息或IP首标中的业务类型/不同业务(TOS/DS)字段来控制。配置寄存器可确定QoS映射所采用的是VLAN优先级标签还是TOS/DS字段。一旦采用VLAN优先级标签进行QoS映射，用户也可通过寄存器VLAN优先级映射方法映射发送优先级，以及通过寄存器VLAN丢弃映射寄存器指定丢弃的先后次序。当系统采用TOS/DS编码点字段来映射QoS时，可选用TOS字节(参考RFC 791)或TOS字节的位[3∶5](参考RFC 2460以及IETF站点上的其他RFC文档)来映射发送队列的优先级以及帧丢弃的先后次序。用户能够控制所选的TOS映射字段。TOS字段映射到高优先级队列或低优先级队列由寄存器TOS优先级映射和TOS丢弃映射处理。S24-2GEOC48用加权循环(Weighted Round Robin,WRR)以及加权随机早期检测/丢弃(WeightedRandom Early Detection/Drop,WRED)安排帧发送。为使S24-2GEOC48有QoS能力，需一个EEPROM(4k字节)来改变缺省寄存器配置，开启QoS。

开启电源后，S24-2GEOC48能立即开始地址学习和MAC帧转发。MAC搜索引擎(MSE)为S24-2GEOC48输入端口上接收到的每个有效MAC帧检查其内部交换数据库存储内容。当MSE在其数据库内没有发现匹配时，检测到未知的源和目的地MAC地址。通过在交换数据库存储器中生成一个新项目，同时在该位置存储必要的分辨信息，来学习这些未知源MAC地址。在搜索到一个学习过的目的地MAC地址之后，将返回该MAC地址控制表(MACAddress Control Table,MACT)项目的新内容。在每次源地址搜索后，MACT项目变化标志(aging flag)更新。那些在一个用户可配置的时间周期内(从5到7200秒)没有被接入的MACT项目将被移去。变化时间周期可用存储在寄存器MAC地址变化时间的低和高的16位值配置。在每个时间周期中，所有MACT项目变化检查1次。如果MAC项目在下一时间周期结束前没有使用，则将其删除。

S24-2GEOC48支持隔离模式，此时端口0～23的每个端口只允许直接与基于OC-48的上行链路端口通信。因此，该模式保证来自端口0～23中一个端口的数据不会被其他端口直接看到。这种特性通常是在住宅接入到ISP(因特网服务供应商)应用中希望得到的，从而提供用户传送数据的保密性。

S24-2GEOC48采用标准严格端口接口使外部主机接入内部寄存器，如图14所示的管理总线。这种接口由3个管脚组成：TRANSMIT DATA、RECEIVEDATA和GROUNG。TRANSMIT DATA和RECEIVE DATA管脚提供向S24-2GEOC48的地址和数据内容的输入。提供一个简单的2线串行接口，允许从EEPROM配置S24-2GEOC48。VHS108采用一个带一个I2C接口的4K比特EEPROM。

支持EOS应用的另外一个实例是系统供应商在其设备中提供连接10/100/1000M以太网交换机的以太网接口，以及连接SDH/SONET传输系统的OC-3/STM-1或OC-48/STM-16接口。在另外一端，采用相反的变换形式。

图15所示为根据本发明一实施例的SDH专用网连接带EOS装置的10BASE-T和100BASE-T2层交换机、1000BASE-x交换机的示意图。如图所示，当在以太网交换机和传输设备(如ADM)之间进行通信时，本发明的EOS装置设置在10M/100M/1000M局域网2层交换机中。

图16所示为根据本发明另一实施例的SDH公网连接IEEE 802.3以太网3层交换机的示例图。如图所示，当在以太网交换机和传输设备(如ADM)之间以全线速高速通信时，EOS装置设置在10M/100M/1000M局域网3层交换机中。

图15和16所示的示例中，根据本发明的EOS装置可另外设置在传输设备中(如ADM)。通过采用这种网络体系结构，本发明的益处在于可在传输设备中提供以太网接口。这种网络结构能扩展以太网传送距离，拓宽传输设备的应用范围，进行接入和传输，在简化SDH/SONET情况下，可用于DWDM，使以太网和SDH/SONET结合在一起，无需ATM设备。

此外，将根据本发明的EOS装置连接在传输设备和局域网交换机之间，以提供点到点全双工同时双向运行，从而使以太网运行在广域网上成为一种实用方法。

另外，通过SDH/SONET的VC的级联，以太网帧可以MPEG帧以及音频帧等进行封装并传送。同样，通过调节VC中的指针，相互隔离很远的发送端和接收端很容易达到同步。

                      工业实用性

从上面参照附图的的说明可以看出，本发明揭示了一种直接将以太网适配到物理信道的新的接口装置和方法。本发明在电信SDH/SONET传输设备上提供以太网接口，或实现远程接入数据通信设备，如核心和边缘路由器、交换机设备、基于IP的网络接入设备、线卡、高速接口单元，如直接适配MAC帧到SDH/SONET。通过简化SDH/SONET，如采用简化的SDH/SONET，以太网可用于DWDM。

以上详细描述了本发明的各个方面，但是，应理解的是，本领域内的普通技术人员可依据本发明的公开对这些示例性实施例进行各种修改。所作出的这些修改和变型均落入由所附权利要求限定的本发明范围和宗旨内。

Claims (81)

1．一种从上层设备向下层设备传送数据包的数据传输装置，包括：

第一接收装置，用于从上层设备接收数据包，将所述数据包转换成第一类帧；

第一处理装置，用于将所述第一类帧封装成包括起始标志、含SAPI标识符的SAPI字段、控制字段、包括所述数据包的信息字段、FCS字段和结束标志的帧格式，形成第二类帧；

第二处理装置，用于将所述第二类帧封装到净荷部分，并且插入响应于所述数据包的适当开销，形成第三类帧；和

第二发送装置，用于将所述第三类帧输出到下层设备。

2．如权利要求1所述的数据传输装置，其中，所述第一接收装置是用于接收和缓中输入数据包，并且适配上层设备的速率与下层设备的速率的第一FIFO。

3．如权利要求2所述的数据传输装置，还包括扰码装置，用于对所述第二类帧用从多项式g(x)=x⁷+1生成的帧同步扰码序列执行扰码操作。

4．如权利要求3所述的数据传输装置，还包括指针处理装置，用于在所述第三类帧中插入指示净荷起始位置的指针。

5．如权利要求4所述的数据传输装置，还包含成帧装置，用于将扰码后的第二类帧封装到所述第三类帧中。

6．如权利要求5所述的数据传输装置，其中，所述起始标志和结束标志是“0x7E”。

7．如权利要求6所述的数据传输装置，其中，所述0x7E在帧与帧之间的时间填充期间发送。

8．如权利要求7所述的数据传输装置，其中，所述第一成帧装置实现透明性处理(八位组填充)。

9．如权利要求8所述的数据传输装置，其中，所述第一处理装置利用生成多项式1+x+x²+x⁴+x⁵+x⁷+x⁸+x¹⁰+x¹¹+x¹²+x¹⁶+x²²+x²³+x²⁶+x³²对除起始标志、结束标志以及FCS字段本身之外帧的所有八位组计算32位帧校验序列字段。

10．如权利要求4所述的数据传输装置，其中，所述净荷部分包括多个用于携带所述第一类帧的净荷子部分，并且利用净荷部分的边界，对齐所述第一类帧的边界。

11．如权利要求1所述的数据传输装置，其中，所述第一处理装置从所述第一接收装置获得SAPI。

12．如权利要求1所述的数据传输设备，其中，前一帧的结束标志是前一帧之后的随后帧的起始标志。

13．如权利要求1所述的数据传输设备，里面还包括线路端包环回装置，用于将从第二类帧提取的第一类帧，环回到第一处理装置，用于测试。

14．如权利要求9所述的数据传输设备，其中，所述净荷部分是SDH/SONET的SPE，虚容器是净荷子部分。

15．根据前述权利要求中任何一个所述的数据传输设备，其中，所述开销包括以单个虚容器或级联方式的通道跟踪字节(J1)、通道BIP-8字节(B3)、信号标签字节(C2)、通道状态字节(G1)。

16．如权利要求1到14中任何一个所述的数据传输设备，其中，所述物理层是SDH/SONET或简化SDH/SONET。

17．如权利要求1到14中任何一个所述的数据传输设备，其中，所述上层是以太网层，所述第一类帧是MII帧，所述第二类帧是LAPS帧，所述第三类帧是SDH帧。

18．如权利要求1到14中任何一个所述的数据传输设备，其中，所述数据传输装置内置在SDH/SONET传输设备中。

19．如权利要求1到14中任何一个所述的数据传输设备，其中，所述数据传输装置内置在以太网交换设备中。

20．如权利要求19所述的数据传输装置，其中，所述以太网交换设备是以太网/快速以太网/千兆以太网2层/3层交换机或相关的路由器。

21．如权利要求19所述的数据传输装置，其中，所述以太网交换设备是以太网/快速以太网/千兆以太网2层/3层交换机或相关的路由器。

22．如权利要求16到21中任何一个所述的数据传输装置，其中，所述数据传输设备通过转换器使接收到的MAC/GMAC帧从MII/GMII同步到SDH/SONET模块。

23．如权利要求16到21中任何一个所述的数据传输装置，其中，必要时，为了速率适配，所述数据传输设备加入可编程帧间间隙填充字节(0x7E)。

24．一种从上层设备向下层设备传送数据包的数据传输方法，包括下列步骤：

从所述上层设备接收和缓冲数据包，适配上层设备的速率和下层设备的速率，将该数据包转换成第一类帧；

将所述第一类帧封装成包括起始标志、含SAPI标识符的SAPI字段、控制字段、包括所述数据包的信息字段、FCS字段和结束标志的帧格式，形成第二类帧；

将所述第二类帧封装到净荷部分，并插入相应于所述数据包的适当开销，形成第三类帧；和

将所述第三类帧输出到下层设备。

25．如权利要求24所述的数据传输方法，还包含扰码步骤，用于对第二类帧用以多项式g(x)=x⁷+1生成的帧同步扰码序列执行扰码操作。

26．如权利要求25所述的数据传输方法，还包括用于在所述第三类帧中插入指示净荷部分起始位置的指针的步骤。

27．如权利要求26所述的数据传输方法，还包含将扰码后的第二类帧封装到第三类帧中的步骤。

28．如权利要求27所述的数据传输方法，其中，所述起始标志和结束标志是“0x7E”。

29．如权利要求28所述的数据传输方法，还包括透明性处理(八位组填充)的步骤。

30．如权利要求29所述的数据传输方法，还包括计算步骤，用于利用生成多项式1+x+x²+x⁴+x⁵+x⁷+x⁸+x¹⁰+x¹¹+x¹²+x¹⁶+x²²+x²³+x²⁶+x³²，对除起始标志、结束标志以及FCS字段本身之外帧的所有八位组计算32位帧校验序列。

31．如权利要求30所述的数据传输方法，其中，所述净荷部分包括多个用于携带所述第一类帧的净荷子部分，并且利用净荷部分的边界，对齐所述第一类帧的边界。

32．如权利要求24所述的数据传输方法，其中，前一帧的结束标志是前一帧之后的随后帧的起始标志。

33．如权利要求24所述的数据传输方法，其中，所述净荷部分是SDH/SONET的SPE，虚容器是净荷子部分。

34．如权利要求24到33中任何一个所述的数据传输方法，其中，所述开销包括以单个虚容器或级联方式的通道跟踪字节(J1)、通道BIP-8字节(B3)、信号标签字节(C2)、通道状态字节(G1)。

35．如权利要求24到33中任何一个所述的数据传输方法，其中，所述物理层是SDH/SONET或简化SDH/SONET。

36．如权利要求24到33中任何一个所述的数据传输方法，其中，所述上层是以太网层，所述第一类帧是MII帧，所述第二类帧是LAPS帧，所述第三类帧是SDH帧。

37．如权利要求36所述的数据传输方法，其中，所述以太网层是IEEE802.3/802.3u/802.3z的以太网层。

38．如权利要求35到37中任何一个所述的数据传输方法，还包括通过转换器使接收到的MAC/GMAC帧从MII/GMII同步到SDH/SONET模块的步骤。

39．如权利要求35到37中任何一个所述的数据传输方法，为了速率适配，还包括必要时加入可编程帧间间隙填充字节(0x7E)的步骤。

40．一种从下层设备向上层设备发送由第一类帧形成的数据包的数据传输装置，包括：

第二接收装置，用于从所述下层设备接收数据包；

帧解析装置，用于从所述第一类帧中移去开销；

第三处理装置，用于从所述第一类帧的净荷部分提取地址字段和包含在信息字段中的数据，形成第二类帧，每个所述第二类帧包括：起始标志、地址字段、控制字段、信息字段、FCS字段和结束标志；

确定装置，用于比较地址字段(SAPI字段)的值与预设值，并且当地址字段数据值等于所设定的值时，确定输出实际提取的数据；

第四处理装置，用于将所述第二类帧转换成与数据包相应的第三类帧；和

第二发送装置，用于将提取的数据包发送到所述上层设备。

41．如权利要求40所述的数据传输装置，其中，所述第二发送装置是用于接收和缓冲输入数据包，并且适配下层设备的速率与上层设备的速率的第二FIFO。

42．如权利要求41所述的数据传输装置，还包括解扰装置，用于对所述第二类帧用以多项式为g(x)=x⁷+1生成的帧同步扰码序列执行扰码操作。

43．如权利要求42所述的数据传输装置，还包括指针处理装置，用于采用指针对封装在所述第三类帧中的第二类帧起始位置定位。

44．如权利要求43所述的数据传输装置，其中，所述起始标志和结束标志是“0x7E”。

45．如权利要求44所述的数据传输装置，其中，所述帧解析装置移去帧间填充。

46．如权利要求45所述的数据传输装置，其中，所述帧解析装置执行去填充过程。

47．如权利要求46所述的数据传输装置，其中，通过利用生成多项式1+x+x²+x⁴+x⁵+x⁷+x⁸+x¹⁰+x¹¹+x¹²+x¹⁶+x²²+x²³+x²⁶+x³²对起始标志和结束标志间的所有八位组计算FCS，来校验所述接收的FCS字段。

48．如权利要求47所述的数据传输装置，还包括开销监控装置，用于在数据接收过程中监控所述的第一类帧中开销的状态错误。

49．如权利要求48所述的数据传输装置，其中，所述净荷部分包括多个用于携带所述第一类帧的净荷子部分，并且利用净荷部分的边界，对齐所述第一类帧的边界。

50．如权利要求49所述的数据传输装置，其中，前一帧的结束标志是前一帧之后的随后帧的起始标志。

51．如权利要求50所述的数据传输设备，其中，所述净荷部分是SDH/SONET的SPE，虚容器是净荷子部分。

52．如权利要求40到51中任何一个所述的数据传输设备，其中，所述开销包括通道跟踪字节(J1)、通道BIP-8字节(B3)、信号标签字节(C2)、通道状态字节(G1)。

53．如权利要求40到51中任何一个所述的数据传输设备，其中，所述物理层是SDH/SONET或简化SDH/SONET。

54．如权利要求40到51中任何一个所述的数据传输设备，其中，所述上层是以太网层，所述第一类帧是SDH帧，所述第二类帧是LAPS帧，所述第三类帧是MII帧。

55．如权利要求40到51中任何一个所述的数据传输设备，其中，所述数据传输装置内置在SDH/SONET传输设备中。

56．如权利要求40到51中任何一个所述的数据传输设备，其中，所述数据传输装置内置在以太网交换设备中。

57．如权利要求56所述的数据传输装置，其中，所述以太网交换设备是以太网/快速以太网/千兆以太网2层/3层交换机或相关的路由器。

58．如权利要求56所述的数据传输装置，其中，所述以太网交换设备是以太网/快速以太网/千兆以太网2层/3层交换机或相关的路由器。

59．如权利要求53到58中任何一个所述的数据传输装置，其中，为了速率适配，必要时，所述数据传输设备去掉可编程帧间间隙填充字节(0x7E)。

60．如权利要求53到58中任何一个所述的数据传输装置，其中，所述数据传输设备在MII/GMII接口通过转换器使LAPS信息字段(MAC/GMAC帧)从SDH/SONET模块同步到RX_CLK。

61．一种从下层设备向上层设备发送由第一类帧形成的数据包数据传输方法，包括下列步骤：

从所述下层设备接收数据包；

从所述第一类帧中移去开销；

从所述第一类帧的净荷部分提取地址字段和包含在信息字段中的数据，形成第二类帧，每个所述第二类帧包括：起始标志、地址字段、控制字段、信息字段、FCS字段和结束标志；

将地址字段(SAPI字段)的值与预设值进行比较，当地址字段数据值等于所设定的值时，确定输出实际提取的数据；

将所述第二类帧转换成与所述数据包相应的第三类帧；和

将提取的数据包发送到所述上层设备。

62．如权利要求61所述的数据传输方法，还包括接收和缓冲输入数据包，适配下层设备的速率与上层设备的速率的步骤。

63．如权利要求62所述的数据传输方法，还包括扰码步骤，用于对所述第二类帧用以多项式为g(x)=x⁷+1生成的帧同步扰码序列执行扰码操作。

64．如权利要求63所述的数据传输方法，还包括用于采用指针对封装在所述第三类帧中的第二类帧起始位置定位的步骤。

65．如权利要求64所述的数据传输方法，其中，所述起始标志和结束标志是“0x7E”。

66．如权利要求65所述的数据传输方法，还包括移去帧间填充的步骤。

67．如权利要求66所述的数据传输方法，其中，通过利用生成多项式1+x+x²+x⁴+x⁵+x⁷+x⁸+x¹⁰+x¹¹+x¹²+x¹⁶+x²²+x²³+x²⁶+x³²对起始标志和结束标志间的所有八位组计算FCS，来校验所述接收的FCS字段。

68．如权利要求67所述的数据传输方法，还包括用于在接收过程中监控所述的第一类帧开销的状态错误的步骤。

69．如权利要求68所述的数据传输方法，其中，所述净荷部分包括多个用于携带所述第一类帧的净荷子部分，并且利用净荷部分的边界，对齐所述第一类帧的边界。

70．如权利要求69所述的数据传输方法，其中，前一帧的结束标志是前一帧之后的随后帧的起始标志。

71．如权利要求70所述的数据传输方法，其中，所述净荷部分是SDH/SONET的SPE，虚容器是净荷子部分。

72．如权利要求61到71中任何一个所述的数据传输方法，其中，所述开销包括以单个虚容器或级联方式的通道跟踪字节(J1)、通道BIP-8字节(B3)、信号标签字节(C2)、通道状态字节(G1)。

73．如权利要求61到71中任何一个所述的数据传输方法，其中，所述物理层是SDH/SONET或简化SDH/SONET。

74．如权利要求61到71中任何一个所述的数据传输方法，其中，所述上层是以太网层，所述第一类帧是SDH帧，所述第二类帧是LAPS帧，所述第三类帧是MII帧。

75．如权利要求74所述的数据传输方法，其中，所述以太网层为IEEE802.3/802.3u/802.3z以太网层。

76．如权利要求73到75中任何一个所述的数据传输方法，为了速率适配，还包括必要时移去可编程帧间间隙填充字节(0x7E)的步骤。

77．如权利要求73到75中任何一个所述的数据传输方法，还包括在MII/GMII接口通过转换器使LAPS信息字段(MAC/GMAC帧)从SDH/SONET模块到RX_CLK同步的步骤。

78．一种在上层设备和下层设备之间发送数据包的数据包接口装置，包括根据权利要求1-23中任何一个所述的数据传输装置和根据权利要求40-60中任何一个所述的数据传输装置。

79．如权利要求78所述的数据接口装置，还包括线路端接口装置，用于从下层设备发送/接收数据包。

80．如权利要求79所述的数据接口装置，还包括变换装置，用于在发送方向，使上层设备的数据包与输入到所述第一接收装置过程的数据包同步；在接收方向，使从第二发送装置提取的数据包与所述上层设备的数据包同步。

81．如权利要求80所述的数据接口装置，还包括：微处理器接口装置，用于使所述数据接口装置能接入其内的所有寄存器；用于测试的JTAG端口；用于暂时缓冲输入/输出配置数据的GPIO寄存器。

Images