CN1309023C

CN1309023C - 镶嵌式闸极制程

Info

Publication number: CN1309023C
Application number: CNB031558070A
Authority: CN
Inventors: 郝中蓬; 陈逸男
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2003-08-22
Filing date: 2003-08-22
Publication date: 2007-04-04
Anticipated expiration: 2023-08-22
Also published as: CN1585099A

Abstract

本发明提供一种镶嵌式闸极制程，其步骤包括：提供一依序形成有一垫层以及一蚀刻停止层的半导体基底；形成一绝缘层覆盖该垫层以及该蚀刻停止层；移除部分的该绝缘层、该蚀刻停止层以及该垫层形成一开口；在该开口两侧壁形成保护间隙壁，且该保护间隙壁的高度低于该绝缘层；形成一闸极导电层于该开口底部；依序移除该保护间隙壁以及该绝缘层以露出部分半导体基底以及该蚀刻停止层；对露出的半导体基底进行植入形成浅掺杂区于该闸极导电层的两侧；以介电材料覆盖该闸极导电层形成闸极间隙壁；移除该蚀刻停止层以及该垫层而露出半导体基底；以及对露出的半导体基底进行植入形成源极汲极区域。

Description

镶嵌式闸极制程

技术领域

本发明有关于一种镶嵌式闸极制程，特别有关一种可用于线宽小于0.10μm世代半导体的镶嵌式闸极制程。

背景技术

随着半导体制程技术的不断进步，晶体管的闸极长度已经紧缩(scaling down)至小于100毫微米(nm)的范围内，而闸极氧化层的厚度也经常小于3nm。习知场效晶体管的闸极制造方法主要是在硅基底上形成有二氧化硅构成的浅沟槽隔离物(shallow trench isolation)STI，以区隔出主动区域；之后依序形成一闸极氧化层和多晶硅层(polysilicon)后，施与一平坦化处理步骤，去除部分表面不平坦的多晶硅，然后再以一硬罩幕层覆盖多晶硅层，以微影制程(photolithography)和蚀刻技术定义出一多晶硅闸极电极，之后再进行轻度掺杂汲极(lightly dopeddrain)离子植入，以及形成间隙壁等步骤。

习知制程通常需要多次沉积、微影制程与蚀刻技术等过程，硬罩幕的制造昂贵，且在组件更精细的情形下，也增加闸极电极制程上的难度。此外，在除去非闸极电极区域的多晶硅层与氧化层时，常会发生过度蚀刻氧化层，而损及下面的硅基底的情形，如此而来，在之后的制造方法中将会面临该表面不平整的缺点，而可能会有接触不良的情形。若是蚀刻不完全，更会造成闸极与闸极间，或闸极与位元线间的残留(stringer)，而容易发生短路的情形。此上述习知技术的缺点即是本发明所欲解决的问题。

发明内容

本发明的目的就在于提供一种镶嵌式闸极制程，在形成浅沟隔离结构定义出主动区域之后，形成一特定尺寸的开口再借由保护间隙壁的形成缩小开口尺寸，再以填入镶嵌的方式形成闸极结构而完成镶嵌式闸极的制造。

为达成上述目的，本发明提供一种镶嵌式闸极制程，其步骤包括：提供一依序形成有一垫层以及一蚀刻停止层的半导体基底；形成一绝缘层覆盖该垫层以及该蚀刻停止层；移除部分的该绝缘层、该蚀刻停止层以及该垫层形成一开口；在该开口两侧壁形成保护间隙壁，且该保护间隙壁的高度低于该绝缘层；形成一闸极导电层于该开口底部；依序移除该保护间隙壁以及该绝缘层以露出部分半导体基底以及该蚀刻停止层；对露出的半导体基底进行植入形成浅掺杂区于该闸极导电层的两侧；以介电材料覆盖该闸极导电层形成闸极间隙壁；移除该蚀刻停止层以及该垫层而露出半导体基底；以及对露出的半导体基底进行植入形成源极汲极区域。

本发明的镶嵌式闸极制程，亦可应用在已形成有浅沟隔离结构(Shallow Trench Isolation；STI)的半导体基底，其步骤包括：提供一形成有复数浅沟隔离结构的半导体基底，且该等浅沟隔离结构上形成有一STI保护层；在该等浅沟隔离结构之间依序形成有一垫层以及一蚀刻停止层；形成一绝缘层覆盖该等浅沟隔离结构以及该蚀刻停止层；移除部分的该绝缘层、该蚀刻停止层以及该垫层形成一开口于该等浅沟隔离结构之间；在该开口两侧形成保护间隙壁，且该保护间隙壁的高度低于该绝缘层；依序以导电材料形成一第一导电层以及一第二导电层堆栈结构于该开口底部；依序移除该保护间隙壁以及该绝缘层以露出部分半导体基底以及该蚀刻停止层；对露出的半导体基底进行植入形成浅掺杂区于该第一导电层以及该第二导电层堆栈结构的两侧；以介电材料覆盖该第一导电层以及该第二导电层的堆栈结构形成闸极间隙壁；移除该蚀刻停止层以及该垫层；以及对露出的半导体基底进行植入形成源极汲极区域。

根据本发明的镶嵌式闸极制程，可简化习知的黄光制程，且蚀刻制程中无须使用硬罩幕，可大幅降低制程复杂度以及制造成本；再者，闸极线宽可缩小至0.10μm以下，因应半导体产业需求，此外闸极之间，或闸极与位元线间的残留(stringer)容易发生短路的情形亦可避免，借此能够提升半导体制程良率，对增加产能为一大助益。

附图说明

图1A～图10为本发明的镶嵌式闸极制程的实施例的制程剖面图。

符号说明：

100～半导体基底

110～垫层

115～蚀刻停止层

112～STI

114～STI保护层

116～绝缘层

120、120’～牺牲层

120”～保护间隙壁

122～多晶硅层

122’～剩余多晶硅层

124’～第一导电层

126’第二导电层

128～LDD

130～闸极间隙壁

132～源极汲极区域

具体实施方式

首先，请参照图1A，提供一其上形成有一垫层110(例如氧化层)的半导体基底100，在既定位置上还形成有二氧化硅构成的浅沟槽隔离结构(STI)112，以定义出一主动区(Active Area)，也就是位于两个STI结构之间的区域。上述浅沟隔离结构112上还形成有以介电材料，例如氮化层(SiN)形成的STI保护层114，其形成方式可使用例如低压化学气相沉积(LPCVD)，以二氯硅烷与氨气为反应气体，在摄氏250～400度的操作温度下沉积而成。上述浅沟隔离结构的形成是属业界广泛使用的技术，因此在此不予赘述。

接着，在半导体基底100的主动区部分的垫层110上形成一例如氮化硅构成的蚀刻停止层115后，全面性以例如四乙氧基硅烷(tetra-ethyl-ortho-silane，TEOS)的绝缘材料构成绝缘层120，可利用例如化学气相沉积法(chemical vapor deposition；CVD)或是高温热氧化法(thermal oxidation)形成。然后，利用光阻形成一图案化光阻层(未图示)，以蚀刻露出一贯穿该绝缘层116与垫层110’的开口118，而露出部分半导体基底，如图1B所示。上述开口的大小在本实施例是以0.11μm为例，可视制程而定。

然后，请参照图1C，借由低压化学气相沉积(LPCVD)方法，并以二氯硅烷与氨气为反应气体，在摄氏250～400度的操作温度下将介电材料氮化硅形成一牺牲层120覆盖该绝缘层116以及填满该开口118后，以化学机械研磨(CMP)以及回蚀刻移除覆盖于该绝缘层116上的牺牲层120，并使上述牺牲层120’的高度低于该绝缘层116，如图1D所示。

接下来，如图1E所示，以与上述牺牲层的材料具有高蚀刻选择比的材料，例如多晶硅层122顺应性覆盖该绝缘层116以及该牺牲层120’。上述多晶硅层的形成方法可借由例如低压化学气相沉积(LPCVD)方法，并以适当的含硅原料(例如硅烷SiH₄)在摄氏530～650度的温度下沉积而成。接着，以前述相同微影制程定义出一闸极预定区，并以蚀刻定义出贯穿上述多晶硅层以及上述牺牲层的开口119(此时开口缩小为例如0.09μm)，如图1F所示，上述剩余多晶硅层为122’，而剩余牺牲层则为保护间隙壁120”。

然后，如图1G所示，以例如氨水(NH₄OH)借由湿蚀刻方式移除上述剩余多晶硅层122’后，以例如热氧化法在露出的半导体基底形成一薄二氧化硅层作为闸极介电层(未图示)，再全面性以导电材料，例如多晶硅覆盖该绝缘层116以及填入开口119形成多晶硅层124，并借由化学机械研磨(CMP)以及回蚀刻方式形成如图1I所示的作为第一导电层124’的掺杂有N型离子的多晶硅层124’，上述多晶硅层124’可利用低压化学气相沉积法(LPCVD)在摄氏525-575度之间沉积而得，其厚度范围最好在2500至5000之间。对于N型组件而言，可在沉积多晶硅层时，在硅烷气体中加入磷化氢(phosphine)或砷化三氰(arsine)进行in-situ掺杂，或者，亦可以先沉积多晶硅后，再以磷离子或砷离子进行离子布植而成。

再者，请参照图1J，再次以导电材料126，例如硅化钨(WSi_x)的金属硅化物覆盖该绝缘层116以及填入开口119，其形成方法可利用低压化学气相沉积法(LPCVD)以SiH₄或SiH₂Cl(DCS)与WF₆为反应气体在100～500m Torr，温度在摄氏300～600度的温度下而形成，而其厚度范围最好在1500至4500之间，之后以化学机械研磨及回蚀刻方式形成如图1K所示的与上述保护间隙壁120”高度相同的第二导电层126’，第二导电层126’的高度亦可不需与保护间隙壁120”的高度相同，根据制程需要来决定。上述导电材料不限于WSi_x，亦可使用例如钨金属、其它金属硅化物等作为闸极导电层。

然后，以干蚀刻移除上述保护间隙壁120”，而形成如图1L所示的第一导电层与第二导电层的堆栈结构作为镶嵌式闸极导电层。接着，如图1M以例如氢氟酸(HF)或缓冲氢氟酸(BHF)移除上述绝缘层116后，对露出的半导体基底进行离子植入而形成图1N所示的浅掺杂区128(LightlyDoped Drain；LDD)于上述堆栈结构的两侧。上述离子植入所使用的剂量较佳为1×10¹³至3×10¹⁴cm^-2；较佳能量则为10至30keV。

接下来，以介电材料，例如氮化硅覆盖该垫层结构而形成闸极间隙壁130后，移除垫层110’并对半导体基底进行离子植入而形成源极汲极区132，而完成镶嵌式闸极的制作。

Claims

1、一种镶嵌式闸极制程，其步骤包括：

提供一依序形成有一垫层以及一蚀刻停止层的半导体基底；

形成一绝缘层覆盖该垫层以及该蚀刻停止层；

移除部分的该绝缘层、该蚀刻停止层以及该垫层形成一开口；

在该开口两侧壁形成保护间隙壁，且该保护间隙壁的高度低于该绝缘层；

形成一闸极导电层于该开口底部；

依序移除该保护间隙壁与该绝缘层，以露出半导体基底的一部分和全部的该蚀刻停止层；

对露出的半导体基底进行植入形成浅掺杂区于该闸极导电层的两侧；

以介电材料覆盖该闸极导电层形成闸极间隙壁；

移除该蚀刻停止层以及该垫层而露出半导体基底；以及

对露出的半导体基底进行植入形成源极汲极区域。

2、根据权利要求1所述的镶嵌式闸极制程，其中该垫层为氧化层。

3、根据权利要求1所述的镶嵌式闸极制程，其中该蚀刻停止层为氮化层。

4、根据权利要求1所述的镶嵌式闸极制程，其中该绝缘层为四乙氧基硅烷。

5、根据权利要求1所述的镶嵌式闸极制程，其中该保护间隙壁为氮化层。

6、根据权利要求1所述的镶嵌式闸极制程，其中该闸极导电层为两层导电层组成的堆栈结构。

7、根据权利要求6所述的镶嵌式闸极制程，其中该两层导电层第一层为多晶硅，第二层为金属钨、硅化钨或其它金属硅化物。

8、根据权利要求1所述的镶嵌式闸极制程，其中该闸极间隙壁为氮化层。

9、根据权利要求1所述的镶嵌式闸极制程，还包括在形成该闸极导电层之前，于开口底部露出的半导体基底形成闸极氧化层。

10、根据权利要求1所述的镶嵌式闸极制程，其中该绝缘层的移除是以氢氟酸或缓冲氢氟酸进行。

11、一种镶嵌式闸极制程，其步骤包括：

提供一形成有复数浅沟隔离结构的半导体基底，且该浅沟隔离结构上形成有一浅沟隔离保护层；

在该浅沟隔离结构之间依序形成有一垫层以及一蚀刻停止层；

形成一绝缘层覆盖该浅沟隔离结构以及该蚀刻停止层；

移除部分的该绝缘层、该蚀刻停止层以及该垫层形成一开口于该浅沟隔离结构之间；

依序以不同导电材料形成闸极导电层于该开口底部；

依序移除该保护间隙壁与该绝缘层，以露出半导体基底的一部分和全部的以及该蚀刻停止层；

以介电材料覆盖该闸极导电层形成闸极间隙壁；

移除该蚀刻停止层以及该垫层；以及

对露出的半导体基底进行植入形成源极汲极区域。

12、根据权利要求11所述的镶嵌式闸极制程，其中该浅沟隔离结构为氧化层。

13、根据权利要求11所述的镶嵌式闸极制程，其中该浅沟隔离保护层为氮化层。

14、根据权利要求11所述的镶嵌式闸极制程，其中该蚀刻停止层为氮化层。

15、根据权利要求11所述的镶嵌式闸极制程，其中该绝缘层为四乙氧基硅烷。

16、根据权利要求11所述的镶嵌式闸极制程，其中该保护间隙壁为氮化层。

17、根据权利要求11所述的镶嵌式闸极制程，其中该闸极间隙壁为氮化层。

18、根据权利要求11所述的镶嵌式闸极制程，其中该闸极导电层为两层导电层组成的堆栈结构。

19、根据权利要求18所述的镶嵌式闸极制程，其中该两层导电层第一层为多晶硅，第二层为金属钨、硅化钨或其它金属硅化物。

20、根据权利要求11所述的镶嵌式闸极制程，还包括在形成闸极导电层之前，于开口底部露出的半导体基底形成闸极氧化层。

21、根据权利要求11所述的镶嵌式闸极制程，其中该绝缘层的移除是以氢氟酸或缓冲氢氟酸进行。

22、根据权利要求11所述的镶嵌式闸极制程，其中该垫层为氧化层。