CN1306427C - 数字信号处理设备和数字信号处理方法 - Google Patents
数字信号处理设备和数字信号处理方法 Download PDFInfo
- Publication number
- CN1306427C CN1306427C CNB031601057A CN03160105A CN1306427C CN 1306427 C CN1306427 C CN 1306427C CN B031601057 A CNB031601057 A CN B031601057A CN 03160105 A CN03160105 A CN 03160105A CN 1306427 C CN1306427 C CN 1306427C
- Authority
- CN
- China
- Prior art keywords
- signal processing
- digital signal
- processing unit
- unit
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Abstract
一种数字信号处理设备包括:用于从外部输出设备输入多个声信号的输入装置;多个数字信号处理单元互相串联连接而形成闭环,用于以顺序方式对所述声信号作为共享数据单元进行接收和处理;输出装置用于将由所述数字信号处理单元处理和产生的多个声数据单元输出到外部输入设备,其中每一所述数字信号处理单元包括:接收装置用于从前一单元接收所述共享数据单元;复制装置用于将所述共享数据单元复制到共享存储器部分;声信号处理装置用于输入存储在所述共享存储器部分的所述共享数据单元作为输入信号,对所输入的所述共享数据单元进行处理,并将输出信号作为共享数据单元输出到所述共享存储器部分;发送数据存储装置用于将存储在所述共享存储器部分的共享数据单元存储到发送存储器;及发送装置用于将存储在所述发送存储器内的所述共享数据单元发送到后继数字信号处理单元。
Description
技术领域
本发明涉及一种数字信号处理设备和数字信号处理方法,更具体地讲,涉及包括多个具有存储装置的数字信号处理单元的数字信号处理设备,其中数字信号处理单元分别共享作为共享存储器的存储装置,还涉及其控制方法。
背景技术
到目前现有的各种类型数字信号处理设备中,有一种包括共享存储器并适合处理存储在共享存储器内数据的数字信号处理设备。图26所示的这种类型的常规数字信号处理设备包括:数字信号处理组5,该组具有多个数字信号处理单元,例如数字信号处理单元1、2、3和4,分别在图例中称为”DSP#1”、“DSP#2”、“DSP#3”和”DSP#4”;共享存储器6用于存储由数字信号处理单元1、2、3和4处理的数据;地址总线7,通过总线数字信号处理单元1、2、3和4对存储在共享存储器6中指定地址的数据进行操作;和控制总线9,通过控制总线数字信号处理单元1、2、3和4接收控制信号,其中数字信号处理单元1、2、3和4根据控制信号对存储在存储器6中的数据进行操作以防止数字信号处理组5的两个或两个以上的数字信号处理单元同时对存储在存储器6中的数据进行操作的请求。
数字信号处理组5的每个数字信号处理单元,例如数字信号处理单元1,从控制总线9接收控制信号,并依据所接收的控制信号判断地址总线7和数据总线8是否被数字信号处理单元2、3或4所占用。当判断地址总线7和数据总线8没有被其它数字信号处理单元2、3或4所占用时,数字信号处理单元1可以通过地址总线7和数据总线8对存储在存储器6中的数据进行读取和写入的操作。另一方面,当判断地址总线7和数据总线8被其它数字信号处理单元2、3或4所占用时,数字信号处理单元1不能通过地址总线7和数据总线8对存储在存储器6中的数据进行读取或写入。因而常规数字信号处理设备的结构仅能有数字信号处理组的一个数字信号处理单元执行操作,即每次只能有数字信号处理单元1、2、3或4通过地址总线7和数据总线8对存储在存储器6内的数据进行读取和写入,从而当数字信号处理组5的两个或两个以上数字信号处理单元同时对存储在存储器6中的数据请求操作时,可防止发生总线竞争。
当判断地址总线7和数据总线8被其它数字信号处理单元2、3或4所占用时,常规数字信号处理设备中数字信号处理组的任何一个数字信号处理单元不能通过地址总7和数据总线8对存储在存储器6中的数据进行读取和写入,于是存在的缺点是,当数字信号处理组5的两个或两个以上数字信号处理单元同时对存储在存储器6中的数据进行操作请求时,无法实现数字信号处理组5的两个或两个以上数字信号处理单元通过地址总线7和数据总线8对存储在存储器6中的数据同时进行读取或写入。这使得常规数字信号处理设备很难执行实时信号处理。
数字信号处理单元组5的每个,即数字信号处理单元1、2、3或4需要在每一个以音频采样频率为基础所确定的音频采样期间执行对声信号数据的处理。然而,当地址总线7和数据总线8被其它数字信号处理单元所占用时,某些数字信号处理单元可能在与音频采样期间同步执行信号处理的过程失败。由于在一个音频采样期间对声信号数据进行的处理过程失败,可能产生不连续的声信号,从而导致产生声噪声。常规数字信号处理设备存在的另一缺点是,当地址总线7和数据总线8被一个数字信号处理单元所占用时,其余数字信号处理单元不能执行对声信号数据的处理过程。本发明可解决这些问题。
发明内容
本发明的目的是提供一种数字信号处理设备,其中多个数字信号处理单元可以与总线控制无关地同时使用存储在共享存储器部分的数据。
本发明的另一目的是提供一种数字信号处理装置,其中多个数字信号处理单元可以与总线控制无关地同时使用存储在共享存储器部分的数据。
根据本发明的第一个方面,提供一种数字信号处理设备包括:用于从外部输出设备输入多个声信号的输入装置;多个数字信号处理单元,以串联方式互相电串联而形成闭环,该数字信号处理单元按顺序接收和处理作为共享数据单元的包含声音信号的数据单元,和用于向外部输入设备输出由数字信号处理单元处理和产生的多个声音信号的数据单元的输出装置,从而每个数字信号处理单元包括:接收装置,用于从前一数字信号处理单元接收共享数据单元;接收数据存储装置,用于将由接收装置接收的所述共享数据单元存储到接收存储器中;复制数据存储装置,用于将接收存储器中存储的共享数据单元复制到共享存储器;声音信号处理装置,包括一个或多个声信号处理部分,每个部分输入存储在共享存储器部分内的共享数据单元作为输入信号,对所输入的共享数据单元进行处理,并将输出信号写入到共享存储器部分作为共享数据单元;发送数据存储装置,用于将存储在共享存储器部分的共享数据单元存储到发送存储器中;和发送装置,用于将存储在发送存储器内的共享数据单元发送到后继数字信号处理单元。
在上述数字信号处理设备中,数字信号处理单元的接收装置通过直接存储器存取方法从前一数字信号处理单元接收共享数据单元;在声信号处理装置输入和处理存储在共享存储器部分的共享数据单元,并写输出信号到共享存储器部分的同时,以及在发送数据存储装置存储存在共享存储部分的共享数据单元到发送存储器时,并且当发送装置将存储在发送存储器内的共享数据单元发送到后继数字信号处理单元的同时,接收数据存储装置可以存储由接收装置接收到接收存储器中共享数据单元。
上述数字信号处理设备还可以包括:与一个或多个数字信号处理单元连接的外部存储装置。此外,上述数字信号处理设备还可包括总线,通过该总线将数字信号处理单元以串联方式相互连接而形成闭环;和多个切换装置,用于有选择地将各个数字信号处理单元与总线连接和脱离。此外,上述数字信号处理设备还可包括共享数据编辑装置,用于编辑存储在共享存储器部分的数据。
在上述数字信号处理设备中,每个数字信号处理单元可包括:用于从外部输出设备输入多个声数据单元的信号输入装置;和用于向外部输入设备输出多个声数据单元的信号输出装置。数字信号处理设备可还包括:选择装置,用于使得一个或多个数字信号处理单元以串联方式相互电连接而形成闭环,以便一个或多个所述数字信号处理单元接收包括声信号的数据单元作为共享数据单元,并对数据单元进行处理,以及用于使得另一个或多个所述数字信号处理单元以串联方式相互电连接而形成另一闭环,以便另一个或多个数字信号处理单元接收包括声信号的数据单元作为共享数据单元,并对数据单元进行处理。
在上述数字信号处理设备中,每个数字信号处理单元可包括:用于从外部输出设备输入多个声数据单元的信号输入装置;用于向外部输入设备输出多个声数据单元的信号输出装置;在数字信号处理单元与相邻数字信号处理单元之间设置的第一连接和脱离装置,用于选择性地将数字信号处理单元与相邻数字信号处理单元连接和脱离;和在所述数字信号处理单元与相邻数字信号处理单元之间设置的第二连接和脱离装置,用于选择性地将数字信号处理单元与外部输入和输出端连接和脱离,从而第一连接和脱离装置和第二加上和脱离装置使得有选择地将数字信号处理单元与数字信号处理设备连接和脱离。上述数字信号处理设备还包括第一检测装置,用于检测数字信号处理单元是否与相邻数字信号处理单元脱离;和发送和接收部分切换装置,用于当第一检测装置检测到数字信号处理单元与相邻数字信号处理单元之间脱离时,将由数字信号处理单元开路的电路闭合以形成闭环。
在上述数字信号处理设备中,共享存储器部分可包括多个数字信号处理单元专用的处理单元数据区,以便每个数字信号处理单元对存储在数字信号处理单元专用的处理单元数据区内的共享数据单元进行写操作。数字信号处理单元的一个或多个声信号处理装置分别包括过滤部分,用于输入存储在共享存储器部分的共享数据单元作为输入信号,对所输入的共享数据单元进行过滤,并将过滤后的数据单元作为共享数据单元写入到共享存储器部分。上述数字信号处理设备还包括:数据读取装置,用于从共享存储器部分循环读取由过滤部分过滤的共享数据单元;和显示电平表装置,用于显示由数据读取装置所读取的共享数据单元的电平。
另外,上述数字信号处理设备还包括:数据读取装置,用于从共享存储器部分循环读取一个或多个共享数据;过滤装置,用于过滤由数据读取装置所读取的共享数据单元;和显示电平表装置,用于显示由过滤装置过滤的共享数据单元的电平。
根据本发明的第二方面,提供一种数字信号处理方法包括如下步骤:(a)从外部输出设备输入多个声信号;(b)按顺序对包括步骤(a)所输入的声信号的数据单元进行存储作为共享数据单元;(c)对多个数字信号处理单元以串联方式进行连接而形成闭环,各数字信号处理单元按顺序接收和处理共享数据单元;和(d)将由数字信号处理单元处理和产生的多个声数据单元输出到外部输入设备。以上步骤(c)还包括:(c1)每个数字信号处理单元从前一数字信号处理单元接收共享数据单元;(c2)每个数字信号处理单元将从步骤(c1)接收的共享数据单元存储到接收存储器中;(c3)每个数字信号处理单元将存储在接收存储器内的共享数据单元复制到共享存储器部分;(c4)每个数字信号处理单元还执行一个或多个声信号处理步骤,声信号处理步骤具有步骤:(c41)输入存储在共享存储器部分的共享数据单元作为输入信号,(c42)对输入的共享数据单元进行处理,和(c43)将输出信号写入共享存储器部分作为共享数据单元;(c5)每个数字信号处理单元将存储在共享存储器部分的共享数据单元存储到发送存储器中;和(c6)每个数字信号处理单元将存储在共享存储器部分的共享数据单元发送到后继数字信号处理单元。
附图说明
从以下参照附图进行的详细描述,可对本发明及其许多优点有较好的理解。
图1是表示根据本发明的数字信号处理设备的第一优选实施例的示意框图;
图2是表示图1所示数字信号处理设备的组成部件数字信号处理单元的示意框图;
图3是表示图2所示数字信号处理单元的组成部件声信号处理装置的示意框图;
图4是解释图2所示数字信号处理单元的数字信号处理过程的流程图;
图5是表示图1所示数字信号处理设备实现数字信号处理系统的实例的框图;
图6是表示分布在共享存储数据区的共享数据单元,和共享存储数据区与第一数字信号处理单元之间所接收和发送的数据单元流以实现图5所示的声信号处理系统的框图;
图7是表示分布在共享存储数据区的共享数据单元,和共享存储数据区与第二数字信号处理单元之间所接收和发送的数据单元流以实现图5所示的声信号处理系统的框图;
图8是表示分布在共享存储数据区的共享数据单元,和共享存储数据区与第三数字信号处理单元之间所接收和发送的数据单元流以实现图5所示的声信号处理系统的框图;
图9方块图表示分布在共享存储数据区的共享数据单元,和共享存储数据区与第四数字信号处理单元之间所接收和发送的数据单元流以实现图5所示的声信号处理系统的框图;
图10是表示根据本发明的数字信号处理设备的第二优选实施例执行数字信号处理过程的流程图;
图11是表示构成本发明的数字信号处理设备的第一优选实施例的分布在共享存储数据区的共享数据单元,和共享存储数据区与第一数字信号处理单元之间所接收和发送的数据单元流的框图;
图12是表示构成本发明的数字信号处理设备的第一优选实施例的分布在共享存储数据区的共享数据单元,和共享存储数据区与第二数字信号处理单元之间所接收和发送的数据单元流的框图;
图13是表示构成本发明的数字信号处理设备的第一优选实施例的分布在共享存储数据区的共享数据单元,和共享存储数据区与第三数字信号处理单元之间所接收和发送的数据单元流的框图;
图14是表示根据本发明的数字信号处理设备的第四优选实施例的示意框图;
图15是表示根据本发明的数字信号处理设备的第五优选实施例的示意框图;
图16是表示图5所示数字信号处理设备的共享数据编辑装置对分布在共享存储数据区内的共享存储器数据单元的编辑处理的框图;
图17是表示根据本发明的数字信号处理设备的第六优选实施例的示意框图;
图18是表示共享各自作为共享存储器的存储部分的数字信号处理单元布置的实例的框图;
图19是表示根据本发明的数字信号处理设备的第七优选实施例的示意框图;
图20是表示在共享存储数据区中分配的共享数据单元,和共享存储数据区与第一数字信号处理单元之间所接收和发送的数据单元流,其中共享存储数据区和第一数字信号处理单元共同构成根据本发明的数字信号处理设备的第八实施例的组成部件;
图21是表示在共享存储数据区中分配的共享数据单元,和共享存储数据区与第二数字信号处理单元之间所接收和发送的数据单元流的框图,其中共享存储数据区和第二数字信号处理单元共同构成根据本发明的数字信号处理设备的第八优选实施例的组成部件;
图22是表示在共享存储数据区中分配的共享数据单元,和共享存储数据区与第三数字信号处理单元之间所接收和发送的数据单元流的框图,其中共享存储数据区和第三数字信号处理单元共同构成根据本发明的数字信号处理设备的第八优选实施例的组成部件;
图23表示在共享存储数据区中分配的共享数据单元,和共享存储数据区与第四数字信号处理单元之间所接收和发送的数据单元流的框图,其中共享存储数据区和第四数字信号处理单元共同构成根据本发明的数字信号处理设备的第八优选实施例的组成部件;
图24是表示根据本发明的数字信号处理设备的第九优选实施例的示意图;
图25是表示根据本发明的数字信号处理设备的第十优选实施例的示意图;和
图26是表示常规数字信号处理设备的示意图;
具体实施方式
下文将对根据本发明的优选实施例参照附图1到25进行描述。如下描述所参考的所有附图中,相似部件采用相同的参考标号。
现参考图1到图9,图中表示根据本发明数字信号处理设备100的第一优选实施例。
数字信号处理设备100的第一优选实施例如图1所示,包括输入端51、多个数字信号处理单元,例如第一、第二、第三和第四数字信号处理单元10、20、30和40,通常称为DSP#1、DSP#2、DSP#3和DSP#4、以及输出端53。输入端51适合从在此未示出的外部输出设备输入多个声信号。数字信号处理单元10、20、30和40互相串联连接而形成闭环。数字信号处理单元10、20、30和40适合接收和处理数据单元,该数据单元包括顺序的声信号作为称作”共享存储数据”的共享存储数据单元(shared memory data element)50。输出端53适合将由数字信号处理单元10、20、30和40所处理和产生的多个声数据单元作为共享存储数据单元50输出到在此未示出的外部输入设备。输入端51和输出端53分别构成根据本发明的输入装置和输出装置。共享存储数据单元50构成根据本发明的共享数据单元。
如图1所示,数字信号处理单元10、20、30和40各自包括接收装置11、21、31和41以及发送装置13、23、33和43。数字信号处理单元10、20、30和40各自的接收装置11、21、31和41适合从前一数字信号处理单元40、10、20或30接收共享存储数据单元,和数字信号处理单元10、20、30和40各自的发送装置13、23、33和43适合向后继数字信号处理单元20、30、40或10发送共享存储数据单元。
这意味着数字信号处理单元10的接收装置11与数字信号处理单元40的发送装置43电连接,数字信号处理单元20的接收装置21与数字信号处理单元10的发送装置13电连接,数字信号处理单元30的接收装置31与数字信号处理单元20的发送装置23电连接,和数字信号处理单元40的接收装置41与数字信号处理单元30的发送装置33电连接。因而数字信号处理单元10、20、30和40相互串联连接而形成闭环,能够使共享存储数据单元50从一个数字信号处理单元到另一个数字信号处理单元以顺序的方式循环,从而使得数字信号处理单元10、20、30和40可互相共享共享存储数据单元50。
单元10、20、30和40具有相似的结构。图2所示的数字信号处理单元10具有与所有数字信号处理单元10、20、30和40共同的结构和功能。以下将剩略对其它数字信号处理单元20、30和40的描述。
如图2所示,数字信号处理10包括接收装置11、接收数据存储装置113、接收缓冲器114、复制数据存储装置116、共享存储器部分117、发送数据存储装置118、发送缓冲器119、声信号处理装置120和发送装置13。接收装置11适合从前一数字信号处理单元40接收共享存储数据。接收数据存储装置113适合将由接收装置11所接收的共享存储数据单元50存储到接收缓冲器114中。复制数据存储装置116适合将存储在接收缓冲器114内的共享存储数据单元50复制到共享存储器部分117。声信号处理装置120适合输入存储在共享存储器部分117内的共享存储数据单元50作为输入信号,对所输入的共享存储数据单元50进行处理,产生作为共享存储数据单元50的输出信号并将其写入共享存储器部分117中。发送数据存储装置118适合将存储在共享存储器部分117内的共享存储数据单元50存储到发送缓冲器119中。发送装置13适合将存储在发送缓冲器119中的共享存储数据单元50发送到后继数字信号处理单元20。接收缓冲器114和发送缓冲器119分别构成根据本发明的接收存储器和发送存储器。
接收装置11和发送装置13可以是如常规DSP通常所使用的串联通信终端。数字信号处理单元10所包括的接收缓冲器114和发送缓冲器119可以是如常规DSP通常所包括的DRAM(动态随机存取存储器)的存储装置。数字信号处理单元10、20、30和40分别包括的共享存储器部分117由多个分配给各存储装置的共享存储数据区构成,例如DRAMs。换句话说,数字信号处理单元10、20、30和40共享作为共享存储器部分117的各自的存储装置。
图3所示的数字信号处理单元10的声信号处理装置120包括一个或多个声信号处理部分,例如声信号处理部分130、140和150,但不受此限制。每个声信号处理部分130、140和150适合输入存储在共享存储器部分117内的共享存储数据单元50作为输入信号,对所输入的共享存储数据单元50进行处理,产生作为共享存储数据单元50的输出信号并将其写入共享存储器部分117中。声信号处理部分可执行声信号处理,例如对输入信号进行过滤处理和动态处理。
更具体地,声信号处理部分130、140和150分别包括输入信号读取部分131、141和151,以及声信号处理部分133、143和153,和输出信号写入部分135、145和155。每个输入信号读取部分131、141和151适合输入存储在共享存储器部分117中的共享存储数据单元50作为输入信号。每个声信号处理部分133、143和153适合对所输入的共享存储数据单元50进行处理并产生输出信号。每个输出信号写入部分135、145和155适合将所产生的输出信号作为共享存储数据单元50写入共享存储器部分117中。
每个数字信号处理单元包括n个单元的声信号处理部分以便对共享存储数据单元50进行n次的声信号处理。例如,数字信号处理单元10的声信号处理装置120具有10个单元的声信号均衡处理部分,声信号处理装置120实现输入信号读取部分、声信号均衡处理部分和输出信号写入部分的功能,执行10次以便对共享存储数据单元50进行10次声信号均衡处理。最好是,数字信号处理单元10、20、30和40内应存储有实现可执行接收数据存储装置113、复制数据存储装置116发送数据存储装置118和声信号处理装置120功能的计算程序产品。
以下将参照图4的流程图对根据本发明的数字信号处理设备100的第一实施例的声信号处理过程进行描述。
数字信号处理装置需要进行与音频采样帧同步的声信号处理。通常,对于音频DSP可应用44.1KHz、48KHz或96KHz的音频采样频率进行数字音频信号处理。音频采样帧可作为音频采样频率的倒数进行计算。例如,数字信号处理设备100使用48KHz的音频采样频率进行数字音频信号处理,数字信号处理设备100需要执行与每一音频采样帧同步的声信号处理,每个音频采样帧作为48KHz的倒数进行计算,也就是1/48000秒。一个音频采样帧同步完成声信号处理过程失败可能产生不连续的声信号,从而导致声音噪声。这样通常引起数字信号处理设备允许在与音频采样帧同步期间产生中断,允许根据中断执行并完成每个声信号处理过程。
如图4所示,数字信号处理设备100根据在步骤S11发生音频采样帧中断开始采样帧处理过程。从步骤S11进入步骤S20的从外部设备(未示出)输入声信号数据单元或向外部设备(未示出)输出声信号数据单元的输入/输出线程。从步骤S20进行到步骤S30的执行对信号数据单元进行音频信号处理的音频线程。从步骤S30进入步骤S90的为发送准备数据单元的后处理线程。由步骤S90到采样帧处理过程终止的步骤99。
输入/输出线程的步骤S20包括步骤S21、S22和S23。在步骤S21,存储在接收缓冲器114中的前一采样帧的共享存储数据单元50被复制到共享存储器部分117。从步骤S21进入步骤S22,在此完成将存储在接收缓冲器114中的前一采样帧的共享存储数据单元50复制到共享存储器部分117的过程。从步骤S22继续到步骤S23,在此将存储在共享存储器部分117的共享存储数据单元50发送到外部设备(未示出)。这样,在步骤S20数字信号处理单元10将包括有处理后的并存储了直到前一音频采样帧的声信号数据的共享存储数据单元50输出到外部设备。
音频线程的步骤S30包括执行n个单元的数字信号处理过程的S31、S41和S51,即声信号处理过程1、2、到n。这表示数字信号处理单元10在步骤S32、S42和S52作为输入信号输入存储在共享存储器部分117的共享存储数据单元50,在步骤S33、S43和S53对所输入的共享存储数据单元50进行处理,并在步骤S34、S44和S54将输出信号作为共享存储数据单元50输出到共享存储器部分117。
后处理线程的步骤S90包括步骤S91,在此步骤存储在共享存储器部分117内的共享存储数据单元50被发送到发送缓冲器119。这样存储在发送缓冲器119内的共享存储数据单元50将被发送到后继数字信号处理单元20。而后,从步骤S90进入步骤S99,在此步骤采样帧处理过程终止。
每当发生音频采样帧中断,数字信号处理设备100执行上述采样帧处理过程。
以下将参照图1到图9对根据本发明的数字信号处理设备100的第一实施例的工作进行描述。
下面假设本数字信号处理设备100的实施例的设计是为实现声信号处理系统,例如,为了方便描述和有助于对数字信号处理设备100整个工作的理解,如图5所示的系统。本数字信号处理设备100的实施例如前面参照图1所述包括数字信号处理单元10、20、30和40。
图5所示声信号处理系统由处理部分构成,该处理部分包括称为”Equalizer1”用于输入被称作”AD1”的输入信号61的第一均衡器63、与第一均衡器63连接称为”Gain1”的第一增益65、与第一增益65连接称作”Dynamics 1”的第一动态67、及与第一动态67连接称为”Gain2”用于输出称为”DA1”的第一输入信号71的第二增益器69,其中第一输入信号61是一从模拟量转换为数字量的信号,而第一输出信号71是一从数字量转换为模拟量的信号。
声信号处理系统还包括处理部分,该部分包括与第一增益器65连接的表示为”Dynamics 2”的第二动态器73和与第二动态器73连接的表示为”Gain3”的第三增益器75,用于输出表示为”DA2”的第二输出信号77,其中第二输出信号77是一从数字转换为模拟格式的信号。
声信号处理系统还包括处理部分,该部分包括表示为”Mixing 1”的混合器83,用于输入和相加表示为”AD5”的第二输入信号79、表示为“AD22”的第三输入信号81、及从第一增益器65的输出信号,还包括与混合器83连接表示为”Equalizer 2”的用于输出表示为”DA3”的第三输出信号87的第二均衡器85,其中第二输入信号79和第三输入信号81分别是从模拟量转换为数字量的信号,而第三输出信号87是一个从数字量转换为模拟量的信号。
组成图5所示声信号处理系统的处理部分的功能是由四个数字信号处理单元所实现的。在此假定数字信号处理单元10实现第一均衡器63和第一增益器65的功能,数字信号处理单元20实现第一动态器67和第二增益器69的功能,数字信号处理单元30实现第二动态73和第三增益75的功能,数字信号处理40实现混合器83和第二均衡器85的功能。
如前所述,共享存储器部分117由多个分配给分别包括在数字信号处理单元10、20、30和40内的存储装置的共享存储数据区构成,存储装置如DRAMs。存储在共享存储器部分117内的共享存储数据单元50分配在共享存储数据区中,并在共享存储数据区与数字信号处理单元之间接收和发送数据流,以实现图5所示的声信号处理系统,以下将参照图6到图9对此进行描述。
如图6所示,共享存储数据区包括输入信号数据区,例如分配给输入信号”AD1”和”AD32”,还包括声信号数据区,例如分配给产生并从数字信号处理单元10、20、30和40输出的输出信号的”EQ1”、”Gain1”、”DYN1”、”Gain2”、”DYN2”、”Gain3”、”Mix1”和”EQ2”。输入信号数据区,即”AD1”和”AD32”之后有声信号数据区,即”EQ1”、”Gain1”、”DYN1”、”Gain2”、”DYN2”、”Gain3”、”Mix1”和”EQ2”。共享存储数据单元50存储在具有这样结构的共享存储数据区中。
第一,如图6所示第一数字信号处理单元10从信号数据区AD1读取和输入作为第一均衡器63的第一输入信号61的共享存储数据单元”AD1”。数字信号处理单元10产生作为第一均衡器63输出信号的共享存储数据单元”EQ1”,并将其作为输出数据15存储到信号数据区EQ1。数字信号处理单元10然后从信号数据区EQ1读取和输入作为第一增益器65输入信号的共享存储数据单元EQ1。数字信号处理单元10产生作为第一增益器65输出信号的共享存储数据单元”GAIN 1”,并将共享存储数据单元”GAIN 1”作为输出数据17存储到信号数据区GAIN1。第一数字信号处理单元10完成了音频线程的步骤S30。从步骤S30转入后处理线程的步骤S90,在此步骤所产生的共享存储数据单元50被发送到后继第二数字信号处理单元20。
第二,如图7所示第二数字信号处理单元20从信号数据区GAIN 1读取和输入作为第一动态器67的第一输入信号25的共享存储数据单元”GAIN1”。数字信号处理单元20产生作为第一动态器67输出信号的共享存储数据单元”DYN1”,并将其作为输出数据26存储到信号数据区DYN1。数字信号处理单元20然后从信号数据区DYN1读取和输入作为第二增益器67输入信号27的共享存储数据单元DYN1。数字信号处理单元20产生作为第二增益器69输出信号的共享存储数据单元”GAIN2”,并将共享存储数据单元GAIN2作为输出数据28存储到信号数据区GAIN2。这样第二数字信号处理单元20完成了音频线程的步骤S30。从步骤S30转入后处理线程的步骤S90,在此步骤所产生的共享存储数据单元50被发送到后继第三数字信号处理单元30。
第三,如图8所示第三数字信号处理单元30从信号数据区GAIN 1读取和输入作为第二动态器73的第一输入信号35的共享存储数据单元”GAIN1”。数字信号处理单元30产生作为第二动态器73输出信号的共享存储数据单元”DYN2”,并将其作为输出数据36存储到信号数据区DYN2。数字信号处理单元30然后从信号数据区DYN1读取和输入作为第三增益器75输入信号的共享存储数据单元DYN2。数字信号处理单元30产生作为第三增益器75输出信号的共享存储数据单元”GAIN3”,并将共享存储数据单元GAIN3作为输出数据38存储到信号数据区GAIN3。这样第三数字信号处理单元30完成了音频线程的步骤S30。从步骤S30转入后处理线程的步骤S90,在此步骤所产生的共享存储数据单元50被发送到后继第四数字信号处理单元40。
第四,第四数字信号处理单元40如图9所示分别从信号数据区”GAIN1”、”AD5”和”AD22”读取和输入作为混合器83的输入信号45、79和81的共享存储数据单元”GAIN1”、”AD5”和”AD22”。数字信号处理单元40产生作为混合器83输出信号的共享存储数据单元”MIX1”,并将其作为输出数据46存储到信号数据区MIX1。数字信号处理单元40然后从信号数据区MIX1读取和输入作为第二均衡器85输入信号47的共享存储数据单元MIX1。数字信号处理单元40产生作为第二均衡器85输出信号的共享存储数据单元”EQ2”,并将共享存储数据单元EQ2作为输出数据48存储到信号数据区EQ2。这样第四数字信号处理单元40完成了音频线程的步骤S30。从步骤S30转入后处理线程的步骤S90,在此步骤所产生的共享存储数据单元50被发送到后继第一数字信号处理单元10。
第一数字信号处理单元10然后在输入/输出线程的步骤S20输入所产生的共享存储数据单元50,并将所输入的共享存储数据单元50通过输出端53输出到外部设备。本数字信号处理设备100的实施例的设计用以实现图5所示的数字信号处理系统,读取共享存储数据单元”GAIN2”作为第二增益器69的输出信号、共享存储数据单元”GAIN3”作为第三增益器75的输出信号和共享存储数据单元”EQ2”作为第三增益85的输出信号,将所读取的共享存储数据单元”GAIN2”、”GAIN3”和”EQ2”从数字量转换为模拟量,并输出第一输出信号DA71、DA72和DA87。
在本数字信号处理设备100的实施例中,数字信号处理单元10、20、30和40可以共享作为共享存储器部分117的各自的存储装置。并且,数字信号处理单元10、20、30和40可以共享组成大规模声信号处理系统的处理部分的功能,例如,数字信号处理单元10、20、30和40就像是一个DSP部分的如图5所示的声信号处理系统,从而可实现声信号处理系统。
从以上描述中应理解,根据本发明的数字信号处理设备100的第一实施例包括:用于从外部输出设备输入多个声信号的输入端51;多个数字信号处理单元10、20、30和40相互串联而形成闭环,数字信号处理单元10、20、30和40以顺序方式接收和处理作为共享存储数据单元50的包括声信号的数据单元;和用于将由数字信号处理单元10、20、30和40处理和产生的多个声数据单元输出到外部输入设备的输出端53,数字信号处理单元10、20、30和40中每个单元包括:用于从前一数字信号处理单元接收共享存储数据单元50的接收装置11;用于将由接收装置11所接收的共享存储数据单元50存储到接收缓冲器114中的接收数据存储装置113;用于将存储在接收缓冲器114中的共享存储数据单元50复制到共享存储器部分117的复制数据存储装置116;声信号处理装置120包括一个或多个声信号处理部分130、140、150,每部分用于输入存储在共享存储器部分117内共享存储数据单元50作为输入信号,对所输入的共享存储数据单元50进行处理,并将作为共享存储数据单元50的输出信号写到共享存储器部分117中;用于将存储在共享存储器部分117中的共享存储数据单元50发送到发送缓冲器119中的发送数据存储装置118;和用于存储在发送缓冲器119中的共享存储数据单元50发送到后继数字信号处理单元20的发送装置13,这样可以使共享存储数据单元50以顺序的方式在一个数字信号处理单元到另一数字信号处理单元进行循环,从而可使数字信号处理单元10、20、30和40相互共享共享存储数据单元50成为可能,可与总线控制无关地同时使用存储在共享存储器部分的数据。更进一步,本数字信号处理设备的实施例,其中多个数字信号处理单元10、20、30和40可以共享组成大规模声信号处理系统的处理部分的功能,数字信号处理单元10、20、30和40就像是一个DSP的一部分,可以实现大规模声信号处理系统。
虽然本实施例的描述中,数字信号处理设备100具有四个数字信号处理单元,而根据本发明的数字信号处理设备100可包括任何数量的数字信号处理单元。
虽然本实施例的描述中,如图1所示输入端51和输出端53包括在数字信号处理单元10中,而输入端51和输出端53可以包括在根据本发明的数字信号处理设备100中的数字信号处理单元10、20、30和40中的任意一个单元中。更进一步,输入端51和输出端53可不包括在相同的数字信号处理单元中。输入端51和输出端53可分别包括在根据本发明的数字信号处理设备100的不同的数字信号处理单元中。
参考图1、2、3和10的流程图,图中表示本发明的数字信号处理设备200的第二优选实施例。
数字信号处理设备200的第二优选实施例与参照图1、2、3和4描述的数字信号处理设备100的第一优选实施例相似,所不同的是数字信号处理单元的接收装置11通过直接存储器存取方法从前一数字信号处理单元接收共享存储数据单元50,此后直接存储器存取简称DMA,和数字信号处理单元通过DMA方法使共享存储数据单元50从一个数字信号处理单元到另一数字信号处理单元顺序地循环。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
以下将参照图10所示的流程图对根据本发明的数字信号处理设备200的第二实施例的工作进行以下详细描述。
如图10所示,数字信号处理设备200根据在步骤S11发生音频采样帧中断开始执行采样帧处理过程。步骤S11转移到从和/或到外部装置的输入和/或输出音频信号数据单元的输入/输出线程的步骤S60没有表示出。步骤S60转移到第一DMA通道处理的步骤S71、第一DMA通道处理的步骤S81、和对信号数据单元进行音频信号处理的音频线程的步骤S30。步骤S71、步骤S81、和步骤S30转移到准备要发送的数据单元的后处理线程的步骤S90。步骤S90转移到采样帧处理过程结束的步骤99。由本实施例执行的音频线程的步骤S30和后处理线程的步骤S90与第一实施例相同,从而将不予以赘述。
将参照图10的流程图描述根据本发明的数字信号处理设备200的第二实施例的操作。
当在步骤S11发生音频采样帧中断时,数字信号处理设备200开始采样帧处理过程。没有表示出步骤S11转移到从和/或到外部装置的输入和/或输出音频数据单元的输入/输出线程的步骤S60。
输入/输出线程的步骤S60包括步骤S61、S62和S63。在步骤S61,存储在接收缓冲器114中的前一采样帧的共享存储数据单元50被复制到共享存储器部分117。从步骤S61进入步骤S62,在此步骤完成将存储在接收缓冲器114中的前一采样帧的共享存储数据单元50复制到共享存储器部分117的过程。从步骤S62转到步骤S63,在此步骤设置DMA处理。DMA处理将在之后描述。在此步骤,执行的过程是如初始化和寄存器设置的过程以便执行DMA处理。
步骤S63转移到步骤S71、步骤S81和步骤S30。通常,DMA处理过程是独立于DSP核心执行的。这表示多个DMA处理过程可以与DSP核心过程并行操作。这使在步骤S71、S81和步骤S30的过程可以同时执行。
在步骤S71,是第一DMA处理过程,即执行第一DMA通道处理。此后假设数字信号处理单元10的接收装置11在步骤S72通过直接存储器存取方法从前一数字信号处理单元40接收共享存储数据单元50。从步骤S72进行到步骤S73,在此步骤接收数据存储装置113将从前一数字信号处理单元40发送的和由接收数据存储装置113接收的共享存储数据单元50存储到接收缓冲器114作为后继采样帧的共享存储数据单元50。从步骤S73进入步骤S74,在此第一DMA通道处理过程终止。
在步骤S81,是第二DMA处理过程,即执行第二DMA通道处理。发送数据存储装置118读取存储在共享存储器部分117内的共享存储数据单元50,并将所读取的前一采样帧的共享存储数据单元50存储到发送缓冲器119。在步骤S82,发送装置13从发送缓冲器119读取前一采样帧的共享存储数据单元50。从步骤S 82到步骤S83,在此步骤发送装置13将所读取的共享存储数据单元50发送到后继数字信号处理单元30。从步骤S83进行到步骤S84,在此第二DMA通道处理终止。上述在步骤S71和S81的DMA处理过程与在步骤S30的音频线程过程是并行执行的。
在数字信号处理设备200的第二实施例中,当在音频线程的步骤30,声信号处理装置120输入和处理存储在共享存储器部分117中的共享存储数据单元50,并将输出信号存储到共享存储器部分117中的同时,和当在第二DMA通道处理的步骤S81,发送数据存储装置118将存储在共享存储器部分117中的共享存储数据单元50存储到发送缓冲器119中,发送装置13将存储在发送缓冲器119中的共享存储数据单元50发送到后继数字信号处理单元即数字信号处理单元20时,数字信号处理单元的接收装置11,例如数字信号处理单元10的接收装置,同时从前一数字信号处理单元即数字信号处理单元40通过直接存储器存取方法接收共享存储数据单元50,在第一DMA通道处理步骤S71,接收数据存储装置113将由接收装置11所接收的共享存储数据单元50存储到接收缓冲器114中。这样就构成了数字信号处理设备200的第二实施例,其中当在步骤S71和S81通过两个DMA通道方法,第一DMA通道处理接收接收后继采样帧的共享存储数据单元50,和第二DMA通道处理发送前一采样帧的共享存储数据单元时,同时在步骤S30执行音频线程过程,这使得数字信号处理单元可以在执行音频线程的同时,在数字信号处理单元之间进行发送和接收共享存储数据单元50,而不使数字信号处理单元的操作性能下降。这样可使数字信号处理设备200的第二实施例可以执行对大量的声信号处理的过程。
以下将参考附图1、2、11、12和13对根据本发明的数字信号处理设备300的第三优选实施例进行描述。
数字信号处理设备300的第三实施例包括多个数字信号处理单元,例如数字信号处理单元310、320和330。数字信号处理设备300的第三实施例与数字信号处理设备100的第一实施例,或参照图1、2、3、4和10所描述的数字信号处理设备200的第二实施例相似,所不同的是,数字信号处理设备300的第三实施例还包括图11所示的外部存储装置340。外部存储装置340可以是与数字信号处理设备300连接的如DRAM的扩展存储器。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
数字信号处理单元310、320和330中一个或多个单元可与外部存储装置340连接。数字信号处理单元310、320和330的声信号处理装置包括一个或多个延迟部分,其用途是输入存储在共享存储器部分117中的共享存储数据单元350作为输入信号,将所输入的共享存储数据单元350以预定延迟时间存储到外部存储装置340,并将延迟后的共享存储数据单元350写入共享存储器部分117作为共享存储数据单元350。为描述方便和有助于对数字信号处理设备300整个工作的理解的目的,以下假设数字信号处理单元10与外部存储装置340连接。
如对前面实施例所进行的描述,共享存储器部分117由多个分配给接收数字信号处理单元310、320和330内的存储装置的共享数据区所构成。以下将参照图11、12和13对实现声信号处理系统的分配于共享数据区的共享存储数据单元350和在共享数据区与数字信号处理单元310、320和330之间的共享存储数据单元350的接收和发送数据流作出描述。
如图11所示,共享存储数据区由输入信号数据区与声信号数据区所构成,前者如分配给从数字信号处理单元310、320和330输入信号的”AD1”和”AD32”,后者如分配给在数字信号处理单元310、320和330产生和输出输出信号的”Dly1”、“Dly1e”、“EQ1”、“Dly2”、“Dly2e”、“Gain1”、“EQ2”、“Dly3”、“Dly3e”和”Gain 2”。输入信号数据区即”AD1”和”AD32”后跟随有声信号数据区即”Dly1”、“Dly1e”、“EQ1”、“Dly2”、“Dly2e”、“Gain 1”、“EQ2”、“Dly3”、“Dly3e”和”Gain 2”。共享存储数据单元350存储在具有这一结构的共享数据区中。
下面将参照图11到图13对根据本发明的数字信号处理设备300的第三实施例的工作进行详细描述。
第一,第一数字信号处理单元310在音频线程过程期间,从外部存储装置340读取和向外部存储装置340写入声数据单元,对声数据单元以预定的延迟时间进行延迟,实现第一、第二和第三延迟器312、315和318。这表示数字信号处理单元310从信号数据区AD1读取和输入共享存储数据单元350的共享存储数据单元”AD1”作为第一延迟器312的输入信号311,如图11所示的”Delay1”。数字信号处理单元310以预定的延迟时间将输入信号311存储到外部存储装置340中。然后数字信号处理单元310从外部存储装置340读取和输入数据单元”Dly1e”作为第一延迟器312的输出信号313,并存储在信号数据区Dly1e作为输出信号313。第一延迟器312构成根据本发明的延迟部分。
数字信号处理单元310从信号数据区Dly2读取和输入共享存储数据单元350的共享存储数据单元”Dly2”作为第二延迟器315的输入信号314,即”Delay2”。数字信号处理单元310以预定的延迟时间将输入信号314存储到外部存储装置340中。数字信号处理单元310然后从外部存储装置340读取和输入数据单元”Dly2e”作为第二延迟器315的输出信号316,并作为输出信号316存储在信号数据区Dly2e中。
数字信号处理单元310从信号数据区Dly3读取和输入共享存储数据单元350的共享存储数据单元”Dly3”作为第三延迟器318的输入信号317,即”Delay3”。数字信号处理单元310以预定的延迟时间将输入信号317存储到外部存储装置340中。数字信号处理单元310然后从外部存储装置340读取和输入数据单元”Dly3e”作为第三延迟器318的输出信号319,并作为输出信号319存储在信号数据区Dly3e中。
第二,在图12所示的音频线程过程,第二数字信号处理单元320的工作实现了第一均衡器322、与第一均衡器322连接的第二延迟器325和与第二延迟器325连接的第一增益328。数字信号处理单元320的第二延迟器325的延迟过程事实上是由数字信号处理单元310的第二延迟器315来执行。这表示数字信号处理单元320设计用来读取和输入共享存储数据单元Dly2e,该Dly2e由数字信号处理单元310的第二延迟器315以预定的延迟时间进行存储。
更具体地讲,如图12所示,第二数字信号处理单元320从信号数据区AD2读取共享存储数据单元350的共享存储数据单元”AD2”作为第一均衡器322的输入信号321。数字信号处理单元320将第一均衡器322的输出信号323存储到信号数据区EQ1作为共享存储数据单元”EQ1”。数字信号处理单元320然后读取和输入共享存储数据单元”EQ1”作为第二延迟器325的输入信号324。如前所述,第二延迟器325实际上不执行延迟过程。数字信号处理单元320将所输入的输入信号324存储在信号数据区Dly2作为共享数据单元”Dly2”,即第二延迟器325的输入信号326。
数字信号处理单元320读取和输入共享数据单元”Dly2e”作为第一增益328的输入信号327,并称为”Gain1”。第一数字信号处理单元310的第二延迟器315以预定的延迟时间将共享存储数据单元Dly2e存储到外部存储装置340。数字信号处理单元320将共享数据单元”Gain1”存储在共享信号数据区Gain1作为第一增益328的输入信号329。
第三,在图13所示的音频线程过程,第三数字信号处理单元330的工作实现了第二均衡器332、与第二均衡器332连接的第三延迟器335和与第三延迟器335连接的第二增益338。数字信号处理单元330的第三延迟器335的延迟过程事实上是由数字信号处理单元310的第三延迟器318来执行。这表示数字信号处理单元330设计用来读取和输入共享存储数据单元Dly3e,该Dly3e由数字信号处理单元310的第三延迟器318以预定的延迟时间进行存储。
更具体地讲,如图13所示,第三数字信号处理单元330从信号数据区AD3读取共享存储数据单元350的共享存储数据单元”AD3”作为第二均衡器332的输入信号331。数字信号处理单元330将第二均衡器332的输出信号333存储到信号数据区EQ2作为共享存储数据单元”EQ2”。数字信号处理单元330然后读取和输入共享存储数据单元”EQ2”作为第三延迟器335的输入信号334。如前所述,第三延迟器335实际上不执行延迟过程。数字信号处理单元330将所输入的输入信号334存储在信号数据区Dly3作为共享数据单元”Dly3”,即第三延迟器335的输入信号336。
数字信号处理单元330读取和输入共享数据单元”Dly3e”作为第二增益338的输入信号337,并称为”Gain 2”。第一数字信号处理单元310的第三延迟器318以预定的延迟时间将共享存储数据单元Dly3e存储到外部存储装置340。数字信号处理单元330将共享数据单元”Gain2”存储到共享信号数据区Gain2作为第二增益338的输入信号339。
虽然在以上描述中外部存储装置340与第一数字信号处理单元310连接,但外部存储装置340可与根据本发明的数字信号处理设备中的任何一个或多个数字信号处理单元连接。
如上所述,数字信号处理设备300包括与一个或多个数字信号处理单元连接的外部存储装置340,使所有数字信号处理单元能共享存储在外部存储装置340中的数据单元。
从前面的描述中,应理解根据本发明的数字信号处理设备300的第三实施例包括与一个或多个数字信号处理单元连接的外部存储装置340,使所有数字信号处理单元能共享存储在外部存储装置340中并经延迟的数据单元。
参考图14,图中表示根据本发明的数字信号处理设备400的第四优选实施例。
数字信号处理设备400的第四实施例包括多个数字信号处理单元如分别称为”DSP#1”到”DSP#12”的数字信号处理单元410到485、输入端431、461和491以及输出端433、463和493。称为DSP#1到DSP#4的数字信号处理单元410到425形成基本单元401,称为DSP#5到DSP#8的数字信号处理单元440到455形成基本单元402,和称为DSP#9到DSP#12的数字信号处理单元470到485形成基本单元403。基本单元401、402和403在结构上与数字信号处理设备100的第一实施例相似。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
数字信号处理设备400还包括总线405,通过该总线405使数字信号处理单元410、415到485相互串联连接而形成闭环,和包括多个切换装置,例如切换装置435、437、465、467、495和497,用于分别将数字信号处理单元410、415到485有选择地与总线405连接和断开连接。
当切换装置435、437、465、467、495和497将数字信号处理单元410到425与总线405连接时,一个或多个数字信号处理单元,例如数字信号处理单元410到425,被允许从相邻数字信号处理单元440、485接收和向数字信号处理单元440、485发送数据单元,在切换装置435、437、465、467、495和497将一个或多个数字信号处理单元410到425与总线405脱离,而允许其余数字信号处理单元DSP#5到DSP#12相互串联连接而形成另一闭环以便使其余数字信号处理单元440到485接收包括声信号的数据单元作为共享存储数据单元50并对其进行处理时,一个或多个数字信号处理单元410到425,不允许从相邻数字信号处理单元440、485接收和向数字信号处理单元440、485发送数据单元。
出于简化描述及有助于对数字信号处理设备的整个工作的理解的目的,如图14所示切换装置435、437、465、467、495和497有选择地分别将基本单元401、402和403与总线405连接和断开连接。以下假设本实施例的三个基本单元401、402和403通过总线405相互连接使得称为DSP#1、DSP#2到DSP#12的数字信号处理单元410、415到485相互串联连接而形成闭环。
第一基本单元401包括四个称为DSP#1、DSP#2、DSP#3和DSP#4的数字信号处理单元410、415、420和525。与数字信号处理设备100的第一实施例相似,数字信号处理单元410、415、420和425分别包括接收装置411、416、421和426以及发送装置412、417、422和427。数字信号处理单元410、415、420和425各自的接收装置411、416、421和426适合从前一数字信号处理单元425、410、415或420接收共享存储数据单元50,数字信号处理单元410、415、420和425各自的发送装置412、417、422和427适合向后继数字信号处理单元415、420、425或410发送共享存储数据单元50。第一基本单元401还包括输入端431、输出端433、第一开关435和第二开关437。输入端431适合从外部设备(未示出)输出多个从模拟量转换为数字量的声信号。输出端433适合向外部设备(未示出)输出多个从数字量转换为模拟量的声信号。第一和第二开关435和437适合有选择地将第一基本单元401与总线405连接和脱离连接。
第二基本单元402包括四个分别称为DSP#5、DSP#6、DSP#7和DSP#8的数字信号处理单元440、445、450和455。与数字信号处理设备100的第一实施例相似,数字信号处理单元440、445、450和455分别包括接收装置441、446、451和456以及发送装置442、447、452和457。数字信号处理单元440、445、450和455各自的接收装置441、446、451和456适合从前一数字信号处理单元455、440、445或450接收共享存储数据单元50,数字信号处理单元440、445、450和455各自的发送装置442、447、452和457适合向后继数字信号处理单元445、450、455或440发送共享存储数据单元50。基本单元402还包括输入端461、输出端463、第一开关465和第二开关467。输入端461适合从外部设备(未示出)输出多个从模拟量转换为数字量的声信号。输出端463适合向外部设备(未示出)输出多个从数字量转换为模拟量的声信号。第一和第二开关465和467适合有选择地将基本单元402与总线405连接和脱离连接。
第三基本单元403包括四个分别称为DSP#9、DSP#10、DSP#11和DSP#12的数字信号处理单元470、475、480和485。与数字信号处理设备100的第一实施例相似,数字信号处理单元470、475、480和485分别包括接收装置471、476、481和486以及发送装置472、477、482和487。数字信号处理单元470、475、480和485各自的接收装置471、476、481和486适合从前一数字信号处理单元485、470、475或480接收共享存储数据单元50,数字信号处理单元470、475、480和485各自的发送装置472、477、482和487适合向后继数字信号处理单元475、480、485或470发送共享存储数据单元50。基本单元403还包括输入端491、输出端493、第一开关495和第二开关497。输入端491适合从外部设备(未示出)输出多个从模拟量转换为数字量的声信号。输出端493适合向外部设备(未示出)输出多个从数字量转换为模拟量的声信号。第一和第二开关495和497适合有选择地将基本单元403与总线405连接和脱离连接。
在本实施例中,第一和第二开关435、437、465、467、495和497的每一开关包括一个输入部分和两个输出部分A和B,基本单元403的输入端和输出端491和493并分别与AD输入部分407和DA输出部分409相连接。AD输入部分407可与外部设备连接,适合通过它输入信号并将所输入的信号从模拟量转换为数字量。DA输出部分409可与外部设备连接,适合将所输入的信号从数字量转换为模拟量并输出所转换的信号。
在第一基本单元401中,第一开关435的输入部分与第四数字信号处理单元425的发送装置427连接,第一开关435的输出部分A通过总线405与基本单元403的第二开关497的输入部分连接,第一开关435的输出部分B与第一数字信号处理单元410的接收装置411连接。第二开关437的输入部分通过总线405与基本单元402的第五数字信号处理单元440的第二开关467的输出部分A连接,第二开关437的输出部分A与基本单元403的第二开关的输入部分连接,和第二开关437的输出部分B与第一数字信号处理单元410的接收装置411连接。在本实施例中,基本单元401的输入端431和输出端433不与外部终端连接。在实例中,基本单元401单独与总线405连接,输入端431和输出端433可分别与AD输入部分407和DA输出部分409连接。
从以上描述应理解,如图14示,为使基本单元401与总线405相连接,第四数字信号处理单元425的第一开关435切换到输出部分A,第一数字信号处理单元410的第二开关437切换到输出部分B,而另一方面,为使基本单元401与总线405脱离连接,第四数字信号处理单元425的第一开关435切换到输出部分B,第一数字信号处理单元410的第二开关437切换到输出部分A。
在第二基本单元402中,第一开关465的输入部分与第八数字信号处理单元455的4571连接,第一开关465的输出部分A通过总线405与基本单元401的第二开关437的输入部分连接,第一开关465的输出部分B与第五数字信号处理单元440的接收装置441连接。第二开关467的输入部分通过总线405与基本单元403的第九数字信号处理单元470的第二开关497的输出部分A连接,第二开关467的输出部分A与基本单元403的第二开关的输入部分连接,和第二开关467的输出部分B与第五4501的接收装置411连接。在本实施例中,基本单元402的输入端461和输出端463不与外部终端连接。在实例中,基本单元402单独与总线405连接,输入端461和输出端463可分别与AD输入部分407和DA输出部分409连接。
从以上描述应理解,如图14示,为使基本单元402与总线405相连接,第八数字信号处理单元455的第一开关465切换到输出部分A,第五数字信号处理单元440的第二开关467切换到输出部分B,而另一方面,为断开基本单元402与总线405的连接,第八数字信号处理单元455的第一开关465切换到输出部分B,第五数字信号处理单元440的第二开关467切换到输出部分A。
在第三基本单元403中,第一开关495的输入部分与第十二数字信号处理单元485的4871连接,第一开关495的输出部分A通过总线405与基本单元402的第二开关467的输入部分连接,第一开关495的输出部分B与第九数字信号处理单元470的接收装置471连接。第二开关497的输入部分通过总线405与基本单元401的第一数字信号处理单元410的第二开关437的输出部分A连接,第二开关497的输出部分A与基本单元402的第二开关467的输入部分连接,和第二开关497的输出部分B与第九数字信号处理单元470的接收装置471连接。在本实施例中,基本单元403的输入端491和输出端493不与外部终端连接。在实例中,基本单元403单独与总线405连接,输入端491和输出端493可分别与AD输入部分407和DA输出部分409连接。
从以上描述应理解,如图14示,为基本单元403与总线405相连接,第十二数字信号处理单元485的第一开关495切换到输出部分A,第九数字信号处理单元470的第二开关497切换到输出部分B,而另一方面,为断开基本单元403与总线405的连接,第十二数字信号处理单元485的第一开关495切换到输出部分B,第九数字信号处理单元470的第二开关497切换到输出部分A。
以下将参考图14对根据本发明的数字信号处理设备400的第四实施例的工作进行描述。
在实例中仅使用一个基本单元的情况下,例如基本单元403,它包括第九、十、十一和十二数字信号处理单元470、475、480和485,换句话说,第九、十、十一和十二数字信号处理单元470、475、480和485可以相互串联连接而形成闭环,而其余数字信号处理单元410到455不允许从相邻数字信号处理单元470、485接收和向相邻数字信号处理单元470、485发送数据单元,基本单元403应与总线405脱离。
这表示,为使基本单元403与总线405断开,第十二数字信号处理单元485的第一开关495切换到输出部分B,和第九数字信号处理单元470的第二开关497切换到输出部分A,基本单元403的输入端和输出端491和493分别与AD输入部分407和DA输出部分409连接。
从以上的描述应理解,数字信号处理设备400的第四实施例可使如下的例子成为可能,但决非受此例的限制,如操作者或控制设备操纵第一和第二开关以从总线405上去除基本单元403,允许第九、十、十一和十二数字信号处理单元470、475、480和485相互串联连接而形成闭环,而使得包括共享存储数据单元50的数据单元可在第九、十、十一和十二数字信号处理单元470、475、480和485中循环并得到处理。
在使用两个基本单元的实例的情况,如除包括第九、第十、第十一和第十二数字信号处理单元470、475、480和485的基本单元403外,还有包括第一、第二、第三和第四数字信号处理单元410、415、420和425的基本单元401,换句话说,第一、第二、第三和第四数字信号处理单元410、415、420和425,和第九、第十、第十一和第十二数字信号处理单元470、475、480和485被允许相互串联连接而形成闭环,而不允许其余数字信号处理单元440到455从相邻数字信号处理单元425和470接收以及向相邻数字信号处理单元425和470发送数据单元,当基本单元402与总线405断开时基本单元401和基本单元403应与总线405连接。
这表示,为通过总线405连接基本单元401和基本单元403并从总线405上去除基本单元402,第四数字信号处理单元425的第一开关435切换到输出部分A,和第一数字信号处理单元410的第二开关437切换到输出部分B,第八数字信号处理单元455的第一开关465切换到输出部分B,和第五数字信号处理单元440的第二开关467切换到输出部分A,第十二数字信号处理单元485的第一开关495切换到输出部分A,和第九数字信号处理单元470的第二开关497切换到输出部分B。
从以上的所述应理解,数字信号处理设备的第四实施例可以使以下例子成为可能,但决非受此例的限制,该例子是操作者或控制设备操纵第一和第二开关使基本单元401和基本单元403与总线405相连接,从总线405上断开基本单元402,使允许第一、第二、第三、第四、第九、第十、第十一和第十二数字信号处理单元410、415、420、425、470、475、480和485相互串联连接而形成闭环,使得包括共享存储数据单元50的数据单元在第一、第二、第三、第四、第九、第十、第十一和第十二数字信号处理单元410、415、420、425、470、475、480和485中循环并进行处理。
在使用三个基本单元的实例中,如除了基本单元401包括在第一、第二、第三和第四数字信号处理单元410、415、420和425,及基本单元403包括第九、第十、第十一和第十二数字信号处理单元470、475、480和485外,基本单元402包括第五、第六、第七和第八数字信号处理单元440、445、450和455,换句话说,允许第一、第二、第三和第四数字信号处理单元410、415、420和525,和第五、第六、第七和第八数字信号处理单元440、445、450和455,以及第九、第十、第十一和第十二数字信号处理单元470、475、480和485相互串联连接而形成闭环,基本单元401、基本单元402和基本单元403应与总线405连接。
这表示,为使基本单元401、基本单元402和基本单元403与总线405连接,第四数字信号处理单元425的第一开关435切换到输出部分A,和第一数字信号处理单元410的第二开关437切换到输出部分B,第八数字信号处理单元455的第一开关465切换到输出部分A,和第五数字信号处理单元440的第二开关467切换到输出部分B,第十二数字信号处理单元485的第一开关495切换到输出部分A,和第九数字信号处理单元470的第二开关497切换到输出部分B。
从以上的描述中应理解,数字信号处理设备的第四实施例可以使以下例子成为可能,但决非受此例的限制,该例子是操作者或控制设备操纵第一和第二开关使基本单元401、基本单元402和基本单元403与总线405相连接,,使允许第一、第二、第三、第四、第五、第六、第七、第八第九、第十、第十一和第十二数字信号处理单元410、415、420、425、440、445、450、455、470、475、480和485相互串联连接而形成闭环,使得包括共享存储数据单元50的数据单元在第一、第二、第三、第四、第五、第六、第七、第八第九、第十、第十一和第十二数字信号处理单元410、415、420、425、440、445、450、455、470、475、480和485中循环并进行处理。
此外,当基本单元402和基本单元403与总线405连接,仅包括第一、第二、第三和第四数字信号处理单元410、415、420和425的基本单元401从总线405断开,为基本单元401从总线405断开,第四数字信号处理单元425的第一开关435切换到输出部分B,和第一数字信号处理单元410的第二开关437切换到输出部分A。
从以上的描述中应理解,数字信号处理设备400的第四实施例可以使以下例子成为可能,但决非受此例的限制,该例子是操作者或控制设备操纵第一和第二开关使第一、第二、第三和第四数字信号处理单元410、415、420和425与总线405断开,使得不允许第一、第二、第三和第四数字信号处理单元410、415、420和425从相邻数字信号处理单元440和485接收和向相邻数字信号处理单元440和485发送包括共享存储数据单元50的数据单元。
从以上的描述应理解,根据本发明的数字信号处理设备400的第四实施例还包括总线405,通过该总线使数字信号处理单元410、415到485相互串联连接而形成闭环,还包括多个切换装置,如切换装置435、437、465、467、495,用于有选择地将数字信号处理单元410、415到485与总线405连接和脱离连接,可以使以下例子成为可能,但决非受此例的限制,该例子是操作者或控制设备操纵切换装置435、437、465、467、495,以允许一个或多个数字信号处理单元从相邻数字信号处理单元接收和向数字信号处理单元发送数据单元。更进一步,数字信号处理设备400的第四实施例可以使操作者或控制设备禁止一个或多个数字信号处理单元从相邻数字信号处理单元接收和向数字信号处理单元发送数据单元,而使其余数字信号处理单元440到485相互串联连接而形成闭环,以使其余数字信号处理单元440到485接收包括声信号的数据单元作为共享存储数据单元50,并对数据单元进行处理。
从图14所示的基本单元的结构可看出数字信号处理设备400的第四实施例具有与第一实施例相同的优点。
在对本实施例的描述中,数字信号处理设备400包括三个基本单元,每个具有四个数字信号处理单元,而根据本发明的数字信号处理设备400可以具有任意数量的根据本发明的数字信号处理单元。
参考图15和16,图中表示根据本发明的数字信号处理设备500的第五优选实施例。
数字信号处理设备500的第五实施例与图1所示的数字信号处理设备100的第一实施例相似,所不同的是,如权利要求1中所阐明的,还包括:如图15所示的用于编辑存储在共享存储器部分117中的共享存储数据单元550的共享数据编辑装置560。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
在数字信号处理设备500的本实施例中,例如,但不受此例的限制,共享数据编辑装置560设置在第四数字信号处理单元40的发送装置43与第一数字信号处理单元10的接收装置11之间,并适合对存储在共享存储器部分117中的共享存储数据单元550进行编辑。共享数据编辑装置560可以是主控制器,如简称”CPU”的中央处理单元,可以重写存储在数字信号处理单元的存储装置中的数据单元。通常数字信号处理单元配置有接口,可使CPU与数字信号处理单元进行通信。CPU可以通过接口装置重写存储在数字信号处理单元的存储装置中的数据单元。
以下将参照图16对数字信号处理设备500的第五实施例的工作进行描述。
共享数据编辑装置560对存储在共享存储器部分117中的共享存储数据单元550进行编辑。数字信号处理单元的发送数据存储装置118将由共享数据编辑装置560所编辑并存储在共享存储器部分117中的共享存储数据单元550存储到发送缓冲器119中。数字信号处理单元的发送装置13将存储在发送缓冲器119中编辑后的共享存储数据单元550发送到后继数字信号处理单元。后继数字信号处理单元的接收装置11从前一数字信号处理单元接收编辑后的共享存储数据单元550。
如对前面实施例所进行的描述,共享存储器部分117由多个分配给接收数字信号处理单元10、20、30和40的存储装置的共享存储数据区所构成。分配到共享存储数据区的共享存储数据单元和在共享存储数据区与如数字信号处理单元10、40之间接收及发送共享存储数据单元的数据流,并对所使用的共享存储数据单元进行编辑,这样就实现了图5所示的声信号处理系统,以下将参照图16对此作出描述。
在图16中,由共享数据编辑装置560编辑前的共享存储数据单元称为”共享存储数据单元551”,经共享数据编辑装置560编辑后的共享存储数据单元称为”共享存储数据单元552”。
如图16所示,在步骤S501,共享数据编辑装置560对共享存储数据单元551中的共享存储数据单元”Gain2”和”Gain3”进行编辑,使共享存储数据单元552中的共享存储数据单元”Gain2”和”Gain3”相互交换。
这表示,从第二增益器69与从第三增益75所输出的声信号数据相互交换,数字信号处理设备500读取共享存储数据单元”Gain3”作为第二增益器69的输出信号,读取共享存储数据单元”Gain2”作为第二增益75的输出信号,将所读取并交换的共享存储数据单元”Gain3”和”Gain2”从数字量转换为模拟量,并输出第一输出信号DA71和DA77。
如此结构的数字信号处理设备500可以编辑存储在共享存储器部分117中的共享存储数据单元,从而可以对声信号处理系统进行修改,而无需修改组成部件,例如不需要对组成声信号处理系统的第二增益器69和第三增益75作出改动。
从以上描述中应理解,根据本发明的数字信号处理设备500的第五实施例包括用于编辑存储在共享存储器部分117中的共享存储数据单元550的共享数据编辑装置560,该数字信号处理设备500可以修改声信号处理系统,而无需改动对各数字信号处理单元操作的控制,以实现声信号处理系统。
虽然在描述中本数字信号处理设备500的实施例所包括的共享数据编辑装置560设置在数字信号处理单元之间,而实际上共享数据编辑装置560可以包括在任何的一个或多个数字信号处理单元中。
参考图17和18,图中表示根据本发明的数字信号处理设备600的第六优选实施例。数字信号处理设备600的第六实施例包括多个数字信号处理单元,如数字信号处理单元10、20、30和40。数字信号处理设备600的第六实施例与参照图1所述的数字信号处理设备100的第一实施例相似,不同之处是每个数字信号处理单元10、20、30和40包括:用于从外部输出设备输入多个声数据单元的信号输入端611、621、631和641,和用于向外部输入设备输出声数据单元的信号输出端613、623、633、643,数字信号处理设备600还包括:选择开关625、627、635、637、645和647,用于允许数字信号处理单元10、20、30和40中一个或多个单元相互串联连接而形成闭环,以便数字信号处理单元10、20、30和40中一个或多个单元接收包括有声信号的数据单元作为共享存储数据单元50,并对数据单元进行处理,以及允许数字信号处理单元10、20、30和40中另一个或多个单元以串联方式相互连接而形成另一闭环,以便数字信号处理单元10、20、30和40中另一个或多个单元接收包括有声信号的数据单元作为共享存储数据单元50,并对数据单元进行处理。选择开关构成根据本发明的选择装置。信号输入端和信号输出端分别构成根据本发明的信号输入装置和信号输出装置。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
每个选择开关625、627、635、637、645和647包括一个输入部分和两个输出部分A和B。
在本实施例中,选择开关625的输入部分与第一数字信号处理单元10的发送装置13连接,选择开关625的输出部分A与第一数字信号处理单元10的接收装置11连接,选择开关625的输出部分B与第二数字信号处理单元20的接收装置21连接。选择开关627的输入部分与选择开关635的的输出部分A和选择开关637的输出部分A连接。选择开关627的输出部分A与第一单元10的接收装置11连接,选择开关627的输出部分B与第二数字信号处理单元20的接收装置21连接。
例如,选择开关625切换到输出部分A;选择开关627切换到输出部分B。因此,第一数字信号处理单元10的发送装置13将共享存储数据单元发送到数字信号处理单元10的接收装置11。
另一方面,选择开关625切换到输出部分B;选择开关627切换到输出部分A。因此,第一数字信号处理单元10的发送装置13将共享存储数据单元发送到数字信号处理单元20的接收装置21。数字信号处理单元10的接收装置11根据其它选择开关的操作,从数字信号处理单元30或40接收共享存储数据单元。
选择开关635的输入部分与第二数字信号处理单元20的发送装置23连接,选择开关635的输出部分A与选择开关627的输入部分连接,选择开关635的输出部分B与第三数字信号处理单元30的接收装置31连接。选择开关637的输入部分与选择开关645的输出部分A和选择开关647的输出部分A连接。选择开关637的输出部分A与第二数字信号处理单元20的接收装置21连接,选择开关637的输出部分B与第三数字信号处理单元30的接收装置31连接。
例如,选择开关635切换到输出部分A;选择开关637切换到输出部分B。因此,第二数字信号处理单元20的发送装置23根据其它选择开关的操作,将共享存储数据单元发送到第一数字信号处理单元10或第二数字信号处理单元20。
另一方面,选择开关635切换到输出部分B;选择开关637切换到输出部分A。因此,第二数字信号处理单元20的发送装置23将共享存储数据单元发送到第三数字信号处理单元30的接收装置31。数字信号处理单元20的接收装置21根据其它选择开关的操作,从数字信号处理单元10、30或40接收共享存储数据单元。
选择开关645的输入部分与第三数字信号处理单元30的发送装置33连接,选择开关645的输出部分A与选择开关637的输入部分连接,选择开关645的输出部分B与第四数字信号处理单元40的接收装置41连接。选择开关647的输入部分与第四数字信号处理单元40的发送装置43连接。选择开关647的输出部分A与第三数字信号处理单元的30的接收装置31连接,选择开关647的输出部分B与第四数字信号处理单元40的接收装置41连接。
例如,选择开关645切换到输出部分A;选择开关647切换到输出部分B。因此,第三数字信号处理单元30的发送装置33根据其它选择开关的操作,将共享存储数据单元发送到第一数字信号处理单元10、第二数字信号处理单元20或第三数字信号处理单元30。
另一方面,选择开关645切换到输出部分B;选择开关647切换到输出部分A。因此,第三数字信号处理单元30的发送装置33将共享存储数据单元发送到第四数字信号处理单元40的接收装置41。第四数字信号处理单元40的发送装置43根据其它选择开关的操作,将共享存储数据单元发送到数字信号处理单元10、20或30。
下面将参照图17和18对根据数字信号处理设备600的第六实施例的工作进行描述。
如图17所示,例如,选择开关625、635和645切换到输出部分B,选择开关627、637和647切换到输出部分A。
第一数字信号处理单元10的接收装置11与第四数字信号处理单元40的发送装置43连接,第二数字信号处理单元20的接收装置21与数字信号处理单元10的发送装置13连接,数字信号处理单元30的接收装置31与数字信号处理单元20的发送装置23连接,数字信号处理单元40的接收装置41与数字信号处理单元30的发送装置33连接。
数字信号处理单元10、20、30和40被允许相串联连接而形成闭环以便单元10、20、30和40接收包括声信号的数据单元作为共享存储数据单元50,并对数据单元进行处理。单元10、20、30和40这样的连接方式,可使共享存储数据单元50从一个数字信号处理单元到另一个数字信号处理单元顺序地循环,从而使数字信号处理单元10、20、30和40能够相互共享共享存储数据单元50。
在根据本发明的数字信号处理设备600的第六实施例中,每一数字信号处理单元包括信号输入端和信号输出端,可使每一数字信号处理单元通过称为”AD输入”的外部输入和输出端607从外部设备(未示出)输入声信号,以及通过称为”DA输出”的外部输入和输出端609向外部设备(未示出)输出声信号。外部输入和输出端607适合通过其进行输入,并将声信号从模拟量转换为数字量。外部输入和输出端609适合将数字信号转换为模拟声信号,并将转换后的声信号输出。这表示,数字信号处理单元10、20、30和40可以在输入端如输入端611从外部设备(未示出)输入声信号,及在输出端如输出端613向外部设备(未示出)输出声信号。
这使得数字信号处理设备600的第一数字信号处理单元可以在信号输入端和信号输出端通过外部输入和输出端607和外部输入和输出端609输入和输出声信号。
另一方面,如图18所示,选择开关625、637和645切换到输出部分B,选择开关627、635和647切换到输出部分A。
如之前所描述的,每一数字信号处理单元10、20、30和40可以在信号输入端611、621、631或641和信号输出端613、623、633和643通过外部输入和输出端607、609输入和输出声信号。这表示,数字信号处理单元10和20可以在输入端如输入端611从外部设备(未示出)输入声信号,及在输出端如输出端613向外部设备(未示出)输出声信号,及数字信号处理单元30和40可以在输入端如输入端631从外部设备(未示出)输入声信号,及在输出端如输出端633向外部设备(未示出)输出声信号。
数字信号处理单元10的发送装置13通过选择开关625将共享存储数据单元发送到单元20的接收装置21。数字信号处理单元20的发送装置23通过选择开关635和627将共享存储数据单元发送到数字信号处理单元10的接收装置11。这表示,数字信号处理单元10和20被允许相互串联连接而形成闭环以便数字信号处理单元10和20接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理。数字信号处理单元10和20的如此连接方式,使共享存储数据单元从一个数字信号处理单元到另一个数字信号处理单元顺序地循环,从而可使数字信号处理单元10和20互相共享共享存储数据单元。
同时,数字信号处理单元30的发送装置33通过选择开关645将共享存储数据单元发送到单元40的接收装置41。数字信号处理单元40的发送装置43通过选择开关645和637将共享存储数据单元发送到数字信号处理单元30的接收装置31。这表示,数字信号处理单元30和40被允许相互串联连接而形成闭环以便数字信号处理单元30和40接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理。数字信号处理单元30和40的如此连接方式,使共享存储数据单元从一个数字信号处理单元到另一个数字信号处理单元顺序地循环,从而可使数字信号处理单元30和40互相共享共享存储数据单元。
根据本发明的数字信号处理设备600的第六实施例可使下例成为可能,但并非受此例的限制,该例是,操作者或控制设备操纵选择开关625、627、635、637、645、647以允许一个或多个数字信号处理单元如数字信号处理单元10和20相互串联连接而形成闭环以便一个或多个数字信号处理单元10和20接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理,以及允许另外的数字信号处理单元30和40以串联方式相互连接而形成另一闭环以便另一个或多个数字信号处理单元30和40接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理。
具有这样结构的数字信号处理设备600可以划分和改变使共享存储数据单元循环的数字信号处理单元的范围,从而节省了共享存储器部分117的共享存储数据区。
如图18所示,例如,数字信号处理设备600允许两个数字信号处理单元10和20相互串联连接而形成闭环,另两个数字信号处理单元30和40以串联方式相互连接而形成另一闭环,使得在数字信号处理单元10和20中有使声信号循环并处理的L通道,在数字信号处理单元30和40中有使声信号循环并处理的R通道,从而与没有划分循环共享存储数据单元的数字信号处理单元范围的数字信号处理设备600相比,使所占共享存储数据区的数量减少了一半。
此外,本数字信号处理设备600的实施例可使下例成为可能,但并非受此例的限制,如操作者或控制设备操纵选择开关625、627、635、637、645、647以允许有限数量的数字信号处理单元相互串联连接而形成闭环以便有限数量的数字信号处理单元接收包括声信号的数据单元作为共享存储数据单元。
从以上描述中应理解,根据本发明的数字信号处理设备600的第六实施例中每一数字信号处理单元10、20、30和40包括:用于从外部输出设备输入多个声数据单元的信号输入端611、621、631和641,数字信号处理设备600还包括:选择开关625、627、635、637、645和647,用于允许数字信号处理单元10、20、30和40中的一个或多个单元有选择地相互串联连接而形成闭环,以便数字信号处理单元10、20、30和40中的一个或多个单元接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理,以及允许数字信号处理单元10、20、30和40中的另一个或多个单元有选择地以串联方式相互连接而形成另一闭环,以便数字信号处理单元10、20、30和40中的另一个或多个单元接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理,这样可使下例成为可能,但并非受此例的限制,如操作者或控制设备操纵选择开关625、627、635、637、645、647以允许一个或多个数字信号处理单元如数字信号处理单元10和20相互连接而形成闭环以便一个或多个数字信号处理单元10和20接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理,以及允许另外的数字信号处理单元如数字信号处理单元30和40相互连接而形成另一闭环以便另一个或多个数字信号处理单元30和40接收包括声信号的数据单元作为共享存储数据单元,并对数据单元进行处理。
具有这样结构的数字信号处理设备600可以划分和改变使共享存储数据单元循环的数字信号处理单元的范围,从而节省了共享存储器部分117的共享存储数据区。
从图17和18所示的基本单元的结构可以看出数字信号处理设备600的第六实施例具有与第一实施例相同的优点。
现参考图19,图中表示根据本发明的数字信号处理设备700和第七优选实施例。数字信号处理设备700的第七实施例与参照图17所述的数字信号处理设备600的第六实施例相似,所不同的是,每一数字信号处理单元如数字信号处理单元10还包括:提供在数字信号处理单元10的接收装置11与数字信号处理单元20的发送装置23之间的第一连接和脱离装置711,用于有选择地将数字信号处理单元10与相邻数字信号处理单元20进行连接和脱离;提供在输入和输出端611、613与外部输入和输出端607、609之间的第二连接和脱离装置741,用于有选择地将数字信号处理单元10与外部输入和输出端607、609进行连接和脱离;用于检测数字信号处理单元10与相邻数字信号处理单元20是否脱离的发送和接收部分检测装置713;发送和接收部分切换装置719,用于当发送和接收部分检测装置713检测到数字信号处理单元10与相邻数字信号处理单元脱离时,关闭由数字信号处理单元10形成闭环所打开的电路;和外部输入/输出部分检测装置743,用于检测数字信号处理单元10与外部输入和输出端607、609是否脱离,借此第一连接和脱离装置711和第二连接和脱离装置741允许有选择地将数字信号处理单元10与数字信号处理设备700连接和脱离。发送和接收部分检测装置和外部输入/输出部分检测装置分别构成根据本发明的第一检测装置和第二检测装置。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
如图19所示,数字信号处理单元10还包括:提供在数字信号处理单元10的接收装置11与数字信号处理单元20的发送装置23之间的第一连接和脱离装置711,用于有选择地将数字信号处理单元10与相邻数字信号处理单元20进行连接和脱离;提供在输入和输出端611、613与外部输入和输出端607、609之间的第二连接和脱离装置741,用于有选择地将数字信号处理单元10与外部输入和输出端607、609进行连接和脱离;用于检测数字信号处理单元10与相邻数字信号处理单元20是否脱离的发送和接收部分检测装置713;和发送和接收部分切换装置719,用于当发送和接收部分检测装置713检测到数字信号处理单元10与相邻数字信号处理单元20断开时,关闭由数字信号处理单元10形成闭环所打开的电路,借此第一连接和脱离装置711和第二连接和脱离装置741允许有选择地将数字信号处理单元10与数字信号处理设备700连接和脱离。
相类似,数字信号处理单元20还包括:提供在数字信号处理单元20的接收装置21与数字信号处理单元30的发送装置33之间的第一连接和脱离装置721,用于有选择地将数字信号处理单元20与相邻数字信号处理单元30进行连接和脱离;提供在输入和输出端621、623与外部输入和输出端607、609之间的第二连接和脱离装置751,用于有选择地将数字信号处理单元20与外部输入和输出端607、609进行连接和脱离;用于检测数字信号处理单元20与相邻数字信号处理单元30是否断开的发送和接收部分检测装置723;发送和接收部分切换装置729,用于当发送和接收部分检测装置723检测到数字信号处理单元20与相邻数字信号处理单元30脱离时,关闭由数字信号处理单元20形成闭环所打开的电路;和外部输入/输出部分检测装置753,用于检测数字信号处理单元10与外部输入和输出端607、609是否脱离,借此第一连接和脱离装置721和第二连接和脱离装置751允许有选择地将数字信号处理单元20与数字信号处理设备700连接和脱离。
数字信号处理单元10、20、30和40相互在结构上相似。图19所示的数字信号处理单元10和20包括所有之前所述的数字信号处理单元10、20、30和40所有共同的结构和功能。以下描述中省略了对其它数字信号处理单元30和40的描述。
第一连接和脱离装置711包括提供在第一数字信号处理单元10与第二数字信号处理单元20之间的四个输出端A、B、C和D。为了将数字信号处理单元10与相邻数字信号处理单元20有选择地连接和脱离,第一连接和脱离装置711适合将输出端A、B与输出端C、D有选择地连接和脱离。
第一连接和脱离装置721包括提供在第二数字信号处理单元20与第三数字信号处理单元30之间的四个输出端A、B、C和D。为了将数字信号处理单元20与相邻数字信号处理单元30有选择地连接和脱离,第一连接和脱离装置721适合将输出端A、B与输出端C、D有选择地连接和脱离。
第一连接和脱离装置711和721可以是如可分离连接器、跳线插头或其它类似的连接器。
发送和接收部分检测装置713适合检测输出端A、B与输出端C、D是否脱离。当发送和接收部分检测装置713检测到输出端A、B与输出端C、D断开时,发送和接收部分切换装置719适合将由输出端A、B形成闭环所打开的电路关闭。
发送和接收部分检测装置723适合检测输出端A、B与输出端C、D是否脱离。当发送和接收部分检测装置723检测到输出端A、B与输出端C、D断开时,发送和接收部分切换装置729适合将由输出端A、B形成闭环所打开的电路关闭。
发送和接收部分检测装置713、723可以是如电压检测器,当输出端A、B与输出端C、D连接时能够检测到产生的高电压,当输出端A、B与输出端C、D脱离时,能检测到产生的低电压。
第二连接和脱离装置741包括提供在信号输入端611、613与外部输入和输出端607、609之间的四个输出端A、B、C和D。为了将数字信号处理单元10与外部输入和输出端607、609有选择地连接和脱离,第二连接和脱离装置741适合将输出端A、B与输出端C、D有选择地连接和脱离。
第二连接和脱离装置751包括提供在信号输入端621、623与外部输入和输出端607、609之间的四个输出端A、B、C和D。为了将数字信号处理单元20与外部输入和输出端607、609有选择地连接和脱离,第二连接和脱离装置751适合将输出端A、B与输出端C、D有选择地连接和脱离。
数字信号处理单元30还包括第二连接和脱离装置761。第二连接和脱离装置761包括提供在信号输入端631、633与外部输入和输出端607、609之间的四个输出端A、B、C和D。为了将数字信号处理单元30与外部输入和输出端607、609有选择地连接和脱离,第二连接和脱离装置761适合将输出端A、B与输出端C、D有选择地连接和脱离。
第二连接和脱离装置741、751和761可以是如可分离连接器、跳线插头或其它类似的连接器。
外部输入/输出部分检测装置743适合检测输出端A、B与输出端C、D是否脱离。当输出端A、B脱离时,确定数字信号处理单元10与外部输入和输出端607、609脱离。
外部输入/输出部分检测装置753适合检测输出端A、B与输出端C、D是否脱离。当输出端A、B脱离时,确定数字信号处理单元20与外部输入和输出端607、609脱离。
数字信号处理单元30还包括外部输入/输出部分检测装置763。外部输入/输出部分检测装置763适合检测输出端A、B与输出端C、D是否脱离。当输出端A、B脱离时,确定数字信号处理单元30与外部输入和输出端607、609脱离。
发送和接收部分检测装置743、753和763可以是如电压检测器,当输出端A、B与输出端C、D连接时能够检测到产生的高电压,当输出端A、B与输出端C、D脱离时,能检测到产生的低电压。
以下将对组成根据本发明第七实施例的数字信号处理设备700的部件的连接进行描述。
第二连接和脱离装置741、751、761的输出端C与外部输入和输出端607连接。第二连接和脱离装置741、751、761的输出端D与外部输入和输出端609连接。
第二连接和脱离装置741的输出端A和B分别与第一数字信号处理单元10的信号输入端611和613连接。第二连接和脱离装置751的输出端A和B分别与第一数字信号处理单元20的信号输入端621和623连接。第二连接和脱离装置761的输出端A和B分别与第一数字信号处理单元30的信号输入端631和633连接。
数字信号处理单元10的接收装置11与第一连接和脱离装置711的输出端A连接。发送和接收部分切换装置719的输入端与第一连接和脱离装置711的输出端A连接。数字信号处理单元10的发送装置13和发送和接收部分切换装置719的输出端与第一连接和脱离装置711的输出端D连接。选择开关625和627的输出端A与第一连接和脱离装置711的输出端C连接。
数字信号处理单元20的接收装置21与选择开关625和627的输出端B连接。选择开关627的输入端与第一连接和脱离装置721的输出端A连接。发送和接收部分切换装置729的输入端与第一连接和脱离装置721的输出端A连接。第一连接和脱离装置721的输出端B与发送和接收部分切换装置729的输出端和数字信号处理单元20的发送装置23连接。
选择开关635的输入端与第一连接和脱离装置721的输出端D连接。第一连接和脱离装置721的输出端C与选择开关635和637的输出端A连接。数字信号处理单元30的接收装置31与选择开关635和637的输出端B连接。选择开关637的输入端与第三数字信号处理单元的第一连接和脱离装置的输出端A(未示出)连接。数字信号处理单元30的发送装置33与第三数字信号处理单元的第一连接和脱离装置的输出端B(未示出)连接。
以下将参照图19对数字信号处理设备700的第七实施例的工作进行描述。
为简化描述和有助于对数字信号处理设备700的整个工作的理解,以下假设数字信号处理设备700中使用两个数字信号处理单元,如第一数字信号处理单元10和第二数字信号处理单元20。
第一连接和脱离装置711的输出端A、B与相应的输出端C、D连接。第一连接和脱离装置721的输出端A、B与相应的输出端C、D脱离。第二连接和脱离装置741和751中至少一个的输出端A、B与其相应的输出端C、D连接。
发送和接收部分检测装置713检测数字信号处理单元10与相邻的数字信号处理单元20没有脱离。发送和接收部分切换装置719不工作。另一方面,发送和接收部分检测装置723检测数字信号处理单元20与相邻数字信号处理单元30脱离。发送和接收部分切换装置729将由数字信号处理单元20形成闭环所打开的电路关闭。更进一步,选择开关625切换到部分B和选择开关627切换到部分A。
因此,数字信号处理单元10的接收装置11与数字信号处理单元20的发送装置23通过第一连接和脱离装置711、选择开关627和发送和接收部分切换装置729相连接,数字信号处理单元20的接收装置21与数字信号处理单元10的发送装置13通过选择开关625和第一连接和脱离装置711相连接。
数字信号处理单元10和20相互连接而形成闭环以使共享存储数据单元从一个数字信号处理单元到另一个数字信号处理单元顺序地循环,从而使数字信号处理单元10和20能够相互共享共享存储数据单元。
以相似的方式,可以增加另一数字信号处理单元如第三数字信号处理单元30,以使数字信号处理单元10、20和30相互串联连接而形成闭环,使共享存储数据单元从一个数字信号处理单元到另一个数字信号处理单元顺序地循环。
具有此结构的数字信号处理设备700的第七实施例可以方便地增加使用另外的数字信号处理单元的数量,使得数个数字信号处理单元,包括增加的数字信号处理单元,将相互连接,以使共享存储数据单元从一个数字信号处理单元到另一个数字信号处理单元顺序地循环。
在前面使用数字信号处理设备的两个数字信号处理单元如第一数字信号处理单元10和第二数字信号处理单元20的实例中,假设数字信号处理单元如数字信号处理单元20脱离,仅使用数字信号处理单元10。
第一连接和脱离装置711的输出端A、B与其相应的输出端C、D脱离。第二连接和脱离装置741的输出端A、B与其相应的输出端C、D连接。发送和接收部分检测装置713检测到数字信号处理单元10与相邻的数字信号处理单元20脱离。发送和接收部分切换装置719将由数字信号处理单元20形成闭环所打开的电路关闭。
因此,数字信号处理单元10的接收装置11通过发送和接收部分切换装置719与数字信号处理单元的发送装置13连接。数字信号处理单元10这样单独工作,使共享存储数据单元在数字信号处理单元内循环。
此外,以下假设使用两个数字信号处理单元如数字信号处理单元20和30。第一连接和脱离装置711的输出端A、B与其相应的输出端C、D脱离。第一连接和脱离装置721的输出端A、B与其相应的输出端C、D连接。第二连接和脱离装置741的输出端A、B与其相应的输出端C、D脱离。第二连接和脱离装置751和761中至少一个的输出端A、B与其相应的输出端C、D连接。
发送和接收部分检测装置723检测到数字信号处理单元20没有与相邻的数字信号处理单元30脱离。发送和接收部分切换装置729不工作。选择开关625切换到部分A,选择开关627切换到部分B。另一方面,发送和接收部分检测装置733(未示出)检测到数字信号处理单元30与相邻数字信号处理单元40脱离。发送和接收部分切换装置739将由数字信号处理单元30形成闭环所打开的电路关闭。并且选择开关635切换到部分B,选择开关637切换到部分A。
因此,数字信号处理单元20的接收装置21通过第一连接和脱离装置721和发送和接收部分切换装置739与数字信号处理单元30的发送装置33连接,数字信号处理单元30的接收装置31通过选择开关635和第一连接和脱离装置721与数字信号处理单元20的发送装置23连接。
数字信号处理单元20和30以串联形式相互电连接而形成闭环,使共享存储数据单元从一个数字信号处理单元到另一个数字信号处理单元顺序地循环,从而能使数字信号处理设备彼此共享共享存储器数据单元。
因此,利用将互相串联连接的一个或多个数字信号处理单元形成闭环环路,构成的数字信号处理设备700的第七实施例能容易地增加或减少使用的数字信号处理单元,能够按顺序次序从一个数字处理单元到另一个循环共享存储器数据单元。
从以上描述中应理解,根据本发明的数字信号处理设备700的第七实施例中每一数字信号处理单元还包括:用于使数字信号处理单元与相邻数字信号处理单元有选择地连接和脱离的第一连接和脱离装置;用于使数字信号处理单元与外部输入和输出端607、609有选择地连接和脱离的第二连接和脱离装置741;用于检测数字信号处理单元10与相邻数字信号处理单元20是否脱离的发送和接收部分检测装置713;用于将由数字信号处理单元10形成闭环所打开的电路关闭的发送和接收部分切换装置719,这样可方便地增加或减少使用的数字信号处理单元,用一个或多个数字信号处理单元相互串联而形成闭环,使共享存储数据单元从一个数字信号处理单元到另一个数字信号处理单元顺序地循环。
从图19所示的基本单元的结构可看出,数字信号处理设备的第七实施例与第一实施例具有相同的优点。
下面将参考图20到23对根据本发明的数字信号处理设备800的第八优选实施例进行描述。
如图20到23所示,数字信号处理设备800的第八实施例与参照图1所述的数字信号处理设备100的第一实施例相似,所不同的是共享存储器部分117包括多个处理单元信号数据区,如由数字信号处理单元10、20、30和40分别专用的DSP1、DSP2、DSP3、DSP4,以便每一数字信号处理单元将共享存储数据单元850写入数字信号处理单元专用处理单元数据区。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
如图20到23所示,共享存储数据区包括信号数据区,如分配给输入信号的”AD1”和”AD32”,和处理单元信号数据区,如分配给由数字信号处理单元10、20、30和40产生和输出的输出信号的”DSP1”、“DSP2”、“DSP3”、“DSP4”。输入信号数据区即”AD1”和”AD32”后跟有处理单元信号数据区即”DSP1”、“DSP2”、“DSP3”、“DSP4”。共享存储数据单元850存储在这样构成的共享存储数据区中。
以下将参照图20到23对根据本发明的数字信号处理设备800的第八实施例的工作进行描述。为简化描述和有助于对数字信号处理设备800的整个工作的理解,以下假设数字信号处理设备800实现了图5所示的声信号处理系统。
第一,如图20所示,第一数字信号处理单元10从信号数据区AD1读取和写入声数据单元”AD1”作为第一均衡器63的输入信号61。数字信号处理单元10产生共享存储数据单元”EQ1”作为第一均衡器63的输出信号,并将共享存储数据单元”EQ1”存储在数字信号处理单元10专用的信号数据区DSP1,作为输出数据15。数字信号处理单元10然后从信号数据区DSP1读取和输入共享存储数据单元”EQ1”作为第一增益65的输入信号16。数字信号处理单元10产生共享存储数据单元”GAIN1”作为第一增益65的输出信号,并将共享存储数据单元”GAIN1”存储在DSP1作为输出数据17。这样,第一数字信号处理单元10完成了音频线程过程。所产生的共享存储数据单元850被发送到后继数字信号处理单元20。
第二,如图21所示,第二数字信号处理单元20从信号数据区DSP1读取和输入共享存储数据单元”GAIN1”作为第一动态67的第一输入信号25。数字信号处理单元20产生共享存储数据单元”DYN1”作为第一动态67的输出信号,并将共享存储数据单元”DYN1”存储在DSP2作为输出数据26。第二数字信号处理单元20从信号数据区DSP2读取和输入共享存储数据单元DYN1作为第二动态69的输入信号27。数字信号处理单元20产生共享存储数据单元”GAIN2”作为第二增益器69的输出信号,并将共享存储数据单元GAIN2存储在DSP2作为输出数据28。这样,第二数字信号处理单元20完成了音频线程过程。所产生的共享存储数据单元850被发送到后继数字信号处理单元30。
第三,如图22所示,第三数字信号处理单元30从信号数据区DSP1读取和输入共享存储数据单元”GAIN1”作为第二动态73的第一输入信号35。数字信号处理单元30产生共享存储数据单元”DYN2”作为第二动态73的输出信号,并将共享存储数据单元”DYN2”存储在DSP3作为输出数据36。第三数字信号处理单元30从信号数据区DSP3读取和输入共享存储数据单元DYN2作为第三增益75的输入信号37。数字信号处理单元30产生共享存储数据单元”GAIN3”作为第三增益75的输出信号,并将共享存储数据单元GAIN3存储在DSP3作为输出数据38。这样,第三数字信号处理单元30完成了音频线程过程。所产生的共享存储数据单元850被发送到后继数字信号处理单元40。
第四,如图23所示,第四数字信号处理单元40分别从信号数据区DSP1、AD5和AD22读取和输入共享存储数据单元”GAIN1”、”AD5”和”AD22”作为混合器83的输入信号45、79和81。数字信号处理单元40产生共享存储数据单元”MIX1”作为混合器的输出信号,并将共享存储数据单元MIX1存储在DSP4作为输出数据46。数字信号处理单元40从信号数据区DSP4读取和输入共享存储数据单元MIX1作为第二均衡器85的输入信号47。数字信号处理单元40产生共享存储数据单元”EQ2”作为第二均衡器85的输出信号,并将共享存储数据单元EQ2存储在DSP4作为输出数据48。
这样,第四数字信号处理单元40完成了音频线程过程。所产生的共享存储数据单元850被发送到后继数字信号处理单元10。第一数字信号处理单元10然后输入所产生的共享存储数据单元850,并将所输入的共享存储数据单元850通过输出端53输出到外部设备。
在本实施例中,不需要参照图6所述的声信号数据区,如”EQ1”、“Gain1”、“DYN1”、“Gain2”、“DYN2”、“Gain3”、“Mix1”和”EQ2”,从而可减少存储在共享存储器部分117中的数据单元的数量。
从以上描述中应理解,根据本发明的数字信号处理设备800的第八实施例中,共享存储器部分117包括多个处理单元信号数据区,如由数字信号处理单元10、20、30和40分别专用的DSP1、DSP2、DSP3、DSP4,以便每一数字信号处理单元将共享存储数据单元850写入数字信号处理单元专用处理单元数据区,这可以减少存储在共享存储器部分117中的数据单元的数量。
参考图24,图中表示数字信号处理设备900的第九优选实施例。
如图24所示,数字信号处理设备900的第九实施例与参照图1所述的数字信号处理设备100的第一实施例相似,所不同的是,数字信号处理单元10、20、30和40的声信号处理装置120中的一个或多个分别包括过滤部分,每部分用于输入存储在共享存储器部分117内的共享存储数据单元作为输入信号,对所输入的共享存储数据单元进行过滤,并将过滤后的共享存储数据单元写入共享存储器部分117内作为共享存储数据单元50,数字信号处理设备900还包括:用于从共享存储器部分117循环读取由过滤部分所过滤的共享存储数据单元50的数据读取装置910;和用于显示由数据读取装置910读取的共享存储数据单元50电平的电平表显示装置930。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
在本数字信号处理设备900的实施例中,数字信号处理单元10、20、30、40的声信号处理装置120中一个或多个包括各自的过滤部分。每一过滤部分适合输入存储在共享存储器部分117内的共享存储数据单元作为输入信号,对所输入的共享存储数据单元50进行过滤,并将过滤后的共享存储数据单元写入共享存储器部分117内作为共享存储数据单元50。在根据本发明的数字信号处理设备900中,过滤部分适合对共享存储数据单元的相关时间常数进行过滤以便可以显示所过滤的共享存储数据单元的电平。
如图24所示,数字信号处理设备900还包括:数据读取装置910和电平表显示装置930。数据读取装置910适合从共享存储器部分117循环读取由过滤部分所过滤的共享存储数据单元50。设计数据读取装置910以数据读取频率读取共享存储数据单元50。数据读取频率不受抽样频率的限制。最好数据读取频率应是考虑到响应电平表显示装置930执行的频率。数据读取装置910可以是主控制器,如CPU。电平表显示装置930适合显示由数据读取装置910读取的共享存储数据单元50的电平。电平表显示装置930可以包括简称”LED”的发光二极管、简称”LED”的液晶显示器或其它类似部件。
以下将对照图24对数字信号处理设备900的第九实施例的整个工作进行描述。
如图24所示,过滤部分输入存储在共享存储器部分117输中的共享存储数据单元,对所输入的共享存储数据单元50进行过滤,将所过滤的数据单元,如”EQ1f”、“Gain1f”、“DYN1f”、“Gain2f”、“DYN2”f、“Gain3f”、“Mix1f”和”EQ2f”,存储到共享存储器部分117中作为共享存储数据单元50。数据读取装置910适合从共享存储器部分117循环读取由过滤部分所过滤的共享存储数据单元。电平表显示装置930然后显示由数据读取装置910读取的共享存储数据单元50的电平。
从以上描述中应理解,根据本发明的数字信号处理设备900的第九实施例中数字信号处理单元的一个或多个声信号处理装置包括各自的过滤部分,每一过滤部分输入存储在共享存储器部分117内的共享数据单元作为输入信号,对所输入的共享数据单元进行过滤,并将过滤后的数据单元写入共享存储器部分117作为共享数据单元,数字信号处理设备900还包括用于从共享存储器部分117循环读取由过滤部分所过滤的共享数据单元的数据读取装置910;和用于显示由数据读取装置910读取的共享数据单元电平的电平表显示装置930,使设备可以显示从共享存储器部分所读取的数据单元的电平。
参考图25,图中表示数字信号处理设备1000的第十优选实施例。
如图25所示,数字信号处理设备1000的第十实施例与参照图1所述的数字信号处理设备100的第一实施例相似,所不同的是数字信号处理设备1000还包括:用于从共享存储器部分117循环读取由过滤部分所过滤的共享数据单元的数据读取装置910;用于对由数据读取装置910读取的共享存储数据单元进行过滤的过滤装置950;和用于显示由过滤装置950过滤的共享存储数据单元电平的电平表显示装置930。在第九实施例已对数据读取装置910和电平表显示装置930作出描述。与第一实施例相同的部件采用相同的参考标号,为避免重复在描述中不再赘述。
在数字信号处理设备1000中,数据读取装置910从共享存储器部分117循环读取由过滤部分所过滤的共享存储数据单元,过滤装置950对由数据读取装置910读取的共享存储数据单元进行过滤,电平表显示装置930显示由过滤装置950过滤的共享存储数据单元的电平。
从以上描述中应理解,根据本发明的数字信号处理设备1000的第十实施例包括包括用于从共享存储器部分117循环读取由过滤部分所过滤的共享数据单元的数据读取装置910;用于对由数据读取装置910读取的共享数据单元进行过滤的过滤装置950;和用于显示由过滤装置950过滤的共享数据单元电平的电平表显示装置930,使设备可以显示从共享存储器部分所读取的数据单元的电平。
在对图24和25所示的本实施例和前一实施例的描述中,电平表显示装置930显示共享存储数据单元的八个数据单元的电平,而根据本发明的数字信号处理设备的电平表显示装置930可显示任何数量的数据单元的电平。
从详细的技术说明中可以看出发明的很多特性和优点,因而所附权利要求书试图含盖所有这些属于发明的精神和范围的特性及优点。此外,由本技术领域技术人员可作出各种修改和变型,发明不受图示和描述中所存在的结构和操作的限制,因此,所有适当的修改和等价物都应隶属发明的范围。
Claims (16)
1.一种数字信号处理设备,包括:
输入装置,用于从外部输出设备输入多个声信号;
多个数字信号处理单元,以串联方式相互电连接而形成闭环,所述数字信号处理单元按顺序接收和处理作为共享数据单元的包括所述声信号的数据单元;和
输出装置,用于向外部输入设备输出由所述数字信号处理单元处理和产生的多个声数据单元;
每一所述数字信号处理单元包括:
接收装置,用于从前一数字信号处理单元接收所述共享数据单元;
接收数据存储装置,用于将由所述接收装置接收的所述共享数据单元存储到接收存储器中;
复制数据存储装置,用于将所述接收存储器中存储的所述共享数据单元复制到共享存储器部分;
声信号处理装置,包括一个或多个声信号处理部分,每部分用于输入存储在所述共享存储器部分中的所述共享数据单元作为输入信号,对所输入的所述共享数据单元进行处理,并将输出信号写入到所述共享存储器部分作为共享数据单元;
发送数据存储装置,用于将存储在所述共享存储器部分中的共享数据单元存储到发送存储器中;和
发送装置,用于将存储在所述发送存储器中的所述共享数据单元发送到后继数字信号处理单元。
2.如权利要求1所述的数字信号处理设备,其中,所述数字信号处理单元的所述接收装置通过直接存储器存取方法从前一数字信号处理单元接收所述共享数据单元,和
在所述声信号处理装置接收和处理存储在所述共享存储器部分的所述共享数据单元,并将输出信号写入所述共享存储器部分的同时,以及在所述发送数据存储装置将存储在所述共享存储器部分中的共享数据单元存储到发送存储器,并且所述发送装置将存储在所述发送存储器中的所述共享数据单元发送到后继数字信号处理单元的同时,所述数字信号处理单元的所述接收数据存储装置同时将由所述接收装置所接收的所述共享数据单元存储到所述接收存储器中。
3.如权利要求1所述的数字信号处理设备,还包括:与一个或多个数字信号处理单元连接的外部存储装置。
4.如权利要求3所述的数字信号处理设备,其中,所述数字信号处理单元的所述声信号处理装置包括延迟部分,该延迟部分用于输入存储在所述共享存储器部分中的所述共享数据单元作为输入信号,在预定的延时期间将输入的所述共享数据单元存储在所述外部存储装置中,并将所延时的所述共享数据单元写入到所述共享存储器部分作为共享数据单元。
5.如权利要求1所述的数字信号处理设备,还包括:
总线,通过该总线将所述数字信号处理单元以串联方式相互连接而形成闭环;和
多个切换装置,用于有选择地将各个数字信号处理单元与所述总线连接和脱离。
6.如权利要求5所述的数字信号处理设备,其中,当所述切换装置将一个或多个所述数字信号处理单元与总线连接时,一个或多个所述数字信号处理单元可以从前一数字信号处理单元接收共享数据单元并将共享数据单元发送到后继数字信号处理单元,而在所述切换装置断开所述一个或多个数字信号处理单元与所述总线的连接时,当其余数字信号处理单元以串联方式相互电连接而形成另一闭环以便所述其余数字信号处理单元接收包括所述声信号的数据单元作为共享数据单元,并对所述数据单元进行处理时,一个或多个所述数字信号处理单元不能从前一数字信号处理单元接收共享数据单元并将共享数据单元发送到后继数字信号处理单元。
7.如权利要求1所述的数字信号处理设备,还包括:共享数据编辑装置,用于编辑存储在所述共享存储器部分中的所述共享数据单元。
8.如权利要求7所述的数字信号处理设备,其中
所述共享数据编辑装置编辑存储在所述共享存储器部分中的所述共享数据单元,
所述数字信号处理单元的所述发送数据存储装置将经过所述共享数据编辑装置编辑并存储在所述共享存储器部分中的编辑后的共享数据单元存储到发送存储器中;
所述数字信号处理单元的所述发送装置将存储在所述发送存储器中的所述编辑后的共享数据单元发送到后继数字信号处理单元,和
所述后继数字信号处理单元的所述接收装置从所述前一数字信号处理单元接收所述编辑后的共享数据单元。
9.如权利要求1所述的数字信号处理设备,其中
每一所述数字信号处理单元还包括:
用于从外部输出设备输入多个声数据单元的信号输入装置;以及
用于向外部输入设备输出多个声数据单元的信号输出装置,
并且,所述数字信号处理设备还包括:
选择装置,用于使得一个或多个所述数字信号处理单元以串联方式互相电连接而形成闭环,以便一个或多个所述数字信号处理单元接收包括所述声信号的数据单元作为共享数据单元,并对所述数据单元进行处理,以及用于使得另一个或多个所述数字信号处理单元以串联方式互相电连接而形成另一闭环,以便另一个或多个所述数字信号处理单元接收包括所述声信号的数据单元作为共享数据单元,并对所述数据单元进行处理。
10.如权利要求1所述的数字信号处理设备,其中每个所述数字信号处理单元还包括:
用于从外部输出设备输入多个声数据单元的信号输入装置;
用于向外部输入设备输出多个声数据单元的信号输出装置;
在所述数字信号处理单元与相邻数字信号处理单元之间设置的第一连接和脱离装置,用于有选择地将所述数字信号处理单元与相邻数字信号处理单元连接和脱离;和
在所述信号输入装置和所述信号输出装置与外部输入和输出端之间设置的第二连接和脱离装置,用于有选择地将所述数字信号处理单元与所述外部输入和输出端连接和脱离,其中,所述第一连接和脱离装置与第二连接和脱离装置使得有选择地将所述数字信号处理单元与所述数字信号处理设备连接和脱离。
11.如权利要求10所述的数字信号处理设备,还包括:
第一检测装置,用于检测所述数字信号处理单元是否与相邻数字信号处理单元脱离;和
发送和接收部分切换装置,用于当所述第一检测装置检测到所述数字信号处理单元与相邻数字信号处理单元脱离时,将由所述数字信号处理单元开路的电路闭合以形成闭环。
12.如权利要求10所述的数字信号处理设备,还包括:
用于检测所述数字信号处理单元是否与外部输入和输出端之间脱离的装置。
13.如权利要求1所述的数字信号处理设备,其中,所述共享存储器部分包括多个所述数字信号处理单元专用的处理单元数据区,以便每个所述数字信号处理单元对存储在所述数字信号处理单元专用的所述处理单元数据区内的所述共享数据单元进行写操作。
14.如权利要求1所述的数字信号处理设备,其中,所述数字信号处理单元的一个或多个所述声信号处理装置分别包括过滤部分,用于输入存储在所述共享存储器部分的共享数据单元作为输入信号,对所输入的共享数据单元进行过滤,并将过滤后的数据单元作为共享数据单元写入到所述共享存储器部分,该过滤部分还包括:
数据读取装置,用于从所述共享存储器部分循环读取由所述过滤部分过滤的所述共享数据单元;和
显示电平表装置,用于显示由所述数据读取装置读取的所述共享数据单元的电平。
15.如权利要求1所述的数字信号处理设备,还包括:
数据读取装置,用于从所述共享存储器部分循环读取一个或多个所述共享数据单元;
过滤装置,用于过滤由所述数据读取装置读取的所述共享数据单元;和
显示电平表装置,用于显示由所述过滤装置过滤的所述共享数据单元的电平。
16.一种数字信号处理方法,包括步骤:
(a)从外部输出设备输入多个声信号;
(b)对包括在步骤(a)所输入的所述声信号的数据单元作为共享数据单元进行存储;和
(c)以串联方式对多个数字信号处理单元进行相互连接而形成闭环,所述数字信号处理单元按顺序接收和处理所述共享数据单元;和
(d)将由所述数字信号处理单元处理和产生的多个声数据单元输出到外部输入设备,以上所述步骤(c)还包括:
(c1)每一所述数字信号处理单元从前一数字信号处理单元接收所述共享数据单元;
(c2)所述每一所述数字信号处理单元将从所述步骤(c1)接收的所述共享数据单元存储到接收存储器中;
(c3)所述每一所述数字信号处理单元将存储在所述接收存储器内的所述共享数据单元复制到共享存储器部分;
(c4)所述每一所述数字信号处理单元还执行一个或多个声信号处理步骤,所述声信号处理步骤具有步骤:(c41)输入存储在所述共享存储器部分的所述共享数据单元作为输入信号,(c42)对输入的所述共享数据单元进行处理,和(c43)将输出信号写入所述共享存储器部分作为共享数据单元;
(c5)所述每一所述数字信号处理单元将存储在所述共享存储器部分的所述共享数据单元存储到发送存储器中;和
(c6)所述每一所述数字信号处理单元将存储在所述发送存储器部分的所述共享数据单元发送到后继数字信号处理单元。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP157724/02 | 2002-05-30 | ||
JP157724/2002 | 2002-05-30 | ||
JP2002157724A JP4280029B2 (ja) | 2002-05-30 | 2002-05-30 | ディジタル信号処理装置およびディジタル信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1492344A CN1492344A (zh) | 2004-04-28 |
CN1306427C true CN1306427C (zh) | 2007-03-21 |
Family
ID=29561524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031601057A Expired - Fee Related CN1306427C (zh) | 2002-05-30 | 2003-05-30 | 数字信号处理设备和数字信号处理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7299100B2 (zh) |
JP (1) | JP4280029B2 (zh) |
CN (1) | CN1306427C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006099579A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置及び情報処理方法 |
EP2320584A1 (en) * | 2007-03-28 | 2011-05-11 | Yamaha Corporation | Mixing signal processing apparatus and mixing signal processing integrated circuit |
JP2011002952A (ja) * | 2009-06-17 | 2011-01-06 | Sony Corp | 演算処理装置、処理ユニット、演算処理システム及び演算処理方法 |
JP5375650B2 (ja) * | 2010-02-15 | 2013-12-25 | 日本電気株式会社 | マルチコアシステム、マルチコアシステムの制御方法及びプログラム |
WO2012016577A1 (en) * | 2010-08-06 | 2012-02-09 | Carl Zeiss Smt Gmbh | Microlithographic projection exposure apparatus |
US10062135B2 (en) * | 2013-07-31 | 2018-08-28 | National Technology & Engineering Solutions Of Sandia, Llc | Graphics processing unit management system for computed tomography |
DE102019106977B4 (de) * | 2019-03-19 | 2024-04-04 | Argo-Hytos Group Ag | Anordnung mit einer Filtereinrichtung und einem Trägerelement und Verfahren zur Erkennung eines Filterelements |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5465375A (en) * | 1992-01-14 | 1995-11-07 | France Telecom | Multiprocessor system with cascaded modules combining processors through a programmable logic cell array |
US5898881A (en) * | 1991-06-28 | 1999-04-27 | Sanyo Electric Co., Ltd | Parallel computer system with error status signal and data-driven processor |
US5909562A (en) * | 1997-05-01 | 1999-06-01 | Hewlett-Packard Co. | Backup FIFO in-line storage |
US5911056A (en) * | 1997-05-01 | 1999-06-08 | Hewlett-Packard Co. | High speed interconnect bus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6104721A (en) * | 1997-12-02 | 2000-08-15 | Symmetry Communcations System | DSP based dynamic resource allocation multiprocessor communications board |
US6275899B1 (en) * | 1998-11-13 | 2001-08-14 | Creative Technology, Ltd. | Method and circuit for implementing digital delay lines using delay caches |
JP3504210B2 (ja) * | 2000-03-31 | 2004-03-08 | 理想科学工業株式会社 | 画像処理装置 |
-
2002
- 2002-05-30 JP JP2002157724A patent/JP4280029B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-29 US US10/448,067 patent/US7299100B2/en not_active Expired - Fee Related
- 2003-05-30 CN CNB031601057A patent/CN1306427C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5898881A (en) * | 1991-06-28 | 1999-04-27 | Sanyo Electric Co., Ltd | Parallel computer system with error status signal and data-driven processor |
US5465375A (en) * | 1992-01-14 | 1995-11-07 | France Telecom | Multiprocessor system with cascaded modules combining processors through a programmable logic cell array |
US5909562A (en) * | 1997-05-01 | 1999-06-01 | Hewlett-Packard Co. | Backup FIFO in-line storage |
US5911056A (en) * | 1997-05-01 | 1999-06-08 | Hewlett-Packard Co. | High speed interconnect bus |
Also Published As
Publication number | Publication date |
---|---|
CN1492344A (zh) | 2004-04-28 |
US7299100B2 (en) | 2007-11-20 |
US20030225468A1 (en) | 2003-12-04 |
JP2004004163A (ja) | 2004-01-08 |
JP4280029B2 (ja) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100351750C (zh) | 信息处理设备,信息处理方法,记录介质,以及程序 | |
CN1277180C (zh) | 用于适应音频信号的装置和方法 | |
CN1707431A (zh) | 信号处理装置及其方法 | |
CN101031918A (zh) | 节点设备、共享信息更新方法、共享信息存储方法以及程序 | |
CN1311622A (zh) | 头戴耳机系统 | |
CN1658184A (zh) | 网络系统、分布式处理方法和信息处理装置 | |
CN1606382A (zh) | 通信装置 | |
CN1167020C (zh) | 数据共享方法和终端 | |
CN1287767A (zh) | 环绕处理系统 | |
CN1257639A (zh) | 音频信道混合 | |
CN1306427C (zh) | 数字信号处理设备和数字信号处理方法 | |
CN101048739A (zh) | 多处理器系统、同步控制装置及同步控制方法 | |
CN1737802A (zh) | 信息处理设备与方法、记录介质,以及程序 | |
CN101064774A (zh) | 图像拾取装置、图像拾取方法以及程序 | |
CN1668044A (zh) | 呼叫设备、呼叫控制系统、呼叫管理系统和呼叫控制方法 | |
CN1243314C (zh) | 传送装置和传送方法 | |
CN101068119A (zh) | 中继线路状态检测方法、装置及其测试信息终结端设备 | |
CN1203660C (zh) | 图象处理装置和图象处理方法以及记录介质 | |
CN1538784A (zh) | 音响信号处理装置及其方法 | |
CN100343850C (zh) | 数据处理方法及其系统 | |
CN101048980A (zh) | 信号处理装置、方法、程序及记录媒体 | |
CN1287295C (zh) | 信息处理装置和方法及摄像装置 | |
CN1386264A (zh) | 优先级决定装置、优先级决定方法及优先级决定程序 | |
CN1831797A (zh) | 音频处理器及其控制方法 | |
CN1664802A (zh) | 面向大规模并行系统的可程控中断控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070321 Termination date: 20110530 |