CN1296666A - 用于补偿调制器环路中的延迟的方法和装置 - Google Patents
用于补偿调制器环路中的延迟的方法和装置 Download PDFInfo
- Publication number
- CN1296666A CN1296666A CN99804900A CN99804900A CN1296666A CN 1296666 A CN1296666 A CN 1296666A CN 99804900 A CN99804900 A CN 99804900A CN 99804900 A CN99804900 A CN 99804900A CN 1296666 A CN1296666 A CN 1296666A
- Authority
- CN
- China
- Prior art keywords
- modulator
- feedback
- output
- loops
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000001934 delay Effects 0.000 title 1
- 238000005516 engineering process Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 7
- 238000013461 design Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000001914 filtration Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000003012 network analysis Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/02—Details
- H03C1/06—Modifications of modulator to reduce distortion, e.g. by feedback, and clearly applicable to more than one type of modulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
- H03M3/432—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one the quantiser being a pulse width modulation type analogue/digital converter, i.e. differential pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Transmitters (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
这里描述了一种调制器环路(700),它被设计为在感兴趣的频段内工作,环路(700)包括一个环路输出端和一个开关部分,其输出连接到环路输出端。开关部分(704)有一个与之相关的第一延迟。调制部分的输出连接到开关部分的输入端。第一反馈路径连接于环路输出端与调制部分的反馈输入之间。反馈滤波器连接在调制部分的输出端和其反馈输入端之间用于补偿第一延迟。反馈滤波器(708)用于发送感兴趣频段之外的频率并衰减感兴趣频段之内的频率。
Description
本发明涉及调制器环路中的延迟处理。更具体地,本发明在调制器环路中给出一种滤波器,该滤波器能够补偿因例如功率开关部分或输出滤波器引入的延迟。
在脉宽调制(PWM)或其它调制技术中,开关和输出滤波器部分引入的延迟必须被很有效地处理以减轻这种延迟对于电路稳定性的负面影响。对于具有相对较高功率开关部分的调制器尤其会这样,因为在这种调制器中,相对环路的脉冲重复频率来说,延迟变得非常大。下面将参考图1和图2描述传统的延迟处理方法。
图1是典型的调制器环路100的方框图。调制器102的逻辑输出驱动反相功率部分104,其输出被输出滤波器106滤波。反馈电阻108和衰减电阻112被用于从环路输出端到调制器102之间引入负反馈。图2给出来自图1反馈环路的两种波形202和204,它们没有经过延迟补偿。如图所示,由于开关和滤波部分引入的延迟,波形204(即,输出滤波器106的输出)的正向摆动几乎与波形202(即,调制器102的逻辑输出)的正向摆动同相位。
这样,在环路的原始设计中考虑了负反馈,延迟将其转换成正反馈,这样导致环路的不稳定性(没有给出)。出于这种原因,滤波器电容110与反馈电阻108平行给出用于延迟补偿。电容110在反馈环路中产生0点,有效地将电阻108和112对高频造成的衰减旁路。
不幸的是,因为这种延迟补偿是在延迟已经引入环路之后进行的,所以很难校正延迟对环路稳定性造成的所有负面影响。实际上,这种补偿技术的作用是有限的,其结果是,限制了当前调制器对延迟的容忍度和其整体性能。即,在延迟引入之前,一种解决方法是直接使用来自调制器逻辑输出的反馈信号与功率部分和/或输出滤波器的输出组合。不幸的是,虽然调制器输出(202)和滤波器输出(204)具有类似的特性,由于功率部分的不理想特性,调制器环路的感兴趣频段的内容有明显的不同,如在申请于1997.7.22的U.S专利申请号08/898,544“METHOD AND APPARATUS FOR PERFORMANCE IMPROVEMENTBY QUALIFYING PULSES IN AN OVERSAMPLED,NOISE-SHAPING SIGNALPROCESSOR”(在过采样噪声整形信号处理器中通过限定脉冲而改进性能的方法和装置)中讨论的那样,该文档在这里作为参考引用。这样就很难在高精度操作的同时将这些信号反馈。
从前面的描述得出,最好是提供一种改进的技术用于补偿调制器环路中的延迟,使得在不会负面影响环路稳定性的情况下可以容忍更大的延迟。
发明概要
根据本发明,引入了用于调制器环路的反馈技术,该技术会解决上面讨论的问题。这里描述的反馈技术用低电压调制器的输出补偿后面功率和滤波器部分引入的延迟。同时,获得较高的精确度,尽管如上面讨论的信号内容有所不同。通过对调制器的输出滤波,使得调制器环路感兴趣频段之外的频率成分被传输到反馈路径上,同时,衰减环路中感兴趣频段之内的频率分量,本发明可以实现这一点。这样,由于调制器输出的某些部分被反馈,环路的稳定性被增强。同时环路输出范围的精确度不会被范围内的不理想的调制器输出分量反相影响。
根据调制器的类型,本发明的反馈滤波器衰减和发送的频率是不同的。例如,对于基带调制器,滤波器衰减基带中的频率而传送较高的频率,例如高通滤波器。对于带通调制器,反馈滤波器象缺口滤波器那样工作,衰减相关频带中的频率。类似的,对于带阻调制器,滤波器象带通滤波器那样工作,而对于高通调制器,滤波器象低通滤波器那样工作。
在没有本发明的改进的情况下,能容忍250ns延迟的调制器环路在附加了这里描述的反馈技术后,对延迟的容忍度增加到了500ns。这意味着,根据本发明,尽管大功率设备常常伴有令人头疼的延迟,这种设备还是可以使用低电压的调制器。例如本发明的一个具体实施例能够在很高精度的情况下将大于1000w(>1hp!)的功率传送给4欧姆的负载。对于1欧姆的负载(例如工业马达),这等价于大于5hp!。对于当前可得的高精度调制器环路来说,这是一个明显的改进,并且对于很多功率相对较高的工业应用来说已经足够了。
这样,本发明给出一种调制器环路,该环路在感兴趣的范围内工作。该环路包括一个环路输出端和一个开关部分,其输出连接到环路输出端。开关部分有一个与之相关的第一延迟。调制器部分的输出连接到开关部分的输入。第一反馈路径连接在环路输出端和调制器部分的反馈输入之间。反馈滤波器连接在调制器部分的输出和调制器部分的反馈输入之间用于补偿第一延迟。反馈滤波器发送感兴趣频段之外的频率,衰减感兴趣频段之内的频率。
参考剩下的说明部分和附图,可以对本发明的实质和优点进一步理解。
附图简要描述
图1是根据现有技术的调制器环路的方框图;
图2是得自图1的调制器环路的两个波形;
图3是根据本发明的具体实施例设计的调制器环路的方框图;
图4是根据本发明的更具体实施方案设计的调制器环路的方框图;
图5是根据本发明的比图4更具体的实施方案设计的调制器环路的方框图;
图6是根据本发明的比图5更具体的实施方案设计的调制器环路的方框图;
图7是实现根据本发明设计的调制器环路实施方案的方框图。
具体实施方案描述
图3是根据本发明的具体实施方案设计的调制器环路300的方框图。调制器部分302可以是任意类型的调制器,包括,例如,脉宽调制器,或过采样混合信号调制器,例如在申请于1996,6,20的美国专利申请号08/667,925“METHOD AND APPARATUS FOROVERSAMPLED,NOISE-SHAPING,MIXED-SIGNAL PROCESSING”(过采样、噪声整形、混合信号处理的方法和装置)中描述的,该文档在这里作为参考引用。根据具体的实施方案,调制器部分302包括多个并行或串行的滤波器。开关部分304接收来自调制器302的控制信号。开关部分304可以是任何一种开关配置和功率大小。开关部分304可以是反向或非反向的。对于反向开关部分,反向器被插入到调制器输出反馈路径中,位于反馈滤波器308之前。输出滤波器306可以根据任何一种适用于特定应用中的期望输出信号值的技术来实现。
如以前设计的,可以经加法节点310,从开关部分304的输出和/或输出滤波器306的输出开始为调制器302提供一个负反馈。出于描述的目的,节点310被假定为是理想的,因此,没有给出任何的附加反馈电路。然而,要理解的是,加法节点310必须以实际电路元件实现,例如,电阻。因此,给出加法节点310的某些实际实现的本发明的具体实施方案将参考图4到图6描述。从开关部分和输出滤波器开始的反馈频率值都位于感兴趣的环路频段之内或之外。
不象以前的设计,调制器环路300还采用了从调制器302输出端开始的经反馈滤波器308的反馈以进一步增强环路稳定性。然而,为了防止在本发明背景下讨论的对输出精度的负面效应,该反馈由滤波器308滤波,使得其频率值大部分位于感兴趣调制器环路频段之外。这样,在不损失精度的情况下,可以提高稳定性。
图4是根据本发明更具体的实施方案设计的基带调制器环路400的方框图。调制器402,开关部分404以及输出滤波器406基本上以上面参考图3讨论的对应元件相似的方式工作。从开关404的输出开始,经包括电阻412和414的分阻器网络,反馈被提供给调制器402的反馈输入端。从调制器402的逻辑输出端开始,经滤波器电容408和串行电阻410,反馈也被提供给调制器402的反馈输入端。电容408的值也被选择为在感兴趣基带范围内衰减逻辑输出的信号值,而将较高的频率传递给反馈路径以便与衰减后的开关部分信号组合。在这种配置下,延迟容忍值有明显的提高。
然而,因为滤波后的调制器逻辑信号没有利用理想滤波器和理想加法器与反馈路径组合,实际的电路元件,即电容408和电阻410在环路的传递函数中引入了附加的极点和零点。通过将调制器402的逻辑输出看作地,并认为电容408通过对开关部分的输出进行低通滤波而将延迟加入环路中,这一点可以从网络分析的角度看出。这种延迟代表了通过使用滤波后的调制器输出作为反馈可以实现的性能增强方面的限制。因此,下面描述了本发明的另一个实施方案,该方案增强了图4中提到的该限制的环路。
图5是根据本发明的更具体的实施方案设计的基带调制器环路500的方框图。调制器502,开关部分504,输出滤波器506以参考图3描述的对应环路元件相同的方式工作,如环路400中对应元件那样,从开关部分504的输出开始,经包括电阻512和514的分阻网络,反馈被提供给调制器502的反馈输入端。从调制器502的逻辑输出开始,经滤波器电容508和串行电阻510,反馈还被提供给调制器502的反馈输入端。电容508的值被选择用于衰减感兴趣的基带范围内的逻辑输出信号值,而将高频传递给反馈路径用于与衰减后的开关部分信号组合。
从开关部分504的输出到节点1,给出了一个附加电容516,该电容可以消除电容508引入开关部分的反馈路径的极点,通过再次将调制器502的逻辑输出看作地,并分析从开关部分504的输出开始的反馈路径,这一点可以从网络分析的角度理解。如果电阻512和514的比例等于电容508和516的比例,在节点1对开关输出的衰减与在节点2的一样,即,电压值应该一样。因为节点1和2的电压相等,电阻510上没有电流通过,因此,可以看作开路,因而可以从开关反馈路径中有效地除去电容508以及其对应的极点。这使得调制器环路极度稳定并且对延迟的容忍度加大。
图6是根据本发明更具体实施方案设计的调制器环路600的方框图。调制器602,开关604,输出滤波器606以参考图3描述的对应环路元件类似的方式工作。电阻610,612和614以及电容608,616以参考图5描述的对应环路元件基本类似的方式工作。实际上,图6的实施方案包括图5的所有电路,另外又加上了从滤波器606的输出到调制器602的反馈输入端的反馈路径,该附加反馈路径以电阻620实现。电容622也包括在滤波器606的输出到节点1之间以便消除由电容608和616引入的新的反馈路径中的极点。如上面参考图5的实施方案讨论的,如果电阻620和并行电阻614,612之间的比例等于并行电容608,616与电容622之间的比例,电阻610上没有电流通过,则电容608被很有效地从反馈路径中除去。
图7是根据本发明设计的调制器环路700产生的实施方案的方框图。代替以前描述的实施方案的反馈滤波器和信号组合电路的是4端口网络708,调制器702,开关704,输出滤波器706与之相连。网络708获得调制器逻辑输出信号,并衰减其在调制器环路700的感兴趣频段中的频率分量。它还将所产生的信号与开关和滤波器的反馈输出组合用做调制器702的反馈。网络708可以用多种方法实现,这取决于用于实现调制器环路700的技术。
此外,对于具有幅度相关稳定性的调制器(例如,过采样和脉宽调制器),理想的是根据功率和/或滤波器的反馈来控制调制器反馈的幅度以保持最佳稳定点。因此,在反馈滤波器(包括在4端口网络708中)之前给出了可选的增益控制710以便使得调制器逻辑输出信号和功率输出的增益匹配。根据具体的实施方案,增益控制710是利用具有可变输出幅度的数模转换器实现的。
尽管已经参考具体实施方案给出并描述了本发明的一部分,该领域的技术人员将会理解在不偏离本发明思想和范围的情况下,所描述的实施方案在形式和细节上的变化都是可行的。例如,上面参考图4和图5描述的具体实施方案表明对滤波器和调制器输出使用模拟元件(即,电阻和电容)并将所产生的滤波后的反馈信号与开关输出处开始的反馈路径组合。然而,将会理解的是,例如,调制器是利用数字技术实现的,用于反馈信号滤波及组合的电路和技术可以是数字的。类似的,在混合信号调制器中,混合信号电路和技术可以用于实现反馈。
应该理解的是,根据调制器环路的感兴趣频率范围中功率输出和调制器输出值的不同程度以及环路输出可以容忍的恶化程度,对于范围之内的调制器输出分量的各种程度的衰减都是适当的。即,调制器输出中频率分量不需要被完全阻止以保持合理的精度并保留在本发明的范围之内,其中的频率分量在感兴趣的环路频率范围之内。因此,本发明的范围可以参考后面的权利要求确定。
Claims (24)
1.一种被设计为工作在感兴趣的频率范围内的调制器环路,包括:
环路输出端;
有一个输入和一个输出的开关,开关的输出被连接到环路输出端,该开关有一个与之相关的第一延迟;
有一个输出和一个反馈输入的调制器,调制器的输出连接到开关的输入;
连接在环路输出端和调制器反馈输入端之间的第一反馈路径;
连接在调制器输出端和调制器反馈输入端之间用于补偿第一延迟的反馈滤波器,该反馈滤波器传送感兴趣频段之外的频率并衰减感兴趣频段之内的频率。
2.权利要求1的调制器环路,其特征在于其中的调制器环路是一种基带调制器环路,反馈滤波器包括一个高通滤波器。
3.权利要求1的调制器环路,其特征在于其中的调制器环路是一种带通调制器环路,反馈滤波器包括一个缺口滤波器对应于感兴趣的频率范围。
4.权利要求1的调制器环路,其特征在于其中的调制器环路是一种高通调制器环路,反馈滤波器包括一个低通滤波器。
5.权利要求1的调制器环路,其特征在于其中的调制器环路是一种带阻调制器环路,反馈滤波器包括一个带通滤波器。
6.权利要求1的调制器环路,其特征在于其中的调制器包括多个并行的滤波器。
7.权利要求1的调制器环路,其特征在于其中的调制器包括多个串行的滤波器。
8.权利要求1的调制器环路,其特征在于其中的反馈滤波器利用模拟技术产生反馈信号。
9.权利要求1的调制器环路,其特征在于其中的反馈滤波器利用数字技术产生反馈信号。
10.权利要求1的调制器环路,其特征在于其中的反馈滤波器利用混合信号技术产生反馈信号。
11.权利要求1的调制器环路,其特征在于其中的反馈滤波器包括一个电容和一个电阻。
12.权利要求1的调制器环路,其特征在于其中的反馈滤波器包括一个数字信号处理器。
13.权利要求1的调制器环路,其特征在于还包括附加的电路,连接到反馈滤波器用于补偿反馈滤波器对第一反馈路径不希望的作用。
14.权利要求13的调制器环路,其特征在于其中附加电路消除了与高通滤波器相关的极点。
15.权利要求14的调制器环路,其特征在于其中附加电路包括一个电容连接在环路输出端和反馈滤波器之间。
16.权利要求1的调制器环路,其特征在于还包括一个输出滤波器,该滤波器连接在开关输出和环路输出之间,输出滤波器有一个与之相关的第二延迟,反馈滤波器还补偿第二延迟。
17.权利要求16的调制器环路,其特征在于还包括一个第二反馈路径,连接在开关的输出到调制器的反馈输入之间。
18.权利要求17的调制器环路,其特征在于还包括一个附加电路,该电路连接到反馈滤波器用于补偿反馈滤波器对第二反馈路径的不希望作用。
19.权利要求18的调制器环路,其特征在于其中的附加电路消除了高通滤波器相关的极点。
20.权利要求19的调制器环路,其特征在于其中的附加电路包括一个电容,连接在开关输出和反馈滤波器之间。
21.权利要求18的调制器环路,其特征在于其中的调制器包括很多部分,反馈输入被连接到多个部分中选出的一个。
22.权利要求1的调制器环路,其特征在于其中的开关包括一个反向开关,其中的调制器环路还包括一个反向器,该反向器连接在调制器输出和反馈滤波器输出之间。
23.权利要求1的调制器环路,其特征在于还包括一个增益控制电路,该电路连接在调制器输出和反馈滤波器输出之间,增益控制电路用于控制调制器输出处调制器输出信号的幅度。
24.权利要求23的调制器环路,其特征在于其中的增益控制电路包括一个数模转换器,该转换器有可变的输出幅度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/019,217 US5909153A (en) | 1998-02-05 | 1998-02-05 | Method and apparatus for compensating for delays in modulator loops |
US09/019,217 | 1998-02-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1296666A true CN1296666A (zh) | 2001-05-23 |
Family
ID=21792051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99804900A Pending CN1296666A (zh) | 1998-02-05 | 1999-02-05 | 用于补偿调制器环路中的延迟的方法和装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5909153A (zh) |
EP (1) | EP1060563A4 (zh) |
JP (1) | JP2002503051A (zh) |
KR (1) | KR20010040713A (zh) |
CN (1) | CN1296666A (zh) |
AU (1) | AU2584499A (zh) |
CA (1) | CA2320215A1 (zh) |
TW (1) | TW441185B (zh) |
WO (1) | WO1999040680A1 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020071495A1 (en) * | 1998-04-28 | 2002-06-13 | Leonid Strakovsky | Linear modulator |
US6768375B2 (en) * | 1998-11-12 | 2004-07-27 | Jam Technologies, Llc | Multi-reference high accuracy switching amplifier expansion |
BR9915269A (pt) | 1998-11-12 | 2001-08-07 | Larry Kirn | Amplificador de comutação de alta precisão de referências múltiplas |
US6414560B2 (en) * | 2000-03-03 | 2002-07-02 | Tripath Technology, Inc. | Loop delay compensation for a digital power amplifier |
US6441685B1 (en) | 2000-03-17 | 2002-08-27 | Jl Audio, Inc. | Amplifier circuit and method for providing negative feedback thereto |
US6509793B2 (en) | 2000-05-19 | 2003-01-21 | Larry Kim | Switching amplifier resolution enhancement apparatus and methods |
US6771120B2 (en) | 2000-08-14 | 2004-08-03 | Jam Technologies, Llc | Reference generation technique for multiple-reference amplifier |
US6492868B2 (en) | 2000-08-14 | 2002-12-10 | Larry Kirn | Dynamic range enhancement technique |
US6937090B2 (en) | 2000-08-28 | 2005-08-30 | Jam Technologies, Llc | Charge injection reduction technique in single and multi-reference switching amplifiers |
US6975843B2 (en) * | 2000-12-21 | 2005-12-13 | Telefonaktiebolaget L M Ericsson (Publ) | Method and an arrangement relating to telecommunications systems |
US6836231B2 (en) * | 2001-05-30 | 2004-12-28 | Radiodetection Limited | Signal generator |
US7023267B2 (en) * | 2004-02-17 | 2006-04-04 | Prophesi Technologies, Inc. | Switching power amplifier using a frequency translating delta sigma modulator |
ES2264871B1 (es) * | 2004-11-24 | 2007-12-16 | Universidad Politecnica De Valencia | Modulador sigma-delta adaptativo para el control de la etapa de potencia de un convertidor de continua a alterna. |
US7629840B2 (en) * | 2007-10-22 | 2009-12-08 | Freescale Semiconductor, Inc. | Digital pulse width modulated feedback system for a switching amplifier and method therefor |
KR101083531B1 (ko) | 2009-09-01 | 2011-11-18 | 에스케이 텔레콤주식회사 | 송수신 신호 분리를 위한 결합장치 및 제어방법 |
US10778160B2 (en) * | 2016-01-29 | 2020-09-15 | Dolby Laboratories Licensing Corporation | Class-D dynamic closed loop feedback amplifier |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843339A (en) * | 1987-10-28 | 1989-06-27 | Burr-Brown Corporation | Isolation amplifier including precision voltage-to-duty-cycle converter and low ripple, high bandwidth charge balance demodulator |
US5352986A (en) * | 1993-01-22 | 1994-10-04 | Digital Fidelity, Inc. | Closed loop power controller |
WO1994021036A1 (en) * | 1993-03-02 | 1994-09-15 | Kirn Larry J | Switching amplifier with impedance transformation output stage |
EP0616422B1 (en) * | 1993-03-17 | 1999-05-12 | Kabushiki Kaisha Toshiba | Pulse width modulation circuit |
US5777512A (en) * | 1996-06-20 | 1998-07-07 | Tripath Technology, Inc. | Method and apparatus for oversampled, noise-shaping, mixed-signal processing |
-
1998
- 1998-02-05 US US09/019,217 patent/US5909153A/en not_active Expired - Lifetime
-
1999
- 1999-02-05 EP EP99905754A patent/EP1060563A4/en not_active Withdrawn
- 1999-02-05 KR KR1020007008594A patent/KR20010040713A/ko not_active Application Discontinuation
- 1999-02-05 WO PCT/US1999/002458 patent/WO1999040680A1/en not_active Application Discontinuation
- 1999-02-05 JP JP2000530980A patent/JP2002503051A/ja not_active Ceased
- 1999-02-05 CN CN99804900A patent/CN1296666A/zh active Pending
- 1999-02-05 AU AU25844/99A patent/AU2584499A/en not_active Abandoned
- 1999-02-05 CA CA002320215A patent/CA2320215A1/en not_active Abandoned
- 1999-04-30 TW TW088107176A patent/TW441185B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW441185B (en) | 2001-06-16 |
EP1060563A4 (en) | 2008-12-31 |
WO1999040680A1 (en) | 1999-08-12 |
AU2584499A (en) | 1999-08-23 |
JP2002503051A (ja) | 2002-01-29 |
CA2320215A1 (en) | 1999-08-12 |
KR20010040713A (ko) | 2001-05-15 |
US5909153A (en) | 1999-06-01 |
EP1060563A1 (en) | 2000-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1296666A (zh) | 用于补偿调制器环路中的延迟的方法和装置 | |
US6693571B2 (en) | Modulation of a digital input signal using a digital signal modulator and signal splitting | |
US7750731B2 (en) | PWM loop filter with minimum aliasing error | |
US6246283B1 (en) | Power efficient line driver | |
CN101675592B (zh) | 改进a/d转换器和接收机的性能 | |
US7733170B2 (en) | Switching amplifier and its modulation process | |
GB2457940A (en) | Filter with reduced output impedance for switched mode power supply | |
WO2001071905A2 (en) | Amplifier circuit and method for providing negative feedback thereto | |
WO2002025817A1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
DE602004006974T2 (de) | Dreizustands-klasse-d-verstärker | |
US4894864A (en) | Interface circuit | |
EP0229764B1 (en) | Interpolative analogue to digital converter | |
CN100424994C (zh) | 数字功率转换器的衰减控制系统及方法 | |
CN1728551A (zh) | 一种可以调节控制脉冲的宽度的控制器 | |
EP0967719A1 (en) | Circuit device for cancelling glitches in a switched capacitor low-pass filter and corresponding filter | |
US6414560B2 (en) | Loop delay compensation for a digital power amplifier | |
US6933872B2 (en) | Digital/analog converter circuit with a device for compensating nonlinear distortions | |
EP3776849B1 (en) | An electronic filter apparatus | |
Fuad et al. | Pulse-width modulated dc-dc converters | |
CN208890773U (zh) | 模拟信号产生电路和电子设备 | |
DE69909086T2 (de) | Schaltung und deren Verwendung zur Reduzierung von Verzerrungen und Störungen von Rechteckimpulsen | |
JP3769443B2 (ja) | バランス型ダイオード減衰器 | |
JP3214040B2 (ja) | デジタルゲイン可変装置 | |
Wada et al. | A drive of input and output impedance effects of functional blocks into a frequency shift of active circuits | |
Himmelstoss et al. | Multipurpose half-bridge DC-AC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |