CN1293485C - 以资料区块混淆处理来保护资料的处理器装置及方法 - Google Patents
以资料区块混淆处理来保护资料的处理器装置及方法 Download PDFInfo
- Publication number
- CN1293485C CN1293485C CNB031330630A CN03133063A CN1293485C CN 1293485 C CN1293485 C CN 1293485C CN B031330630 A CNB031330630 A CN B031330630A CN 03133063 A CN03133063 A CN 03133063A CN 1293485 C CN1293485 C CN 1293485C
- Authority
- CN
- China
- Prior art keywords
- data
- data blocks
- seed
- processing
- obscure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000006870 function Effects 0.000 claims description 10
- 230000005055 memory storage Effects 0.000 claims 6
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
Abstract
一种以资料区块混淆处理来保护资料的处理器装置及方法，其包含：一处理器核心、一快速存储器及一区块混淆及反混淆处理装置，处理器核心用以执行该处理器的指令及存取一存储装置的资料，快速存储器是耦合至该处理器核心并提供一可供处理机核心快速存取资料的存储空间，还包括一第一种子产生装置，一第二种子产生装置，一第一方向区块混淆处理装置，一第二方向区块混淆处理装置，一第二方向区块反混淆处理装置，一第一方向资料反混淆处理装置。本发明可避免被他人轻易破解或窥知其内容，而达到资料保护的目的。
Description
技术领域
本发明涉及处理器中的资料保护，尤其是指一种以资料区块混淆处理来保护资料的处理器装置及方法。
背景技术
一般为保护资料储存设备中的资料不为外人所窃取，常使用混淆运算对资料进行编码加密的动作。然而，以往处理器架构中，对资料进行混淆运算会遭遇过到编码线路复杂度与运算效能之间的矛盾。若是复杂的编码解码方式需要花费许多额外的时间，造成存取效能低落。
但若是提高存取效能，以简单的方式进行编码解码，则加密的资料容易被破解。
公知的混淆运算以单笔资料进行，若存取单笔资料进行混淆运算与反混淆运算所花费的时间是dt，则存取n笔资料所花费的时间是(n×dt)，此会拖累整个系统存取效能，同时针对单笔资料进行混淆运算，其资料变化方式有限。欲提高资料乱度加强保护，则需复杂混淆运算，使得混淆运算与反混淆运算所花费的时间急速上升，又，公知的混淆运算因此单笔资料进行，未能利用处理器结构的特性，而使得混淆运算与反混淆运算所花费的时间无法有效的减少，因此，公知处理器装置的混淆处理方法的设计仍有诸多缺点而有予以改进的必要。
发明内容
本发明的目的是在提供一种资料区块混淆处理来保护资料的处理器装置及其方法，以避免公知技术加密的资料容易被破解，同时，可减少混淆运算与反混淆运算所花费的时间而达到提高系统存取效能的目的。
为实现上述目的，一种以资料区块混淆处理来保护资料的处理器装置，该资料区块由复数资料所组成，该处理器装置包含：
一处理器核心，用以执行该处理器的指令及存取一存储装置的资料；
一快速存储器，耦合至该处理器核心，并储存有来自该存储装置的至少一资料区块，而提供一可供该处理器核心快速存取资料的存储空间；
一第一种子产生装置，用以产生一第一种子；
一第二种子产生装置，用以产生一第二种子；
一第一方向区块混淆处理装置，其耦合至该快速存储器的输出，以依据该第一种子来对该快速存储器的输出进行第一方向资料区块混淆处理；
一第二方向区块混淆处理装置，其耦合至该第一方向区块混淆处理装置的输出，以依据该第二种子来对该第一方向区块混淆处理装置的输出进行第二方向资料区块混淆处理，其中第一方向与第二方向是互相垂直；
一第二方向区块反混淆处理装置，其耦合至该存储装置，以依据该第二种子而对该存储装置的输出进行第二方向区块反混淆处理；以及
一第一方向区块反混淆处理装置，其耦合至该第二方向区块反混淆处理装置的输出，以依据该第一种子而对该第二方向区块反混淆处理装置的输出进行第一方向区块反混淆处理，并输出至该快速存储器。
所述的以资料区块混淆处理来保护资料的处理器装置，其中该快速存储器为一快取存储器。
所述的以资料区块混淆处理来保护资料的处理器装置，其中该快速存储器为一快取存储器，该资料区块为一快取线资料。
所述的以资料区块混淆处理来保护资料的处理器装置，其中更包含：一第三种子产生装置，用以产生一第三种子；一地址混淆处理装置，其耦合至该快速存储器的地址总线，以依据该第三种子而对该快速存储器发出的地址进行混淆处理。
所述的以资料区块混淆处理来保护资料的处理器装置，其更包含一预取装置，其是耦合至该快速存储器与该第一方向区块反混淆处理装置，以执行该快速存储器读取预取的功能。
所述的以资料区块混淆处理来保护资料的处理器装置，其更包含一写入缓冲装置，其是耦合至该快速存储器与该第一方向区块混淆处理装置，以执行该快速存储器写入缓冲的功能。
所述的以资料区块混淆处理来保护资料的处理器装置，其中该地址总线上的地址线数目等于该混淆处理后的地址线数目。
所述的以资料区块混淆处理来保护资料的处理器装置，其中该地址总线上的地址线数目不等于该混淆处理后的地址线数目。
为实现上述目的，本发明提供一种于处理器装置中以资料区块混淆处理来保护资料的方法，该资料区块由复数资料所组成，该处理器装置具有一快速存储器，其储存有来自一外部存储装置的至少一资料区块，而提供一可供该处理器装置快速存取资料的存储空间，该方法包含下列步骤：
(A)产生一第一种子及一第二种子，以决定混淆处理方式；
(B)当由该快速存储器写出资料区块至该存储装置时，执行步骤：(B1)依据该第一种子，以对该写出资料区块进行第一方向资料区块混淆处理；以及(B2)依据该第二种子，以对步骤(B1)所产生的资料区块进行第二方向资料区块混淆处理，其中第一方向与第二方向是互相垂直；以及
(C)当由该存储装置写入资料区块至该快速存储器时，执行步骤：(C1)依据该第二种子，以对该写入资料区块进行第二方向资料区块反混淆处理；以及(C2)依据该第一种子，以对步骤(C1)所产生的资料区块进行第一方向资料区块反混淆处理。
所述的于处理器装置中以资料区块混淆处理来保护资料的方法，其更包含下列步骤：(D)产生一第三种子；(E)依据该第三种子对该快速存储器所发出的地址讯号进行混淆处理。
所述的于处理器装置中以资料区块混淆处理来保护资料的方法，其中该混淆处理前的地址讯号宽度等于该混淆处理后的地址讯号宽度。
所述的于处理器装置中以资料区块混淆处理来保护资料的方法，其中该混淆处理前的地址讯号宽度不等于该混淆处理后的地址讯号宽度。
由上述的说明可知，本发明的技术可将原先具有次序性的快取线资料区块，经由区块混淆处理后形成具有相当乱度的资料区块，再存放于存储器中，由于相当混乱，可避免被他人轻易破解或窥知其内容，而达到资料保护的目的，同时该具有相当乱度的资料区块经由区块反混淆处理后，该快速存储器310即可获得一原先的资料而供该处理器核心300使用，本发明更具有预取装置340及一写入缓冲装置350，其可让该快速存储器存取速度不受该区块混淆及反混淆处理装置320的执行速度影响。
附图说明
图1是本发明的一种以资料区块混淆处理来保护资料的处理器装置的方块图；
图2是本发明中一资料区块进行混淆处理时的示意图；
图3是本发明中一资料区块进行混淆处理时的详细过程示意图；
图4是本发明中一资料区块进行反混淆处理时的详细过程示意图；
图5是本发明中的资料区块先经一二维区块混淆处理后再经地址混淆处理的示意图；
图6是本发明地址总线进行混淆处理时的地址线为示意图；
图7是本发明的另一实施例。
具体实施方式
图1显示本发明的以资料区块混淆处理来保护资料的处理器装置的示意图，其包含一处理器核心300、一快速存储器310、一区块混淆及反混淆处理装置320。其中：该处理器核心300用以执行处理器的指令及存取一存储装置330的资料；该快速存储器310耦合至该处理器核心300，并储存有来自该存储装置330的至少一资料区块，而提供一可供该处理器核心300快速存取资料的存储空间；该快速存储器310较佳地为一快取存储体(Cache)，该资料区块为一快取线资料(Cache line)；该区块混淆及反混淆处理装置320是耦合至该快速存储器310及该存储装置330，以依由种子产生装置产生的种子来对该快速存储器310的输出进行资料区块混淆处理，及依据该种子来对由该存储装置330输入的资料区块进行资料区块反混淆处理。
该区块混淆及反混淆处理装置320包含一第一种子产生装置321、一第二种子产生装置322、一第一方向区块混淆处理装置323、一第二方向区块混淆处理装置324、一第二方向区块反混淆处理装置325、一第一方向区块反混淆处理装置326、一第三种子产生装置327及一地址混淆处理装置328。
虽然处理器核心300在进行存储器存取时是以一字组(32位元)为单位存取，但为加速存取效率，该快速存储器310则进行一快取线的资料区块的存取，当快速存储器310要将一快取线的资料区块写出至该存储装置330时，如图2所示，区块混淆及反混淆处理装置320将对该对快取线的资料区块先进行水平方向的混淆处理，再进行垂直方向混淆处理，此外，区块混淆及反混淆处理装置320亦可先对该对快取线的资料区块先进行垂直方向的混淆处理，再进行水平方向混淆处理。
当区块混淆及反混淆处理装置320在对该对快取线的资料区块进行水平方向的混淆处理时，该第一种子产生装置321可依据该快速存储器310所输出的地址或一预定的函数，而产生一第一种子，该第一方向区块混淆处理装置323耦合至该快速存储器310的输出，以依据该第一种子来对该快速存储器的输出进行水平方向(第一方向)资料区块混淆处理，该第二种子产生装置322可依据该快速存储器310所输出的地址或一预定的函数，而产生一第二种子，该第二方向区块混淆处理装置324耦合至该
第一方向 区块混淆处理装置323的输出，以依据该第二种子来对该快速存储器的输出进行垂直方向(第二方向)资料区块混淆处理。
图3是将一快取线资料区块写至该存储装置330时所进行区块混淆处理的示意图，如图所示，该快取线资料区是四个8位元的位元组所组成，该第一方向区块混淆处理装置323对第一位元组(byte 0)执行一向右移1位元运算，同时被移出的位元又被补至最左边位元(即shinft right 1-bit)，该第一方向区块混淆处理装置323对第二位元组(byte 1)执行一向右移2位元运算，同时被移出的位元又被补至最左边位元(即shinft right 2-bit)，同理对第三及第四位元组(byte 2及byte 3)执行向右移3位元运算及向右移4位元运算。该第一方向区块混淆处理装置323对该快取线资料区执行完水平方向资料区块混淆处理后，分别产生byte 0’、byte 1’、byte 2’及byte 3’。
该第二方向区块混淆处理装置324再对byte 0’、byte 1’、byte 2’及byte 3’执行垂直(第二)方向资料区块混淆处理，其是对byte 0’、byte 1’、byte 2’及byte 3’的bit0、bit2、bit4及bit6分别执行向下移1位元运算(即shinft down 1-bit)，亦即，byte0’的bit0移到byte1’的bit0，byte1’的bit0移到byte2’的bit0，byte2’的bit0移到byte3’的bit0，byte3’的bit0移到byte0’的bit0，经过该第一方向区块混淆处理装置323的混淆处理，原先具有次序性的快取线资料区块，已形成具有相当乱度的资料区块，以便达到资料保护的目的。
当快速存储器310要将一快取线的资料区块由该存储装置330读入时，该第二种子产生装置322可依据该快速存储器310所输出的地址或一预定的函数，而产生一第二种子，该第二方向区块反混淆处理装置325耦合至该存储装置330，其依据该第二种子而对该存储装置330的输出进行垂直方向区块反混淆处理，该第一种子产生装置321依据该该快速存储器310所输出的地址或一预定的函数，而产生一第一种子，该第一方向区块反混淆处理装置326耦合至该第二方向区块反混淆处理装置的输出，以依据该第一种子而对该第二方向区块反混淆处理装置的输出进行水平方向区块反混淆处理，并输出至该快速存储器310。
图4是一快取线资料区块由该存储装置330读至该快速存储器310时所进行区块反混淆处理的示意图，如图所示，该快取线资料区是四个8位元位元组所组成(byte0″、byte1″、byte2″及byte3″)，该第二方向区块反混淆处理装置325对byte0″、byte1″、byte2″及byte3″执行垂直方向资料区块反混淆处理，亦即对byte0″、byte1″、byte2″及byte3″的bit0、bit2、bit4及bit6分别执行向上移1位元运算(即shinft up 1-bit)，亦即，byte1″的bit0移到byte0″的bit0，byte2″的bit0移到byte1″的bit0，byte3″的bit0移到byte2″的bit0，byte0″的bit0移到byte3″的bit0，而分别产生byte0’、byte1’、byte2’及byte3’。
该第一方向区块反混淆处理装置326对第一位元组(byte0’)执行一向左移1位元运算，同时被移出的位元又被补至最右边位元(即shinft lift1-bit)，该第一方向区块反混淆处理装置326对第二位元组(bytel)执行一向左移2位元运算，同时被移出的位元又被补至最右边位元(即shinft left2-bit)，同理对第三及第四位元组(byte2’及byte3’)执行向左移3位元运算及向左移4位元运算。该第一方向区块反混淆处理装置326对该快取线资料区执行完水平方向资料区块反混淆处理后，分别产生byte0、byte1、byte2及byte3。
由图4可知，当一储存在该存储器330中具有相当乱度的资料区块，其由于相当混乱，可避免被他人轻易破解或窥知其内容，但是该具有相当乱度的资料区块经由该区块混淆及反混淆处理装置320反混淆处理后，该快速存储器310即可获得一原先的资料而供该处理器核心300使用。
前述第三种子产生装置327用以产生一第三种子，而该地址混淆处理装置328是耦合至该快速存储器310的地址总线，以依据该第三种子而对该快速存储器310发出的地址进行混淆处理，如图5所示为一将已经前述二维区块混淆处理的快取线的资料区块的地址再经地址混淆处理后储存在存储器330中的情形，由图可知，一有序的资料经过二维区块混淆处理后，其储存地址再经地址混淆处理，外人更难窥知该存储器的内容。
该地址混淆处理装置328依据该地址总线上的r条地址线以产生一经混淆处理的地址，该地址总线可以挑选部分不进行混淆处理动作，如图6所示，若进行混淆处理的r条地址线为LSB，可让同一快取线的资料区块中的资料连续放置，若进行混淆处理的r条地址线为MSB，则可维持快取线的页(Page)的地址不变，其中，由于实际的存储器容量远较该处理器核心300所能使用的地址少很多，故该地址总线上的地址线数目q大于或等于该混淆处理后的地址线数目p。
图7是本发明的另一实施例，其更包含一预取装置340及一写入缓冲装置350，该预取装置340其是耦合至该快速存储器310与该第一方向区块反混淆处理装置323，以执行该快速存储器310读取预取的功能，该写入缓冲装置350其是耦合至该快速存储器310与该第一方向区块混淆处理装置323及第一方向区块反混淆处理装置326，以执行该快速存储器写入缓冲的功能。
应注意的是，上述诸多实施例仅是便于说明而举例而已，本发明所主张的权利范围自应以根据权利要求所述为准，而非仅限于上述实施例。
Claims (12)
1、一种以资料区块混淆处理来保护资料的处理器装置，其特征在于，该资料区块由复数资料所组成，该处理器装置包含：
一处理器核心，用以执行该处理器的指令及存取一存储装置的资料；
一快速存储器，耦合至该处理器核心，并储存有来自该存储装置的至少一资料区块，而提供一可供该处理器核心快速存取资料的存储空间；
一第一种子产生装置，用以产生一第一种子；
一第二种子产生装置，用以产生一第二种子；
一第一方向区块混淆处理装置，其耦合至该快速存储器的输出，以依据该第一种子来对该快速存储器的输出进行第一方向资料区块混淆处理；
一第二方向区块混淆处理装置，其耦合至该第一方向区块混淆处理装置的输出，以依据该第二种子来对该第一方向区块混淆处理装置的输出进行第二方向资料区块混淆处理，其中第一方向与第二方向是互相垂直；
一第二方向区块反混淆处理装置，其耦合至该存储装置，以依据该第二种子而对该存储装置的输出进行第二方向区块反混淆处理；以及
一第一方向区块反混淆处理装置，其耦合至该第二方向区块反混淆处理装置的输出，以依据该第一种子而对该第二方向区块反混淆处理装置的输出进行第一方向区块反混淆处理，并输出至该快速存储器。
2、根据权利要求1所述的以资料区块混淆处理来保护资料的处理器装置，其特征在于，其中该快速存储器为一快取存储器。
3、根据权利要求1所述的以资料区块混淆处理来保护资料的处理器装置，其特征在于，其中该快速存储器为一快取存储器，该资料区块为一快取线资料。
4、根据权利要求1所述的以资料区块混淆处理来保护资料的处理器装置，其特征在于，更包含：
一第三种子产生装置，用以产生一第三种子；
一地址混淆处理装置，其耦合至该快速存储器的地址总线，以依据该第三种子而对该快速存储器发出的地址进行混淆处理。
5、根据权利要求1所述的以资料区块混淆处理来保护资料的处理器装置，其特征在于，其更包含一预取装置，其是耦合至该快速存储器与该第一方向区块反混淆处理装置，以执行该快速存储器读取预取的功能。
6、根据权利要求1所述的以资料区块混淆处理来保护资料的处理器装置，其特征在于，其更包含一写入缓冲装置，其是耦合至该快速存储器与该第一方向区块混淆处理装置，以执行该快速存储器写入缓冲的功能。
7、根据权利要求4所述的以资料区块混淆处理来保护资料的处理器装置，其特征在于，其中该地址总线上的地址线数目等于该混淆处理后的地址线数目。
8、根据权利要求4所述的以资料区块混淆处理来保护资料的处理器装置，其特征在于，其中该地址总线上的地址线数目不等于该混淆处理后的地址线数目。
9、一种于处理器装置中以资料区块混淆处理来保护资料的方法，其特征在于，该资料区块由复数资料所组成，该处理器装置具有一快速存储器，其储存有来自一外部存储装置的至少一资料区块，而提供一可供该处理器装置快速存取资料的存储空间，该方法包含下列步骤：
(A)产生一第一种子及一第二种子，以决定混淆处理方式；
(B)当由该快速存储器写出资料区块至该存储装置时，执行步骤：(B1)依据该第一种子，以对该写出资料区块进行第一方向资料区块混淆处理；以及(B2)依据该第二种子，以对步骤(B1)所产生的资料区块进行第二方向资料区块混淆处理，其中第一方向与第二方向是互相垂直；以及
(C)当由该存储装置写入资料区块至该快速存储器时，执行步骤：(C1)依据该第二种子，以对该写入资料区块进行第二方向资料区块反混淆处理；以及(C2)依据该第一种子，以对步骤(C1)所产生的资料区块进行第一方向资料区块反混淆处理。
10、根据权利要求9所述的于处理器装置中以资料区块混淆处理来保护资料的方法，其特征在于，其更包含下列步骤：
(D)产生一第三种子；
(E)依据该第三种子对该快速存储器所发出的地址讯号进行混淆处理。
11、根据权利要求10所述的于处理器装置中以资料区块混淆处理来保护资料的方法，其特征在于，其中该混淆处理前的地址讯号宽度等于该混淆处理后的地址讯号宽度。
12、根据权利要求10所述的于处理器装置中以资料区块混淆处理来保护资料的方法，其特征在于，其中该混淆处理前的地址讯号宽度不等于该混淆处理后的地址讯号宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031330630A CN1293485C (zh) | 2003-07-23 | 2003-07-23 | 以资料区块混淆处理来保护资料的处理器装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031330630A CN1293485C (zh) | 2003-07-23 | 2003-07-23 | 以资料区块混淆处理来保护资料的处理器装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1570888A CN1570888A (zh) | 2005-01-26 |
| CN1293485C true CN1293485C (zh) | 2007-01-03 |
Family
ID=34470007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031330630A Expired - Fee Related CN1293485C (zh) | 2003-07-23 | 2003-07-23 | 以资料区块混淆处理来保护资料的处理器装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1293485C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103513958B (zh) | 2012-06-27 | 2017-01-25 | 上海芯豪微电子有限公司 | 高性能指令缓存系统和方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3043582A1 (de) * | 1980-11-19 | 1982-09-30 | Ewald von Prof. Dr. 6750 Kaiserslautern Puttkamer | Verfahren zum schutzh eines programms in einem nurlesespeicher gegen direktes kopieren |
| FR2702857A1 (fr) * | 1993-03-18 | 1994-09-23 | Antonini Pierre | Procédé et dispositif d'autorisation d'accès à un appareil comportant un système informatique d'exploitation. |
| JP2001265658A (ja) * | 2000-03-06 | 2001-09-28 | Kenji Ko | 非揮発性保存装置内容秘密保持方法と非揮発性保存装置内容秘密保持構造 |
| GB2367657A (en) * | 2000-05-17 | 2002-04-10 | Hou Chien Tzu | Flash memory contents protection by use of a data and address scrambling IC |
| WO2002041151A1 (fr) * | 2000-11-16 | 2002-05-23 | Gemplus | Procede et dispositif de securisation d'un traitement de donnees |
| CN1378144A (zh) * | 2001-03-30 | 2002-11-06 | 华邦电子股份有限公司 | 可保护只读存储器数据的密码保护电路 |
| CN1425987A (zh) * | 2001-12-10 | 2003-06-25 | 中国科学院软件研究所 | 强化错乱的分组密码加密方法 |
-
2003
- 2003-07-23 CN CNB031330630A patent/CN1293485C/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3043582A1 (de) * | 1980-11-19 | 1982-09-30 | Ewald von Prof. Dr. 6750 Kaiserslautern Puttkamer | Verfahren zum schutzh eines programms in einem nurlesespeicher gegen direktes kopieren |
| FR2702857A1 (fr) * | 1993-03-18 | 1994-09-23 | Antonini Pierre | Procédé et dispositif d'autorisation d'accès à un appareil comportant un système informatique d'exploitation. |
| JP2001265658A (ja) * | 2000-03-06 | 2001-09-28 | Kenji Ko | 非揮発性保存装置内容秘密保持方法と非揮発性保存装置内容秘密保持構造 |
| GB2367657A (en) * | 2000-05-17 | 2002-04-10 | Hou Chien Tzu | Flash memory contents protection by use of a data and address scrambling IC |
| WO2002041151A1 (fr) * | 2000-11-16 | 2002-05-23 | Gemplus | Procede et dispositif de securisation d'un traitement de donnees |
| CN1378144A (zh) * | 2001-03-30 | 2002-11-06 | 华邦电子股份有限公司 | 可保护只读存储器数据的密码保护电路 |
| CN1425987A (zh) * | 2001-12-10 | 2003-06-25 | 中国科学院软件研究所 | 强化错乱的分组密码加密方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1570888A (zh) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7406174B2 (en) | System and method for n-dimensional encryption | |
| US20190146704A1 (en) | Data Storage Device and Methods for Processing Data in the Data Storage Device | |
| CN112149151A (zh) | 用于微架构流水线的存储器加载单元和存储单元的加密计算引擎 | |
| US10635400B2 (en) | Seed generation | |
| US8667301B2 (en) | Obfuscating transformations on data array content and addresses | |
| US10387305B2 (en) | Techniques for compression memory coloring | |
| WO2017112336A1 (en) | Techniques for data storage protection and integrity checking | |
| KR20210024667A (ko) | 컴퓨터 프로세서의 키 관리 | |
| WO2001079969A2 (en) | Tamper resistant software | |
| WO2017112282A1 (en) | Memory integrity with error detection and correction | |
| CN1841346A (zh) | 处理器、存储器装置、计算机系统以及传输数据的方法 | |
| KR20160085884A (ko) | 중복 제거 기반 데이터 보안 | |
| US10095635B2 (en) | Securing information relating to data compression and encryption in a storage device | |
| US10043573B2 (en) | Apparatus and method for endurance friendly programming using lower voltage thresholds | |
| US20150356054A1 (en) | Data processor and method for data processing | |
| Qiao et al. | An FPGA-based BWT accelerator for Bzip2 data compression | |
| US8677123B1 (en) | Method for accelerating security and management operations on data segments | |
| CN1293485C (zh) | 以资料区块混淆处理来保护资料的处理器装置及方法 | |
| CN1648881A (zh) | 加密装置、加密系统、解密装置和半导体系统 | |
| US10698839B2 (en) | Seed scrambling | |
| CN1588328A (zh) | 数据加密/解密方法及其装置 | |
| CN109471809B (zh) | 一种芯片的flash加密保护方法、装置、flash控制器及芯片 | |
| CN1641522A (zh) | 计算机硬盘数据加密方法及其装置 | |
| CN1425986A (zh) | 自动压缩/解压缩文件系统及其压缩算法 | |
| TWI747532B (zh) | 記憶體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070103 Termination date: 20150723 |
|
| EXPY | Termination of patent right or utility model |