CN1279448A - 卷积处理方法及装置 - Google Patents
卷积处理方法及装置 Download PDFInfo
- Publication number
- CN1279448A CN1279448A CN00119334A CN00119334A CN1279448A CN 1279448 A CN1279448 A CN 1279448A CN 00119334 A CN00119334 A CN 00119334A CN 00119334 A CN00119334 A CN 00119334A CN 1279448 A CN1279448 A CN 1279448A
- Authority
- CN
- China
- Prior art keywords
- data
- cumulative
- image data
- convolution
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
- G06F17/153—Multidimensional correlation or convolution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Complex Calculations (AREA)
Abstract
一种进行卷积处理的方法及装置,其中包括:分割成成为图象数据的抽样间隔的倍数的任意区域而设置掩码;生成图象数据中的卷积处理对象像素的累积图象数据,并获得对应于掩码各段的对应区域累加数据;将各对应区域累加数据和掩码对应的各段的值相乘后全部进行累加,作为卷积对象像素的卷积值输出。
Description
本发明涉及为了用摄像器进行检查等而进行的图象处理中的卷积处理。
在图象处理中,所谓卷积就是在数字排列的影响函数核(Kernel)与图象数据之间进行的运算。使图象数据的每个像素与影响函数核的排列中心(以下简称影响函数核中心)一致,将影响函数核的各个值分别乘以与影响函数核区域相同区域的图象数据的各数据之后,对其全部进行累加,把依据该像素的结果值进行输出的运算过程称为卷积。
虽然影响函数核是数值的排列,但是用于对滤波器等的图象数据进行处理时,影响函数核被称作掩码。设图象数据的各像素值为I(x,y),设掩码的大小为(2m+1)×(2n+1),同时设掩码的值(以下简称掩码值)为M(x,y),那么对于各像素的运算结果值,可以用式1表示。
[式1]
这时,图象数据的指数在区域以外的情况下,一般为0值。掩码值M(x,y)的指数用正值表示。
图1表示这种计算过程的一维的例。
在进行图象处理的检查过程中,一般使用滤波器,此时随着掩码大小的不同,输出图象的质量也不同的情况经常发生。在掩码的大小变大的情况下,运算结果由于图象数据的噪声分量而变弱,因为使用者可以调整的数值变多,所以能得到更正确的结果值。但是,在运算过程中,因为必须按照掩码的大小对每个像素进行一定次数的乘法和加法运算,所以如果掩码的大小增大,则快速运算所需要的时间长。因此,实际上掩码的大小受到限制。
众所周知,在卷积运算过程中,使各像素和与其对应的值相乘并对那些乘得的值进行累加,求得各像素的结果值。但是,若掩码的大小增大,则存在计算量急剧增加的问题。因此,为了解决这样的问题,提出了将二维掩码分成一维掩码,或使用高速硬件尝试进行实时计算的发明。
其中,在使用硬件的现有的方法中,在美国专利5,119,444号中,作为发明的一部分,进行使用硬件的拉普拉斯算符和高斯算符的复制。在此,连续使用最简单形态的拉普拉斯算符滤波器和两项形态的滤波器共三个滤波器,构成复制了7×7高斯算符的硬件。
图2是表示在现有的方法中使用延迟器(delay)存储获取图象数据时,卷积对象像素的数据和位于该对象像素周围的像素(以下称周围像素)的数据的图。这里,标号42是作为进行摄像的摄像器的扫描型电子显微镜(Scanning Electron Microscope,SEM)、43是将用SEM42获得的模拟图象信号变换成与其对应的数字图象数据的模拟/数字变换器、44是输出图形补偿用的补偿数据的图形补偿器。而且,标号51及52是开关、50是延时器、45至49是将分别与上述开关51和52连通后的累加图象数据的信号及分别与多个延时器50连通后的信号存储到锁存器中用的输出线路。
图3是以硬件形式表示以下过程的图:在由图2获得的五个数据中,通过累加电路60、61、64累加周围像素的数据,通过移相器66使除了用累加电路60、61累加过的四个数据以外的对象像素的数据进行乘法运算后,用减法器68对这两个值进行减法运算求拉普拉斯算符的过程。
图4是以硬件形式表示以下过程的图:使用延时器78、79将由图3获得的数字图象信号延迟规定的电平,获得必要的数据,用累加电路70、74和移相器72、77求一维高斯算符的过程。
另外,图5是以硬件形式表示用图4所示的电路求7n×7n高斯算符的过程。
但是,这样的现有的卷积处理,因为依靠硬件的结构来提高处理速度,所以不易变更,因此很难实现滤波器等,存在不易修改的缺点。
另外,在实时计算中,为了提高计算结果的质量,在必须增大掩码的大小的情况下,硬件的速度成为问题,存在费用增大的缺点。
本发明正是为解决由上述现有的卷积处理方法及装置产生的各种问题而提出的。即,本发明是鉴于卷积用的掩码的尺寸越大,检查的可靠性越好,但由于处理时间长,在现实中不能实现而提出的,其目的在于提供一种与掩码的尺寸无关且能高速进行卷积处理的方法及装置。
为了解决上述课题,本发明的第一方面是一种进行图象数据与掩码的卷积处理的卷积处理方法,该方法包括如下几个过程:
分割成成为图象数据的抽样间隔的倍数的任意区域而设定掩码的掩码设定过程;
生成图象数据的各像素的累积图象数据并存储到存储器中的累积图象数据的生成过程;
从累积图象数据中,获得对应于掩码各段区域的累积图象数据的区域即获得对应区域的累加数据的对应区域累加数据获得过程;以及
将获得的对应区域累加数据和对应于对应区域的掩码各段的值相乘后,对全部各乘得的结果进行累加,并作为卷积对象像素的卷积值输出的卷积计算过程。
另外,为了解决上述课题,发明的第二方面是在上述第一方面的结构中,存储上述累积图象数据用的存储器的大小是当全部累积图象数据具有最大值时能够存储这些累加数据的大小。
另外,为了解决上述课题,发明的第三方面是一种进行图象数据和掩码的卷积处理的卷积处理装置,它包括:
将由摄像器输入的图象变换成数字图象数据,将该变换后的数字图象数据中作为累积对象像素数据的电流像素数据和从电流像素所属的作为水平行的电流水平行的原点到作为前一次累积对象像素的前一次像素为止的累积数据相加,将该加得的结果值和与现在的电流像素的前一水平行中的电流像素位于同一水平方向的像素的累积图象数据相加,将由图象原点和电流像素构成的四边形区域的各数据累积后,生成累积图象数据的累积图象数据生成装置;
从用累积图象数据生成装置生成的累积图象数据中,抽出规定个数的部分区域数据,有选择地对其进行加法及减法运算,获得对应区域的图象的累加数据,同时输出对应于对应区域的掩码段的值的对应区域累加数据获得装置;以及
将由对应区域累加数据获得装置获得的各对应区域累加数据和对应的掩码段的值相乘,累加全部乘得的结果,将该结果值作为卷积对象像素的卷积值输出的卷积值输出装置。
另外,为了解决上述课题,发明的第四方面是在上述第三方面的结构中,上述累积图象数据生成装置由以下各部分构成:
将由摄像器的输入的图象变换成数字值,作为图象数据f(x,y)输出的图象数据输出器;
对图象数据f(x,y)中作为累积图象数据的电流像素数据和暂时存储前一次累积计算的直至前一次像素为止的该水平行的数据的累积值的前一次累积图象数据存储器的输出数据进行累加的第一累加器;
存储第一累加器求得的累加值的缓冲器;
存储电流像素所属的水平行的前一水平行中与电流像素位于同一水平方向的像素的累积图象数据的前一行累积图象数据存储器;
对从缓冲器输出的图象数据和从前一行累积图象数据存储器输出的前一行累积图象数据进行累加,累积由图象原点和电流像素构成的四边形区域的各数据的第二累加器;以及
将第二累加器的累加结果作为累积图象数据存储的累积图象数据存储器。
另外,为了解决上述课题,发明的第五方面是在上述第三方面的结构中,上述对应区域累加数据获得装置由以下各部分构成:从用上述累积图象数据生成装置生成的累积图象数据(Fxy(x,y))中抽出必要的四个部分区域数据Fxy(x2,y2)、Fxy(x1,y1)、Fxy(x1,y2)、Fxy(x2,y1)的第一至第四部分区域抽出器;对抽出的四个部分区域数据Fxy(x2,y2)、Fxy(x1,y1)、Fxy(x1,y2)、Fxy(x2,y1)中的两个部分区域之间分别进行累加的第三累加器及第四累加器;从第三累加器输出的数据减去第四累加器输出的数据的减法器;将减法器的输出作为对应区域累加数据Fxy(x1,y1)、Fxy(x2,y2)输出的对应区域累加数据输出器;以及输出对应于对应区域的掩码段的值用的掩码对应段值输出器。
另外,为了解决上述课题,发明的第六方面是在上述第三方面的结构中,上述卷积值输出装置由以下各部分构成:将从上述对应区域累加数据获得装置中获得的多个对应区域累加数据Fxy(x1,y1,x2,y2)……Fxy(xm,ym,xn,yn)和对应于该多个对应区域的掩码各段的值(V(1),V(2),……V(n))分别相乘的多个乘法器;对多个乘法器的各输出数据进行累加的累加器;以及将累加器的输出数据作为卷积对象像素的卷积值输出的卷积值输出器。
图1是说明一维卷积处理的一例的图。
图2是表示在现有的方法中,在获得图象数据时使用延迟器(delay)存储卷积对象像素的数据和位于该对象像素周围的像素的数据的图。
图3是以硬件的形式表示以下过程的图:在由图2获得的五个数据中,通过累加电路60、61、64累加周围像素的数据,通过移相器66将除了用累加电路60、61累加后的四个数据以外的对象像素数据相乘后,用减法器68使该两个值相减而求拉普拉斯算符的过程。
图4是以硬件的形式表示以下过程的图:使用延迟器78、79将由图3获得的数字图象信号延迟规定的电平获得必要的数据,使用累加电路70、74和移相器72、77求一维高斯算符的过程。
图5是以硬件的形式表示用图4所示的电路求7n×7n高斯算符的过程。
图6是说明作为构成本发明的实施例的卷积处理方法的一部分的掩码简化过程,即,掩码的数字计数化的方法的图。
图7是表示累积图象数据的例图。
图8是表示进行卷积的图象数据的图。
图9是图8所示的图象数据的累积图象数据。
图10表示掩码值的一例。
图11是表示将图9所示的掩码值分离成两个段的图。
图12表示现有的卷积运算过程。
图13是表示将掩码分成不同段的本实施例的卷积运算过程的图。
图14是表示在现有的卷积运算过程中为了获得对象像素的结果值,如图12所示,对乘得的值进行累加的过程的图。
图15是表示在本实施例中为了获得对象像素的结果值,如图13所示,对乘得的值累加的过程的图。
图16是表示本发明的卷积处理装置的实施例的结构框图。
图17是表示适用于本实施例的结构的拉普拉斯算符高斯处理的例图。
图18是卷积结果值的比较图。
以下用附图详细说明本发明的最佳实施例。
图6是说明作为构成本发明的实施例的卷积处理方法的一部分的掩码简化过程的图。即,表示掩码的数字计数化的方法的图。
其中,图6(a)是一般情况下用与图象数据的抽样间隔相同抽样的掩码对理论的掩码完成运算的情况,说明现有的卷积处理中的掩码数字计数化的方法。
在本实施例中,如图6(b)所示,设定分割成作为图象数据的抽样间隔的倍数的任意区域的掩码。此时掩码的段数与现有的方法相同,或者为较小的数。
在二维的情况下,关于影响函数核中心而呈对称结构的掩码值使四边形形状的各段变形,呈堆积放置的棱锥状形态。为了灵活运用这些累积数据,若将掩码值相乘的区域作成四边形形状,则能减少计算量。
下面,说明累积图象数据。累积图象数据是把存在于由全部图象数据的原点(以下简称图象原点)和累积对象像素构成的四边形区域内部的各像素的亮度值等数据累积后的数据。它可以用下面的式2表示。在式2中,Fxy(x,y)是累积图象数据。
[式2]
图7表示累积图象数据的例子。若对图7(1)所示的图象数据的各像素进行累积处理,则能获得图7(2)所示的数据。另外,若再一次对7(2)所示的数据进行累积处理,则能获得图7(3)所示的数据。
这样累积处理时,存储累积图象数据用的存储器的大小,必须是在全体数据具有最大值时能存储全体累加数据的大小。例如,如果用512×512的数据,因为可能存储的最大值必须表示255×512×512,所以每个像素必须为26位,因此,为了存储全部数据,存储器需要1M字节的大小。
例如,设掩码的大小为5×5,设掩码的段数为5,同时设掩码值为从M(1,1)到M(5,5)。如果设卷积处理的对象像素的数据及周围像素的数据为I(1,1)到I(5,5),则由于使影响函数核中心一致,所以卷积对象像素的数据成为I(3,3)。此时的卷积处理的结果值G用式3计算。
[式3]
此时,若掩码如上简化,则掩码能表示为三段,此时的掩码值为三个。
即:
掩码的中心:M(3,3)=V(1)
其下一段:M(2,3),M(2,3),M(2,4),M(3,2),M(3,4),M(4,2),M(4,3),M(4,4)=V(2)
最后的段:掩码值全部是V(3)
因此,上式3变为G=I(3,3)×V(1,1)+[I(2,2)+I(2,3)+I(2,4)+I(3,2)+I(3,4)+I(4,2)+I(4,3)+I(4,4)]×V(2)+[I(1,1)+I(1,2)+I(1,3)+I(1,4)+I(1,5)+I(2,1)+I(2,5)+I(3,1)+I(3,5)+I(4,1)+I(4,5)+I(5,1)+I(5,2)+I(5,3)+I(5,4)+I(5,5)]×V(3),而且,可以写成式4的形式。
[式4]
因此,用上述的累积图象数据,简单地计算对应区域的数据的累加,如果用以前具有的掩码段之间的差异值,则能极大地缩短卷积时间。
即,使掩码值变形,以便分成数个段表示,如果划分各段的值,用下一段进行一部分计算,则计算过程极大地减少。由图8至图15表示了这点。
其中,图8是表示进行卷积的图象数据的图。图9是图8所示的图象数据的累积图象数据。图10表示掩码值,图11是表示将图9所示的掩码值的掩码分离成两个段的图。图12表示现有的卷积运算过程,图13是表示将掩码划分成各段后的本实施例的卷积运算过程的图。另外,图14表示为了用现有的卷积运算过程获得对象像素的结果值,对用图12所示乘得的值进行累加的过程。图15表示在本实施例中为了获得对象像素的结果值,对图13所示的乘得的值进行累加的过程。
用现有的方法和本实施例的方法对二维数据的计算量进行比较,则如下所述。若设成为对象的图象数据的大小为M×N、掩码的大小为m×n,则在现有的方法中,因为对于每个卷积对象像素必须进行相当于掩码大小的次数的乘法和加法运算,所以要进行M×N×(m×n次乘法及m×n次加法运算)。
在本实施例的方法中,在掩码的段数最大的情况下,因为对每M×N×2个对象像素必须进行只相当于掩码的段数的次数的3次加法运算和1次乘法运算,所以需要[2次加法运算+(3次加法及1次乘法运算)×掩码的段数]。因此,如果掩码的大小是13×13,因为大概有24倍乘法、7倍加法的计算量的差异,所以如果采用本实施例,则运算所需要的时间可以极大地减少。因此,利用本实施例的方法与使用现有方法的情况相比,运算时间极大地缩短,在必要的范围内能有效地使用高速处理,又因为能使用大的掩码,所以能提高滤波器等的处理结果的正确性。
图16是表示本发明的卷积处理装置的实施例的结构框图。
这里,标号100是这样一种累积图象数据生成装置:将由摄像器输入的图象变换成数字图象数据,将该变换后的数字图象数据中作为累积对象像素的电流像素数据、和从电流像素所属的作为水平行的电流水平行的原点到作为前一次累积对象像素的前一次像素为止的累积数据相加,将该加得的结果值和与在现在像素的前一水平行中的电流像素位于同一水平方向的像素的累积图象数据相加,将由图象原点和电流像素构成的四边形区域的各数据相加后,生成累积图象数据。
累积图象数据的生成装置100包括以下几部分:将由照相机等摄像器输入的图象数据变换成数字值作为图象数据f(x,y)输出的图象数据输出器111;对图象数据f(x,y)中作为累积对象像素的电流像素数据、和暂时存储前一次累积处理计算的直至前一次累积对象像素为止的该水平行的各数据的累积值的前一次累积图象数据存储器112的输出数据进行累加的第一累加器113;存储第一累加器113的累加值的缓冲器114;存储了电流像素所属的水平行的前一水平行中与电流像素位于同一水平方向的像素的累积图象数据的前一行累积图象数据存储器117;将从缓冲器114输出的数据和从前一行累积图象数据存储器117输出前一行累积图象数据相加、累积由图象原点和电流像素构成的四边形区域内的各数据的第二累加器115;以及将第二累加器115的累加结果作为累积图象数据存储的累积图象数据存储器116。
另外,标号200是获得对应区域累加数据的装置,用来从累积图象数据生成装置100生成的累积图象数据Fxy(x,y)中抽出规定个数的部分区域数据Fxy(x2,y2)、Fxy(x1,y1)、Fxy(x1,y2)、Fxy(x2,y1),有选择地对其进行加法及减法运算,获得对应区域(x1,y1,x2,y2)的累加数据Fxy(x1,y1,x2,y2),同时输出对应于对应区域(x1,y1,x2,y2)的掩码段的值。
对应区域累加数据获得装置200包括以下几部分:从上述累积图象数据生成装置100生成的累积图象数据(Fxy(x,y))中抽出必要的四个部分区域数据Fxy(x2,y2)、Fxy(x1,y1)、Fxy(x1,y2)、Fxy(x2,y1)的第一至第四部分区域抽出器211、212、213、214;对抽出的四个部分区域数据Fxy(x2,y2)、Fxy(x1,y1)、Fxy(x1,y2)、Fxy(x2,y1)之间的两个部分区域数据分别进行累加的第三累加器215及第四累加器216;从第三累加器215输出的数据减去第四累加器216输出的数据的减法器217;将减法器217的输出作为对应区域累加数据Fxy(x1,y1)、Fxy(x2,y2)输出的对应区域累加数据输出器218;以及输出对应于对应区域(x1,y1,x2,y2)的掩码段的值用的掩码对应段值输出器219。
另外,标号300是这样一种装置:将从对应区域累加数据获得装置200中获得的对应区域(x1,y1,x2,y2)的对应区域累加数据Fxy(x1,y1,x2,y2)和对应的掩码对应段的值相乘,累加对应区域的所有乘得的结果值,将该结果值作为对象像素的卷积值输出的卷积值输出装置。卷积值输出装置300包括以下几个部分:将从对应区域累加数据获得装置200获得的多个对应区域累加数据Fxy(x1,y1,x2,y2)……Fxy(xm,ym,xn,yn)和对应于该多个对应区域的掩码对应段的值(V(1),V(2),……V(n))分别相乘的多个乘法器301;对多个乘法器301输出的各数据进行累加的累加器321;以及将累加器321输出的数据作为对象像素的卷积值输出的卷积值输出器331。
首先,累积图象数据生成装置100内的图象数据输出器111将由照相机等摄像器输入的图象变换成数字值,作为图象数据f(x,y)输出,第一累加器113对从前一个累积图象数据存储器112中获得的电流水平行的原点到前一个像素为止的像素数据的累积值和由图象数据输出器111输出的电流像素的数据进行累加。将该结果值暂时存储在缓冲器114内。第二累加器115通过对缓冲器114输出的图象数据和前一行累积图象数据存储器117输出的前一行累积图象数据进行累加,累积由电流像素和图象原点构成的四边形区域的各图象数据。而且该结果值存储在累积图象数据存储器116中,由此生成累积图象数据。
这样生成的累积图象数据输入到对应区域累加数据获得装置200中,对应区域累加数据获得装置200内的第一至第四部分区域抽出器211~214从累积图象生成装置100生成的累积图象数据中,抽出必要的四个部分区域。而且,第三累加器215和第四累加器216对上述抽出的四个部分区域数据在分别两个部分区域之间进行累加。然后,用减法器从第三累加器215输出的数据减去第四累加器216输出的数据。减法器217的输出是通过对应区域累加数据输出器218输出的。而且,对应区域累加数据获得装置200,在获得了上述对应区域累加数据的情况下,通过掩码对应段值输出器219输出对应于该对应区域的掩码段的值。
用卷积值输出装置300内的乘法器301使这样输出的对应区域累加数据和掩码对应段的值相乘,用累加器321对该结果值和另一个乘法器的输出数据进行累加后,将该结果值作为对象像素的卷积值并通过卷积值输出器331输出。
在以上说明中,虽然说明了对于一个对象像素的卷积值的计算过程,但实际上,多次重复上述的卷积处理过程,就获得一个图象数据所有的卷积值。
另外,由于硬件结构的不同,在累积图象数据的生成过程中,能与获得数字图象数据同时进行,在计算了不小于掩码大小的累积图象数据以后,对应区域累加数据的获得过程和卷积值的输出过程往往在单独的过程中进行。
图17是表示适用于本实施例的结构的拉普拉斯算符高斯处理的例图。其中,图17a表示处理前的图象数据。图17b是利用现有的卷积处理方法获得的卷积值,图17c是利用本实施例的卷积处理方法获得的卷积值,图18是卷积值的比较图。
图18所示的例是平均值约为131、中心部位的值是相差4左右的亮点的图象处理结果。从图18可知,本实施例的处理方法与现有的方法没有太大的差异。
如上所述,如果采用本发明,在卷积处理中,就可以得到与掩码的大小无关且能进行高速卷积处理的效果。
Claims (6)
1.一种卷积处理方法,它是进行图象数据和掩码的卷积处理的卷积处理方法,其特征在于包括:
分割成成为图象数据的抽样间隔的倍数的任意区域而设定掩码的掩码设定过程;
生成图象数据的各像素的累积图象数据并存储到存储器中的累积图象数据的生成过程;
从累积图象数据中,获得对应于掩码各段区域的累积图象数据的区域即获得对应区域的累加数据的对应区域累加数据获得过程;以及
将获得的对应区域累加数据和对应于对应区域的掩码各段的值相乘后,对各乘得的结果全部进行累加并作为卷积对象像素的卷积值而输出的卷积计算过程。
2.根据权利要求1所述的卷积处理方法,其特征在于:存储上述累积图象数据用的存储器的大小是在全部累积图象数据具有最大值时能够存储这些累加数据。
3.一种卷积处理装置,它是进行图象数据和掩码的卷积处理的卷积处理装置,其特征在于包括:
将由摄像器输入的图象变换成数字图象数据,将该变换后的数字图象数据中作为累积对象像素数据的电流像素数据、和从电流像素所属的作为水平行的电流水平行的原点到作为上一次累积对象像素的上一次像素为止的累积数据相加,将该加得的结果值和与电流像素的前一水平行中的电流像素位于同一水平方向的像素的累积图象数据相加,将由图象原点和电流像素构成的四边形区域的各数据累积后,生成累积图象数据的累积图象数据生成装置;
从用累积图象数据生成装置生成的累积图象数据中,抽出规定个数的部分区域数据,有选择地对其进行加法及减法运算,获得对应区域累加数据,同时输出对应于对应区域的掩码段的值的对应区域累加数据获得装置;以及
将对应区域累加数据获得装置获得的各对应区域累加数据和对应的掩码段的值相乘,累加全部乘得的结果,将该结果值作为卷积对象像素的卷积值输出的卷积值输出装置。
4.根据权利要求3所述的卷积处理装置,其特征在于上述累积图像数据生成装置包括:
将由摄像器的输入的图象变换成数字值,作为图象数据f(x,y)输出的图象数据输出器;
对图象数据f(x,y)中作为累积图象数据的电流像素数据、和暂时存储前一次累积计算的直至前一次像素为止的水平行的数据的累积值的前一次累积图象数据存储器的输出数据进行累加的第一累加器;
存储第一累加器求得的累加值的缓冲器;
存储电流像素所属的水平行的前一水平行中与电流像素位于同一水平方向的像素的累积图象数据的前一行累积图象数据存储器;
对从缓冲器输出的图象数据和从前一行累积图象数据存储器输出的前一行累积图象数据进行累加,累积由图象原点和电流像素构成的四边形区域的各数据的第二累加器;以及
将第二累加器的累加结果作为累积图象数据存储的累积图象数据存储器。
5.根据权利要求3所述的卷积处理装置,其特征在于上述对应区域累加数据获得装置包括:
从用上述累积图象数据生成装置生成的累积图象数据(Fxy(x,y))中抽出必要的四个部分区域数据Fxy(x2,y2)、Fxy(x1,y1)、Fxy(x1,y2)、Fxy(x2,y1)的第一至第四部分区域抽出器;
对抽出的四个部分区域数据Fxy(x2,y2)、Fxy(x1,y1)、Fxy(x1,y2)、Fxy(x2,y1)中的两个部分区域数据分别进行累加的第三累加器及第四累加器;
从第三累加器输出的数据减去第四累加器输出的数据的减法器;
将减法器的输出作为对应区域累加数据Fxy(x1,y1)、Fxy(x2,y2)输出的对应区域累加数据输出器;以及
输出对应于对应区域的掩码段的值用的掩码对应段值输出器。
6.根据权利要求3所述的卷积处理装置,其特征在于上述卷积值输出装置包括:
将从上述对应区域累加数据获得装置中获得的多个对应区域累加数据Fxy(x1,y1,x2,y2)……Fxy(xm,ym,xn,yn)和对应于该多个对应区域的掩码各段的值(V(1),V(2),……V(n))分别相乘的多个乘法器;
对多个乘法器的各输出数据进行累加的累加器;以及
将累加器的输出数据作为卷积对象像素的卷积值输出的卷积值输出器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990025717A KR100298327B1 (ko) | 1999-06-30 | 1999-06-30 | 고속 컨벌루션 처리 방법 및 그 장치 |
KR25717/1999 | 1999-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1279448A true CN1279448A (zh) | 2001-01-10 |
CN1235176C CN1235176C (zh) | 2006-01-04 |
Family
ID=19597612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001193341A Expired - Fee Related CN1235176C (zh) | 1999-06-30 | 2000-06-28 | 使用掩码表的图像测试方法及装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6643412B1 (zh) |
KR (1) | KR100298327B1 (zh) |
CN (1) | CN1235176C (zh) |
TW (1) | TW504657B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101685540A (zh) * | 2008-09-26 | 2010-03-31 | 阿克塞斯股份公司 | 视频分析 |
CN109313723A (zh) * | 2018-01-15 | 2019-02-05 | 深圳鲲云信息科技有限公司 | 人工智能卷积处理方法、装置、可读存储介质、及终端 |
CN110399591A (zh) * | 2019-06-28 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 基于卷积神经网络的数据处理方法和装置 |
CN113189634A (zh) * | 2021-03-02 | 2021-07-30 | 四川新先达测控技术有限公司 | 一种类高斯成形方法 |
US11874898B2 (en) | 2018-01-15 | 2024-01-16 | Shenzhen Corerain Technologies Co., Ltd. | Streaming-based artificial intelligence convolution processing method and apparatus, readable storage medium and terminal |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7580965B2 (en) * | 2002-09-27 | 2009-08-25 | Texas Instruments Incorporated | Discrete-time convolution cycle reduction with programmable digital signal processor |
US20070227409A1 (en) * | 2006-03-29 | 2007-10-04 | Ching-Shan Chu | UPS uninterruptible power supply mobile computer table structure |
TWI382351B (zh) * | 2009-03-20 | 2013-01-11 | Ind Tech Res Inst | 具積分影像輸出之影像感測器 |
US8130229B2 (en) | 2009-11-17 | 2012-03-06 | Analog Devices, Inc. | Methods and apparatus for image processing at pixel rate |
US9654742B2 (en) * | 2012-11-30 | 2017-05-16 | Safety Management Services, Inc. | System and method of automatically determining material reaction or sensitivity using images |
TWI634436B (zh) * | 2016-11-14 | 2018-09-01 | 耐能股份有限公司 | 緩衝裝置及卷積運算裝置與方法 |
CN108073550A (zh) * | 2016-11-14 | 2018-05-25 | 耐能股份有限公司 | 缓冲装置及卷积运算装置与方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151953A (en) * | 1990-12-10 | 1992-09-29 | Harris Corporation | Single chip 2-D convolver |
US5948053A (en) * | 1996-09-02 | 1999-09-07 | Yamaha Corporation | Digital signal processor architecture using signal paths to carry out arithmetic operations |
US6215908B1 (en) * | 1999-02-24 | 2001-04-10 | Intel Corporation | Symmetric filtering based VLSI architecture for image compression |
-
1999
- 1999-06-30 KR KR1019990025717A patent/KR100298327B1/ko not_active IP Right Cessation
- 1999-10-06 US US09/413,490 patent/US6643412B1/en not_active Expired - Fee Related
-
2000
- 2000-05-26 TW TW089110247A patent/TW504657B/zh not_active IP Right Cessation
- 2000-06-28 CN CNB001193341A patent/CN1235176C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101685540A (zh) * | 2008-09-26 | 2010-03-31 | 阿克塞斯股份公司 | 视频分析 |
CN101685540B (zh) * | 2008-09-26 | 2013-10-30 | 安讯士有限公司 | 视频分析 |
CN109313723A (zh) * | 2018-01-15 | 2019-02-05 | 深圳鲲云信息科技有限公司 | 人工智能卷积处理方法、装置、可读存储介质、及终端 |
CN109313723B (zh) * | 2018-01-15 | 2022-03-15 | 深圳鲲云信息科技有限公司 | 人工智能卷积处理方法、装置、可读存储介质、及终端 |
US11874898B2 (en) | 2018-01-15 | 2024-01-16 | Shenzhen Corerain Technologies Co., Ltd. | Streaming-based artificial intelligence convolution processing method and apparatus, readable storage medium and terminal |
CN110399591A (zh) * | 2019-06-28 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 基于卷积神经网络的数据处理方法和装置 |
CN110399591B (zh) * | 2019-06-28 | 2021-08-31 | 苏州浪潮智能科技有限公司 | 基于卷积神经网络的数据处理方法和装置 |
CN113189634A (zh) * | 2021-03-02 | 2021-07-30 | 四川新先达测控技术有限公司 | 一种类高斯成形方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1235176C (zh) | 2006-01-04 |
KR100298327B1 (ko) | 2001-11-01 |
US6643412B1 (en) | 2003-11-04 |
TW504657B (en) | 2002-10-01 |
KR20010004946A (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | Multi-scale residual network for image super-resolution | |
CN1235176C (zh) | 使用掩码表的图像测试方法及装置 | |
CN1220365C (zh) | 屏幕校正方法和图像拾取装置 | |
US4698843A (en) | Method for compensating for void-defects in images | |
CN112508808A (zh) | 基于生成对抗网络的ct双域联合金属伪影校正方法 | |
CN111107274B (zh) | 一种图像亮度统计方法及成像设备 | |
CN101065065A (zh) | X射线ct装置和图像处理装置 | |
CN112633470A (zh) | 优化神经网络卷积残差结构的方法、系统、设备及介质 | |
CN1292385C (zh) | 校正由图像检测器所取得的图像数据的装置及方法 | |
US6876778B2 (en) | Edge enhancement method and apparatus in digital image scalar-up circuit | |
CN1317884C (zh) | 一种实现图像整数倍放大的方法 | |
CN1440192A (zh) | 边缘校正方法和装置 | |
CN1525387A (zh) | 检测图像模糊性的设备和方法 | |
US7522190B2 (en) | Image detection processing device for calculating the moments of image data | |
CN1115639C (zh) | 数据转换装置和方法 | |
JP4523104B2 (ja) | 画像検出処理装置 | |
JP3209420B2 (ja) | 畳み込み処理方法及び装置 | |
CN1637591A (zh) | 图像处理装置和图像处理方法 | |
JPH11339017A (ja) | ナンバープレート認識装置 | |
JP4982393B2 (ja) | 画像フィルタリング装置、画像フィルタリングプログラム、画像フィルタリング方法及び超音波診断装置 | |
EP1526713A3 (en) | Image-capturing apparatus | |
Chowdhury et al. | Single image super-resolution via cascaded parallel multisize receptive field | |
US7860338B2 (en) | Method of processing, for example of inserting contours of a digital image and corresponding device | |
CN1190754C (zh) | 基于子空间分解的高效数字图像大尺度放大方法 | |
CN1659593A (zh) | 累积直方图的计算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060104 |