CN1276362C - 用于多处理器系统中的片上数据传输的方法和系统 - Google Patents

用于多处理器系统中的片上数据传输的方法和系统 Download PDF

Info

Publication number
CN1276362C
CN1276362C CN200310119558.3A CN200310119558A CN1276362C CN 1276362 C CN1276362 C CN 1276362C CN 200310119558 A CN200310119558 A CN 200310119558A CN 1276362 C CN1276362 C CN 1276362C
Authority
CN
China
Prior art keywords
data
processor
cache memory
request
catalogue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200310119558.3A
Other languages
English (en)
Other versions
CN1530842A (zh
Inventor
迈克尔·N·戴
查尔斯·R·约翰斯
詹姆斯·A·卡尔
刘培军
戴维·希比
尚·Q·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1530842A publication Critical patent/CN1530842A/zh
Application granted granted Critical
Publication of CN1276362C publication Critical patent/CN1276362C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

为了改善计算机系统性能，在不同处理器间提供直接数据发送的系统和方法。系统包含第一和第二处理器。第一处理器需要数据。系统还包含与第一处理器通信的目录，目录接收要求数据的数据请求，并且包含关于数据存储位置的信息。高速缓冲存储器连接到第二处理器。连接于第一处理器和高速缓冲存储器之间的内部总线，当发现数据存储在高速缓冲存储器中时，从高速缓冲存储器传输数据到第一处理器。

Description

用于多处理器系统中的 片上数据传输的方法和系统
技术领域
本发明通常涉及内存管理方案，尤其涉及经由片上内部总线，使用高速缓冲存储器传送数据。
背景技术
在大型配置计算机系统中，应用数据从系统内存传送到处理器，然后，在相同组的运算数据能被其他处理器重用之前，运算数据将被往复地传送到系统内存。往复传输数据到系统存储器所消费的时间成为系统性能的大问题。如果系统设计没有很好优化，处理器将花费大多数时间等待可用数据。
在大型系统配置中，存储器有不同的层次，例如第一级(L1)高速缓冲存储器，第二级(L2)高速缓冲存储器，第三级(L3)高速缓冲存储器和系统存储器。L1高速缓冲存储器距离处理器最近，并且在多处理器系统中，通常不被其他处理器共享。典型的，L1高速缓冲存储器居于处理器内部，而L2高速缓冲存储器位于处理器外部。两个或更多个处理器可以共享L2高速缓冲存储器；然而，通常L2高速缓冲存储器连接到不同处理器。L3高速缓冲存储器比L2高速缓冲存储器距离处理器更远，而与系统存储器相比，距离处理器更近一些。这些高速缓冲存储器将数据存放在处理器附近，将会以更好的响应延迟重用数据。
然而，在多处理器系统中，当不直接连接到高速缓冲存储器的处理器请求数据时，高速缓冲存储器可能包括该数据。例如，第一处理器可能请求存储在与第二处理器相连，而不直接与第一处理器相连的L2高速缓冲存储器中的数据。在此例中，L2高速缓冲存储器中的请求数据不能直接传送到第一处理器。首先，此请求数据必须传送到系统存储器(或L3高速缓冲存储器)，然后传送到第一处理器。这必定影响多处理器系统的性能，因为第一处理器必须等待请求的数据首先从高速缓冲存储器传送到系统存储器(或L3高速缓冲存储器)，然后从系统存储器传送到第一处理器。
因此，需要一种为了改善计算机系统的性能，通过从高速缓冲存储器直接传送数据到任何一个请求数据的处理器的系统和方法。
发明内容
本发明提供了通过在不同处理器间提供直接数据传送，以改善计算机系统性能的系统。此计算机系统包括包括：需要数据的第一处理器；第二处理器；与第一处理器通信的目录，该目录接收针对数据的数据请求，并且包括关于数据存储位置的信息；连接到第二处理器的高速缓冲存储器；和连接于第一处理器和高速缓冲存储器之间的内部总线，用于当发现数据存储在高速缓冲存储器中时，从高速缓冲存储器传输数据到第一处理器。
本发明还提供了一种通过在不同处理器间提供直接数据传送而改善计算机系统的性能的方法，此方法包括步骤：为第一处理器发出针对数据的数据请求；发送数据请求到目录；确定数据是否存储在第二处理器的高速缓冲存储器中；在确定数据存储在第二处理器的高速缓冲存储器中时，发送数据请求到高速缓冲存储器；和经由内部总线，直接从高速缓冲存储器发送数据到第一处理器。
本发明还提供了一种通过在不同处理器间提供直接数据传送以改善计算机系统性能的计算机系统，此计算机系统包括：用于为第一处理器发出针对数据的数据请求的装置；用于发送数据请求到目录的装置；用于确定数据是否存储在第二处理器的高速缓冲存储器中的装置；用于在确定数据存储在第二处理器的高速缓冲存储器中时，发送数据请求到高速缓冲存储器的装置；和用于经由内部总线，直接从高速缓冲存储器发送数据到第一处理器的装置。
附图说明
为了更完整地理解本发明及其优点，现在参照结合附图所进行的描述，其中：
图1的模块图说明了具有内部总线的计算机系统，所述总线用于在第一处理器和与第二处理器相连的高速缓冲存储器之间传送数据；
图2的流程图说明了图1的计算机系统的操作。
具体实施方式
在以下讨论中，提出多个特定的具体细节以提供对本发明的完整理解。然而，对于本领域的技术人员，即使没有这些特定的具体细节，本发明显然也可以实施。在其他实例中，为了不因不必要的细节而使本发明模糊，熟知的部分以示意图或模块图的形式示出。
还注意到，除非另外指出，这里说明的全部功能可以通过硬件或软件之一，或者它们的某种结合来执行。然而，在优选实施例中，除非另外指出，通过诸如计算机或电子数据处理器、基于例如计算机程序代码、软件的代码的处理器，和/或被编码以执行这些功能的集成电路来执行所述功能。
参考图1，通常用数字100指示计算机系统。计算机系统100包括第一处理器102，本地存储器103，直接存储器存取控制器(DMAC)104，第一总线控制器106，系统控制器108，系统存储器110，第二总线控制器112，高速缓冲存储器114，以及第二处理器116。
第一处理器102经由连接120连接到本地存储器103。第一处理器102还经由连接122连接到DMAC 104。DMAC经由连接123连接到本地存储器103。DMAC 104还经由连接124连接到第一总线控制器106。第一总线控制器106经由连接126连接到系统控制器108。系统控制器108存储目录128。系统控制器108经由连接130连接到系统存储器110。系统控制器108还经由连接132连接到第二总线控制器112。第二总线控制器112经由连接134连接到高速缓冲存储器114。高速缓冲存储器114经由连接136连接到第二处理器116。高速缓冲存储器114还经由连接138连接到本地存储器103。优选地，连接138包括片上内部总线。
第一处理器102建立从系统存储器110到本地存储器103的直接存储器存取(DMA)读取传送。DMAC 104发出针对数据的数据请求。经由连接124，DMAC 104传输数据请求到第一总线控制器106。然后，经由连接126，第一总线控制器106发送数据请求到系统控制器108。目录128包括关于数据存储位置的信息。
如果发现数据存储在高速缓冲存储器114中，那么经由连接132，系统控制器108传送数据请求到第二总线控制器112。之后，经由连接134，第二总线控制器112发送数据请求到高速缓冲存储器114。从高速缓冲存储器114中取得数据并经由连接138直接传送到本地存储器103。优选地，高速缓冲存储器114中可以包括高速缓冲存储器控制器(没有示出)，以从高速缓冲存储器114中取得数据，并发送数据请求到本地存储器103。可选的，第一处理器102可以包括本地存储器103，或者用第一处理器102中的高速缓冲存储器(没有示出)替代本地存储器103，使得经由连接138，高速缓冲存储器114直接连接到第一处理器102。
如果发现数据存储在系统存储器110中，从系统存储器110中取得存储在系统存储器110中的数据，并经由连接130传送到系统控制器108。然后，经由连接126从系统控制器108传送数据到第一总线控制器106。之后，经由连接124，第一总线控制器106传送数据到DMAC 104。之后，经由连接123，DMAC 104传送数据到本地存储器103。
优选地，第二处理器116包括第一级(L1)高速缓冲存储器(没有示出)。在此情况下，高速缓冲存储器114是第二级(L2)高速缓冲存储器，而目录128存储在第三级(L3)高速缓冲存储器(没有示出)中。
优选地，第一处理器102是特殊的处理器，而第二处理器116是通用处理器。同样，计算机系统100可以被概括为具有多个通用处理器。在此情况下，以类似于第二处理器116和系统控制器108之间的连接的方式，在每个附加处理器(没有示出)和系统控制器108之间，可以连接附加的高速缓冲存储器(没有示出)和附加的总线控制器(没有示出)。
在图2中，流程图200图解了图1的计算机系统100的操作。在步骤202，针对第一处理器发出要求数据的数据请求。优选地，DMAC 104为第一处理器102发出数据请求。
在步骤204中，传送数据请求到目录。优选地，DMAC 104通过第一总线控制器106传送数据请求到系统控制器108。在此情况下，传送数据请求到居于系统控制器108中的目录128。
在步骤206中，确定请求的数据是否存储在第二处理器的高速缓冲存储器中。优选地，目录128确定请求的数据是否存储在第二处理器116的高速缓冲存储器114中。
如果在步骤206中确定请求的数据存储在第二处理器的高速缓冲存储器中，在步骤208中，传送数据请求到高速缓冲存储器。优选地，通过第二总线控制器112，目录128传送数据请求到高速缓冲存储器114。在步骤210中，经由内部总线，请求的数据直接从高速缓冲存储器传送到第一处理器。优选地，经由连接138，高速缓冲存储器114传送请求的数据到第一处理器102的本地存储器103。
如果在步骤206中确定请求的数据没有存储在第二处理器的高速缓冲存储器中，在步骤212中，传送数据请求到系统存储器。然后，在步骤214中，从系统存储器传送请求的数据到第一处理器。优选地，经由系统控制器108，第一总线控制器106以及DMAC 104，从系统存储器110传送请求的数据到第一处理器102。
从前述的说明将理解，在不违背本发明的真正精髓的前提下，可以在本发明的选优实施例中做不同的修改和变化。本说明书仅用作说明目的，并且不应被理解为限制性的。本发明的范围应该受限于下述权利要求。

Claims (20)

1.一种计算机系统，包括：
需要数据的第一处理器；
第二处理器；
与第一处理器通信的目录，该目录接收针对数据的数据请求，并且包括关于数据存储位置的信息；
连接到第二处理器的高速缓冲存储器；和
连接于第一处理器和高速缓冲存储器之间的内部总线，用于当发现数据存储在高速缓冲存储器中时，从高速缓冲存储器传输数据到第一处理器。
2.如权利要求1所述的计算机系统，还包括用于存储目录的系统控制器。
3.如权利要求2所述的计算机系统，其中高速缓冲存储器是第二级(L2)高速缓冲存储器。
4.如权利要求3所述的计算机系统，其中系统控制器包括用于存储目录的第三级(L3)高速缓冲存储器。
5.如权利要求1所述的计算机系统，还包括连接到目录的系统存储器。
6.如权利要求1所述的计算机系统，还包括连接到第一处理器的直接存储器存取控制器(DMAC)，用于代表第一处理器发出数据请求。
7.如权利要求6所述的计算机系统，还包括：
连接在DMAC和目录之间的第一总线控制器，用于从DMAC发送数据请求到目录；和
连接在高速缓冲存储器和目录之间的第二总线控制器，用于当发现数据存储在高速缓冲存储器中时，从目录发送数据到高速缓冲存储器。
8.如权利要求2所述的计算机系统，还包括连接到第一处理器的直接存储器存取控制器(DMAC)，用于代表第一处理器发出数据请求。
9.如权利要求8所述的计算机系统，还包括：
连接在DMAC和系统控制器之间的第一总线控制器，用于从DMAC发送数据请求到目录；和
连接在高速缓冲存储器和系统控制器之间的第二总线控制器，用于当发现数据存储在高速缓冲存储器中时，从目录发送数据请求到高速缓冲存储器。
10.如权利要求1所述的计算机系统，还包括连接到第一处理器的本地存储器，本地存储器经由内部总线连接到高速缓冲存储器。
11.如权利要求5所述的计算机系统，其中当发现数据存储在系统存储器中时，发送数据请求到系统存储器。
12.如权利要求11所述的计算机系统，其中数据从系统存储器(110)发送到第一处理器。
13.一种通过在不同处理器间提供直接数据传送而改善计算机系统的性能的方法，此方法包括步骤：
为第一处理器发出针对数据的数据请求；
发送数据请求到目录；
确定数据是否存储在第二处理器的高速缓冲存储器中；
在确定数据存储在第二处理器的高速缓冲存储器中时，发送数据请求到高速缓冲存储器；和
经由内部总线，直接从高速缓冲存储器发送数据到第一处理器。
14.如权利要求13所述的方法，还包括步骤：
在确定数据没有存储在第二处理器的高速缓冲存储器中时，发送数据请求到系统存储器；和
从系统存储器发送数据到第一处理器。
15.如权利要求13所述的方法，其中发送数据请求到目录的步骤包括步骤：
从直接存储器存取控制器(DMAC)为第一处理器发送数据请求到第一总线控制器；和
从第一总线控制器发送数据请求到目录。
16.如权利要求13所述的方法，其中，发送数据请求到高速缓冲存储器的步骤包括步骤：
从目录发送数据请求到第二总线控制器；和
从第二总线控制器发送数据请求到高速缓冲存储器。
17.一种通过在不同处理器间提供直接数据传送以改善计算机系统性能的计算机系统，此计算机系统包括：
用于为第一处理器发出针对数据的数据请求的装置；
用于发送数据请求到目录的装置；
用于确定数据是否存储在第二处理器的高速缓冲存储器中的装置；
用于在确定数据存储在第二处理器的高速缓冲存储器中时，发送数据请求到高速缓冲存储器的装置；和
用于经由内部总线，直接从高速缓冲存储器发送数据到第一处理器的装置。
18.如权利要求17所述的计算机系统，还包括：
用于在确定数据没有存储在第二处理器的高速缓冲存储器中时，发送数据请求到系统存储器的装置；和
用于从系统存储器发送数据到第一处理器的装置。
19.如权利要求17所述的计算机系统，其中用于发送数据请求到目录的装置包括：
用于从直接存储器存取控制器(DMAC)为第一处理器发送数据请求到第一总线控制器的装置；和
用于从第一总线控制器发送数据请求到目录的装置。
20.如权利要求17所述的计算机系统，其中用于发送数据请求到高速缓冲存储器的装置包括：
用于从目录发送数据请求到第二总线控制器的装置；和
用于从第二总线控制器发送数据请求到高速缓冲存储器的装置。
CN200310119558.3A 2002-12-17 2003-12-04 用于多处理器系统中的片上数据传输的方法和系统 Expired - Fee Related CN1276362C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/322,127 2002-12-17
US10/322,127 US6820143B2 (en) 2002-12-17 2002-12-17 On-chip data transfer in multi-processor system

Publications (2)

Publication Number Publication Date
CN1530842A CN1530842A (zh) 2004-09-22
CN1276362C true CN1276362C (zh) 2006-09-20

Family

ID=32507232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310119558.3A Expired - Fee Related CN1276362C (zh) 2002-12-17 2003-12-04 用于多处理器系统中的片上数据传输的方法和系统

Country Status (2)

Country Link
US (1) US6820143B2 (zh)
CN (1) CN1276362C (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6779049B2 (en) * 2000-12-14 2004-08-17 International Business Machines Corporation Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism
US7355601B2 (en) * 2003-06-30 2008-04-08 International Business Machines Corporation System and method for transfer of data between processors using a locked set, head and tail pointers
US6862027B2 (en) * 2003-06-30 2005-03-01 Microsoft Corp. System and method for parallel execution of data generation tasks
JP2005132525A (ja) * 2003-10-29 2005-05-26 Toyota Industries Corp 産業車輌における立席型運転席用背もたれ構造
US7089341B2 (en) * 2004-03-31 2006-08-08 International Business Machines Corporation Method and apparatus for supporting interrupt devices configured for a particular architecture on a different platform
US7362705B2 (en) * 2004-05-13 2008-04-22 International Business Machines Corporation Dynamic load-based credit distribution
US7840757B2 (en) 2004-07-29 2010-11-23 International Business Machines Corporation Method and apparatus for providing high speed memory for a processing unit
US20060045031A1 (en) * 2004-09-02 2006-03-02 International Business Machines Corporation Automatic hardware data link initialization using multiple state machines
US20060047862A1 (en) * 2004-09-02 2006-03-02 International Business Machines Corporation Automatic hardware data link initialization
US7546401B2 (en) * 2004-09-23 2009-06-09 International Business Machines Corporation Byte to byte alignment of multi-path data
US8332592B2 (en) * 2004-10-08 2012-12-11 International Business Machines Corporation Graphics processor with snoop filter
US20060080511A1 (en) * 2004-10-08 2006-04-13 International Business Machines Corporation Enhanced bus transactions for efficient support of a remote cache directory copy
US7475190B2 (en) * 2004-10-08 2009-01-06 International Business Machines Corporation Direct access of cache lock set data without backing memory
US7305524B2 (en) * 2004-10-08 2007-12-04 International Business Machines Corporation Snoop filter directory mechanism in coherency shared memory system
US7577794B2 (en) 2004-10-08 2009-08-18 International Business Machines Corporation Low latency coherency protocol for a multi-chip multiprocessor system
US20060090016A1 (en) * 2004-10-27 2006-04-27 Edirisooriya Samantha J Mechanism to pull data into a processor cache
US7385925B2 (en) * 2004-11-04 2008-06-10 International Business Machines Corporation Data flow control method for simultaneous packet reception
US7260765B2 (en) * 2004-12-17 2007-08-21 International Business Machines Corporation Methods and apparatus for dynamically reconfigurable parallel data error checking
US7499452B2 (en) * 2004-12-28 2009-03-03 International Business Machines Corporation Self-healing link sequence counts within a circular buffer
US20060140122A1 (en) * 2004-12-28 2006-06-29 International Business Machines Corporation Link retry per virtual channel
US20060159023A1 (en) * 2005-01-14 2006-07-20 International Business Machines Corporation CRC error history mechanism
US7234017B2 (en) * 2005-02-24 2007-06-19 International Business Machines Corporation Computer system architecture for a processor connected to a high speed bus transceiver
US7275125B2 (en) * 2005-02-24 2007-09-25 International Business Machines Corporation Pipeline bit handling circuit and method for a bus bridge
US7330925B2 (en) * 2005-02-24 2008-02-12 International Business Machines Corporation Transaction flow control mechanism for a bus bridge
US7206886B2 (en) * 2005-02-24 2007-04-17 International Business Machines Corporation Data ordering translation between linear and interleaved domains at a bus interface
US7194567B2 (en) * 2005-02-24 2007-03-20 International Business Machines Corporation Method and system for ordering requests at a bus interface
US20060190655A1 (en) * 2005-02-24 2006-08-24 International Business Machines Corporation Apparatus and method for transaction tag mapping between bus domains
US7469312B2 (en) * 2005-02-24 2008-12-23 International Business Machines Corporation Computer system bus bridge
US7275124B2 (en) * 2005-02-24 2007-09-25 International Business Machines Corporation Method and system for controlling forwarding or terminating of a request at a bus interface based on buffer availability
US7500062B2 (en) * 2005-11-17 2009-03-03 International Business Machines Corporation Fast path memory read request processing in a multi-level memory architecture
KR100814904B1 (ko) * 2005-12-06 2008-03-19 한국전자통신연구원 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템
US7757045B2 (en) * 2006-03-13 2010-07-13 Intel Corporation Synchronizing recency information in an inclusive cache hierarchy
CN101916239B (zh) * 2010-08-27 2011-09-28 上海交通大学 提高片上多处理器通信速度的方法
TWI574161B (zh) * 2015-11-05 2017-03-11 凌陽科技股份有限公司 資料傳收系統

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814977A (en) * 1983-10-18 1989-03-21 S&C Electric Company Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
KR890007159A (ko) * 1987-10-30 1989-06-19 미다 가쓰시게 데이타 처리장치 및 그것을 갖는 데이타 처리 시스템
US7103636B2 (en) * 2002-05-28 2006-09-05 Newisys, Inc. Methods and apparatus for speculative probing of a remote cluster

Also Published As

Publication number Publication date
CN1530842A (zh) 2004-09-22
US20040117520A1 (en) 2004-06-17
US6820143B2 (en) 2004-11-16

Similar Documents

Publication Publication Date Title
CN1276362C (zh) 用于多处理器系统中的片上数据传输的方法和系统
CN100498745C (zh) 在向请求设备发送数据前利用描述符数据预取所有数据的桥接设备和方法
CN101216781B (zh) 一种多处理器系统、装置及方法
US6976073B2 (en) Transparent remote data storage device and method
CN110019496B (zh) 数据读写方法和系统
CN103873489A (zh) 具有PCIe接口的装置共享系统及方法
CN1991794A (zh) 多处理器系统中维持数据一致性的方法和系统
CN110929128A (zh) 一种数据爬取方法、装置、设备和介质
KR20210040864A (ko) 파일 디렉터리 순회 방법, 장치, 기기, 매체 및 컴퓨터 프로그램
US20040093390A1 (en) Connected memory management
JP4452023B2 (ja) 分割されたコンピュータ・システムの１つの区画から他の区画にデータを転送する装置と方法
CN103500108A (zh) 系统内存访问方法、节点控制器和多处理器系统
CN1464415A (zh) 一种多处理器系统
CN101046784A (zh) 存储器数据存取系统与方法以及存储器控制器
CN1242338C (zh) 集群系统
WO2001016760A1 (en) Switchable shared-memory cluster
CN113076175B (zh) 用于虚拟机的内存共享方法及装置
US9037805B2 (en) Managing a region cache
CN1293481C (zh) 直接访问高速缓存的数据的系统和方法
CN111708631A (zh) 基于多路服务器的数据处理方法、智能终端及存储介质
CN112073505A (zh) 在云服务器上进行卸载的方法、控制装置、存储介质
CN2569238Y (zh) 分布式共享内存系统中远程节点读取本地内存维护装置
CN1225707C (zh) 具有管理外围i/0控制装置功能的系统
EP4163780A1 (en) Systems, methods, and devices for near storage elasticity
CN108108243B (zh) 一种资源分享系统和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL CORP .

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION

Effective date: 20130913

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130913

Address after: American California

Patentee after: Intel Corporation

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060920

Termination date: 20161204