CN1264531A - 具有时间标记功能的交换阵列布置 - Google Patents

具有时间标记功能的交换阵列布置 Download PDF

Info

Publication number
CN1264531A
CN1264531A CN98807284.XA CN98807284A CN1264531A CN 1264531 A CN1264531 A CN 1264531A CN 98807284 A CN98807284 A CN 98807284A CN 1264531 A CN1264531 A CN 1264531A
Authority
CN
China
Prior art keywords
crosspoint
grouping
cell
time mark
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98807284.XA
Other languages
English (en)
Inventor
皮特里·海曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Networks Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Networks Oy filed Critical Nokia Networks Oy
Publication of CN1264531A publication Critical patent/CN1264531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/505—Corrective measures
    • H04L49/508—Head of Line Blocking Avoidance

Abstract

本发明涉及一个针对分组交换电信网络的交换阵列布置。根据到达时间为到达交换阵列的分组分配一个时间标记。关于要传送的分组的时间标记信息被传送到至少某些交换单元上,在至少某些交换单元中,以这样的方式根据接收的时间标记信息建立要发送的分组的相对顺序,即对于每交换单元的输出链路(IL),分组的顺序如时间标记所示。为能够进行可以简单实现并且可以方便扩展交换阵列的再排序,预定数量的离散值被用作时间标记,并且在根据时间标记建立要发送的分组的相对顺序的交换单元中:(a)使用时间标记相关的缓冲区(RSB),(b)以这样的方式在时间标记相关的缓冲区中存储输入分组,即至少每个从交换阵列外部到达的分组被存储在对应于其时间标记的缓冲区中,(c)每次通过读取一个缓冲区来清空时间标记相关的缓冲区,并且把每个读出的分组路由到其中包含的地址所指示的输出上。

Description

具有时间标记功能的交换阵列布置
本发明涉及在分组交换电信网络中实现的交换。更具体地，本发明涉及在尤其象ATM网络的这样的一个网络中使用的交换阵列布置。
为了帮助理解下面的描述，首先定义下面要用到的术语。
一个交换阵列或交换矩阵(两个术语均被使用)包括多个相同或不同的，并且通过指定拓朴相连的交换单元。在现有技术的(英语)文献中，由于交换单元构成了一个具有指定拓朴的网络，所以一个交换矩阵也被称作“交换网络”。因此，当其交换单元和互连方式已知时，可以认为交换矩阵具有确定的形式。
通过把一些交换单元连接到包含并行和串行交换单元的网络中，交换单元构成了一个交换阵列。并行交换单元构成一个交换级段。根据上述拓朴通过内部链路互连连续交换级段中的交换单元。
术语交换机被用来表示在交换矩阵附近配置的实体。因此，交换机可以表示任何用于通信网络中的信号交换的装置。在本文中，由于本发明涉及分组交换电信网络，尤其是ATM网络中的交换，所以交换机是分组交换机。有时交换机也被称作交换系统。
ATM(异步传输模式)是一种面向连接的分组交换技术，国际电信标准组织ITU-T把该技术选作实现宽带多媒体网络(B-ISDN)的目标传输模式解决方案。在一个ATM网络中，通过发送被称作信元的定长(53字节)短分组克服了常规分组交换网络(例如X.25网络)的问题。每个信元包括一个48字节的有用负荷部分和一个5字节的头。除了其它数据之外，头包括被用来在ATM网络中路由信元的地址信息。由于不是理解本发明的重点，这里省略了对ATM网络的进一步讨论。如果需要，在国际标准和有关技术资料中可以找到更详细的描述。
常规TDM网络(时分多路复用，也被称作STM，同步传输模式)不能直接处理ATM网络中的交换。为常规分组网络开发的交换解决方案通常也不适合于ATM网络的交换机。选择最优的ATM交换阵列不仅受固定信元长度和信元头有限能力的影响，而且也受信元流的统计特性和ATM交换机必须以非常高的速率(目前大约为150...600Mbit/s)工作的要求的影响。
图1从外部结构上示出了一个ATM交换机。交换机具有n个输入线路I1...In和m个输出线路O1...Om。一个信元流CS通过各个输入线路到达ATM交换机11。通过标识HD表示数据流中一个单个信元的头。在ATM交换机中，信元被从输入线路I1交换到输出线路Oj，同时信元头的值被从输入值转换成输出值。为此，交换机包含一个转换表12，利用该转换表进行上述头转换。从表中可以看出，所有从线路I1接收并且头具有值X的信元被交换到输出线路O1，因而信元头被同时指定的值为K。不同输入线路上出现的信元可以具有取值相同的头；例如，在输入线路In上接收的具有相同头值X的信元也被交换到输出线路O1，但在输出线路上该信元具有指定的头值J。
因而，交换机的主要任务是：从输入线路向期望的输出线路传输信元(分组)和头转换。如图所示，在偶然的情况下，两个信元可以同时竞争接入相同的输出线路。为此，交换机必须具有缓冲容量以避免在这种情况下必须抛弃信元。因此，交换机的第三个主要任务是提供缓冲。执行这三种主要任务并且实现交换机部分的方式彼此区分出不同的交换解决方案。
另一方面，根据结构中使用的交换单元是有缓冲的还是无缓冲的，可以把ATM交换阵列分为两类。
在使用无缓冲交换单元的结构中，信元通过结构的路由以这样的方式在信元层上进行操作，即无论信元属于的虚拟信道如何，针对各个信元分别选择路由。在简化的复制过程中，可以认为信元通过结构的过程包括两个步骤。在第一个步骤中，从输入端口发送信元通过结构，在第二个步骤中，交换单元或输出端口向信元成功通过结构的输入端口提供一个指示。由于在信元可能试图使用结构的相同内部链路的情况下，交换单元没有缓冲致使必须抛弃除一个之外的其它同时产生的信元，所以第二个步骤必须执行。这种交换阵列的问题在于其所有单元的操作必须相互同步，即在相同时刻所有单元，输入和输出端口必须处于上述步骤。由于信元传输非常快速并且除了上述两个步骤之外还有必须增加几个其它的步骤，仅仅通过单元之间的握手信号并不能得到同步，但所有单元必须与一个公共的时钟源同步，并且在交换阵列规模很大的情况下难以分配时钟信号，因而有必要分成几个插入单元。还应当注意，即使一个提供了非缓冲交换单元的交换机也必须在结构的输入或输出端口上具有缓冲容量以避免抛弃同时争用交换机的相同输出线路的信元。
包括缓冲交换单元的交换阵列没有上述同步要求。选择信元通过交换阵列的路由可以与虚拟信道相关。为此，通常必须保持记录交换阵列的内部链路上的负载。缓冲交换阵列通常在连接层上产生阻塞，为了避免阻塞通常需要很多的额外容量，这样是很不经济的。在发生阻塞的设施中，当试图减少阻塞时，选择连接的路由是非常重要的因素。
对于上述问题，许多厂商根据在信元层选择路由的方法想出了一个针对提供了缓冲交换单元的交换阵列的解决方案。为了避免记录结构的内部链路的负载并允许均衡负载，通常随机选择信元路由。(也可以根据合适的随机算法进行选择。)在这种情况下，可以用合理的费用把交换阵列建成非阻塞的。
由于在这种随机路由方式中信元的路由会互不相同，所以后发的信元可能更快地通过交换阵列并且超过前面发送的信元。其原因是交换单元上的负载及其缓冲区的填充速率经常改变，因而信元在设施中的停留时间在不同的时刻和不同的路由上会不相同。恢复信元的顺序需要被称作再排序的特殊解决方案。
原则上有两个取决于在交换阵列中哪个部分进行再排序的信元再排序基本解决方案。可以在交换阵列之后为此目的提供的再排序(微)电路中对信元进行再排序(可选方案1)，也可以在交换阵列的交换级段之间进行再排序(可选方案2)。
第一种选择方案有几种变化；在美国专利5,481,536中公开了一个实施例。
上述解决方案的公共因素是使用时间标记测量信元在经过交换阵列(可选方案1)或到达交换单元(可选方案2)时使用的过渡时间，然后把信元延迟一段足够超过预定最大时间限制的时间。这样保证所有信元通过交换阵列的延迟保持相同。但这些解决方案的缺点是需要非常复杂的，在交换阵列的输出端口(可选方案1)或交换单元(可选方案2)上使用并行处理的电路。
美国专利5,337,308公开了一个涉及可选方案2的解决方案，其中一个取决于到达时间的时间标记被附在到达交换阵列的各个信元上。在一个离散交换单元的交换阵列内监视输入缓冲区头端的信元的时间标记，以便找到这些时间标记的最小值。当一个输出缓冲区为空时，产生一个空闲信元填充进去，其时间标记为上述最小值。通过这些空闲信元，交换单元可以为下一个交换级段中的一个交换单元提供时间信息，并且下一个级段中的单元根据这个信息可以在最小的延迟内按照正确的顺序对单元中的信元(分组)进行排序并且以正确的顺序传递这些信元。
在这个美国专利中公开的解决方案的根本缺陷在于信元再排序操作需要进行大量的比较操作。当一个输入缓冲区接收到一个信元时，把上述信元的时间标记与所有其它输入缓冲区头端的信元的标记相比较。根据比较结果，找到具有最小时间标记的信元，从而向上述缓冲区发送一个从缓冲区发出信元的传输命令。因而每当发送一个信元必须进行N次比较，N为到达和来自交换单元的链路数量。
在美国专利5,485,457中公开了一个不同于上述方案的再排序解决方案。该方案使用了三段交换阵列结构，其中在第三个级段仍然可以轻易地对信元进行排序，尽管需要在第三级段的交换单元中进行大量的计算性比较操作以找出各种情况下的最小时间标记。在这种方案中，第一个交换级段没有缓冲，并且一个指示第二交换级段中的指定缓冲区为空的空信元被从上述第二交换级段发送到第三交换级段以减少交换延迟。
除了需要大量的比较处理之外，这个方案的缺点在于不允许对交换阵列进行灵活的扩展(灵活增加交换单元和/或交换级段的数量)。
本发明的一个目标是消除上述缺点并且提供一个可以通过比上述方案更简单的，并且能够容易地扩展交换阵列的方式实现分组的再排序。
通过以下方案可以实现该目标：
一种针对分组交换电信网络的交换阵列布置，其中通过该交换阵列布置发送分组，该交换阵列布置包括几个输入端口和几个输出端口，几个交换单元(SE)，每个均包括几个输入和几个输出，上述交换单元被用来串行构成几个连续的交换级段，并且通过内部链路(IL)从一个交换级段连接到另一个，通过交换单元和内部链路建立一个从输入端口到期望输出端口的连接，由此交换阵列布置根据到达时间为到达交换阵列的分组分配一个时间标记，各个交换单元根据分组的有关路由信息(RI)把到达其输入的分组路由到其一或多个输出上，关于要传送的分组的时间标记信息被传送到至少某些交换单元上，在至少某些交换单元中，以这样的方式根据接收的时间标记信息建立要发送的分组的相对顺序，即对于每个来自交换单元的输出链路(IL)，分组的顺序如时间标记所示；其特征在于预定数量的离散值被用作时间标记，并且在根据时间标记建立要发送的分组的相对顺序的交换单元中：使用时间标记相关的缓冲区(RSB)，以这样的方式在时间标记相关的缓冲区中存储输入分组，即至少每个从交换阵列外部到达的分组被存储在对应于其时间标记的缓冲区中，每次通过读取一个缓冲区来清空时间标记相关的缓冲区，并且把每个读出的分组路由到其中包含的地址所指示的输出上。
本发明的思路是把预定数量的离散值用作时间标记，并且以各个输入分组被存储在特定于其时间标记的缓冲区中的方式使用存储分组的，与时间标记相关的缓冲区。通过在一个时刻读取一个缓冲区将与时间标记相关的缓冲区清空。
为了使延迟最小，最好结合这样一个再排序方案来使用上述种类的基本解决方案，即把一个取决于到达时间的时间标记附在各个输入分组(或信元)上，并且通过在内部把分组填充到交换阵列上，以独立于数据分组的到达方式从一个交换单元向另一个交换单元发送基本上连续并且根据到达交换单元的时间标记信息构成的时间标记信息。
根据本发明的另一个最优实施例，分组被从交换单元的输入缓冲区读取到特定于时间标记的缓冲区，同时保持关于最小时间标记的信息，而对应于该时间标记的分组每次均已经被从输入缓冲区中读出。使用这个值以这样的方式从特定于时间标记的缓冲区中读出分组，即在各种情况下读取特定时间标记小于或等于上述最小时间标记的特定于时间标记的缓冲区。
本发明的解决方案提供了一个清晰简单的再排序方法并且不需要高并行度(复杂度)的电路实现。所有交换单元可以具有类似的实现，并且可以几乎不受限制地对交换阵列进行扩充，直到保证信元的最大延迟不会很长。
并且，基于本发明的解决方案在交换单元中不需要高缓冲容量，例如输入缓冲区可以只包含一个信元。并且由于允许进行再排序的时间信息可以被快速地从一个交换单元发送到另一个交换单元，利用该方案交换阵列引起的交换延迟可以变得很小。
下面会参照基于附图中图2-7d的例子更详细地描述本发明及其最优实施例，其中
图1描述了一个ATM交换机的基本原理，
图2在通用级别上描述了一个基于本发明的交换阵列，
图3描述了一个基于本发明的交换阵列，
图4图解了在交换阵列边缘进行的对信元加时间标记的处理，
图5示出了交换阵列中经过的信元的结构，
图6a示出了一个单独的基于本发明的交换单元，
图6b示出了一个被发送到交换阵列的内部链路的信元队列，
图7a...7d图解了交换单元中包含的再排序单元的操作。
为了说明基于本发明的解决方案，下面首先在通用级别上描述一个基于本发明的交换机。在这个级别上，解决方案如下所述。
交换机在功能上可以被分成如图2所示的三个部分：一个时间标记单元TSU，一个分配部件RRS和一个路由部件RS。只有后两个部分包含交换单元，并且这两个部分构成实际的交换阵列(或交换矩阵)。
在交换阵列前面，针对信元提供一个时间标记单元TSU，该单元包括一个针对各个输入线路Ii(i＝1...n)的时间标记单元ALi。这些时间标记单元在基本同时到达交换阵列的信元上标出相同的时间。分配部件RRS以随机方式或根据一个指定的预定算法路由信元，该算法以尽可能平均的方式把到达指定输入线路的信元分配到分配部件的所有输出线路上。这允许在所有可用路径上平均分配信元流，因而再次减少了交换机的内部阻塞。路由部件RS自己根据信元中包含的路由标记把信元路由到正确的输出端口。因而路由部件使具有指定输出端口地址的所有信元均被路由到上述输出端口，不论从分配部件发送到路由部件的哪个输入端口。
在基于本发明的交换机中，信元经过的路径包括一个以随机方式或根据一个指定算法选择的第一部分和根据路由信息以信元被直接传递到正确的输出端口的方式选择的第二部分。前面已经了解了这种结构。
由于本发明的方法可以被广泛应用于诸如Benes，Clos或Delta类型交换阵列的各种交换阵列中，所以交换阵列的类型或具体结构对于本发明不是重要的。在交换阵列中重要的是阵列包括一个可以建立最好从其各个单独的输入线路(Ij，j＝1...n)到其所有输出线路(RO1...ROk)的路由的分配部件，并且还包括一个可以建立至少一个从各个输入线路(ROi，i＝1...k)到期望输出线路(Oi)的路由的路由部件。这些部件的相对顺序和数量对于本发明是不重要的。
图3示出了一个基于本发明的交换矩阵，在这个例子中矩阵是一个三级Clos类型的交换机，其中第一级和第三级具有k个交换单元SE(编号从1到k)。编号SE(1)表示第一级中的交换单元，编号SE(2)表示第二级中的交换单元，编号SE(3)表示第三级中的交换单元。第一级中的交换单元具有n’个输入和m个输出。第三级中的交换单元具有m个输入和n’个输出。中间一级总共有m个交换单元，每个有k个输入和k个输出。第一级中的交换单元以各个输出被连接到第二级的一个不同交换单元的方式被连接到第二级。并且，第一交换级中的交换单元被串行连接到第二级中的交换单元的不同输入上。更具体地，第一级中的第i个交换单元的第j个输出被连接到第二级中的第j个交换单元的第i个输入上。以对应的方式互连第二和第三级，即第二级中的第i个交换单元的第j个输出被连接到第三级中的第j个交换单元的第i个输入上。
在图3所示的例子中，第一交换级被用作一个分配部件(RRS)并且后两个交换级被用作一个路由部件(RS)。
不管使用何种交换阵列，基于本发明的交换机的各个交换单元SE(i)在功能上均包括两个部分：一个信元再排序单元UJ和一个信元交换单元KY。在相互之间和其它逻辑方面，这些单元不必是明显不同的单元，但保证相应的功能出现在交换单元中。在信元沿着不同的路由以不正确的顺序到达时，信元再排序单元UJ以正确的顺序对信元进行排序。下面会更具体地描述再排序过程。由于在交换单元中进行再排序，信元按照时间标记指示的顺序通过各个内部链路(图3中的编号IL表示其中的一个)，尽管队列可以包括几个接连被提供了相同时间标记的信元。如下所述，这个特性使得再排序非常简单。
图4图解了时间标记单元TSU粘贴时间标记的过程。如上所述，时间标记单元TSU的任务是向所有在基本相同的时间到达交换阵列的信元提供相同的时间标记。信元以这样的方式接连到达各个输入线路，即下一个信元从前一个信元的尾部开始(由于实际上在SDH系统，即同步数字层中传输信元，其中空闲时隙中被填充上“空闲”信元)。根据信元的传输时间，时间轴被分成连续的时隙TS，并且从一个时隙到另一个时隙累加时间标记。在各个时隙中，到达信元接收一个对应于该时隙的时间标记。根据本发明，把预定数量的离散值，例如从一个模计数器得到的整数用作时间标记，其中计数器从0到N累计时隙，然后再从0重新开始。因此，所有时间标记单元必须近似地处于相同的相位，尽管不需要精确地处于相同相位。图中通过ΔT表示不同时间标记单元可以具有的相位差。实际上，最优方案是相位差最大只有一个信元，但即使相位差很大，本发明的方法也是可行的，但在这种情况下信元延迟会很长。在图中，时间标记的值为0...N。
在时间标记单元中，信元也接收一个在交换机内部使用的路由标记和一个字段，该字段可以指示是否涉及一个交换机内部使用的填充信元或一个被传送到网络的ATM信元。各个输入到交换机的信元如图5所示。已知一个实际的ATM信元包括一个48字节的有效负载和一个5字节的头。在这个ATM信元中最好插入三个标识字段，每个标识字段均包括一个在交换机内部使用并且在交换机的输出上被清除的标识。头字段不需要被传送通过交换阵列，但可以在交换矩阵的输入端口被清除并且在交换矩阵的输出端口插入具有新信息的头字段。路由标记字段RI包括一个交换机内部使用的路由标记，利用该标记在交换机(路由部件)中以已知的方式把信元路由到正确的输出端口。时间标记字段TS包括时间标记单元插入的一个时间标记，该标记最好是一个从时间标记单元的模计数器得到的整数。类型字段TF包括关于信元是否交换机内部使用的填充信元或其它信元(即发送到网络的信元)的信息。应当注意交换机内部使用的填充信元不同于在交换阵列(网络中)之外传送的空闲信元。在交换阵列中可以尽可能晚地产生填充信元，或者在时间标记单元中已经产生填充信元以便替代从网络到达的空闲信元，或者可以在时间标记单元和交换阵列内产生填充信元。
可以通过这样的方式实现分配部件所执行的信元分配，即以随机方式或根据指定算法构成路由标记中对应于分配部件中的交换级段的那些位，因而在分配部件中以随机方式或根据上述算法对信元进行路由。可以在交换矩阵的输入端口构成整个路由标记，或者不构成对应于随机分配级段的部分，在这种情况下上述级段独立地进行随机分配。
在描述了交换阵列的基本结构之后，下面根据本发明的一个最优实施例详细描述解决方案。
图6a图解了交换阵列中一个单独的交换单元SE的可能结构。交换单元的输入包括一个输入缓冲区单元IB，该单元具有n个并行FIFO类型的输入缓冲区IBi，(i＝1...n)，每个输入线路有一个缓冲区。再排序单元UJ包括一个信元存储单元SM，一个控制写入存储单元和读出存储单元的控制单元CU，和一个存储填充信元的填充信元存储器CM。输入缓冲区通过一个内部总线B1被连接到存储单元SM。再排序信元被从存储单元发送到交换单元KY，该单元由一个传送信元的总线B2和并行滤波器单元FUi(i＝1...m)构成。一个输出缓冲区单元OB被放在滤波器单元后面，该单元包括FIFO类型的并行输出缓冲区OBi(i＝1...m)。为各个输出线路OLi(i＝1...m)提供一个滤波器单元和一个输出缓冲区。在各个滤波器单元后面连接一个对应的输出缓冲区，并且在各个输出缓冲区后面分别连接一个对应的，把信元读到相应输出线路(即交换机的内部链路)上的读取单元RUi(i＝1...m)。
因而交换单元KY可以是一个用共享总线实现并且具有滤波器的常规交换单元。交换单元具有两种操作模式：在交换阵列的一边被用作随机信元分配器，在交换阵列的另一边被用作把信元路由到正确输出端口的路由装置。例如在图3的情况下，第一级段的交换单元被用作随机分配器，第二和第三级段的交换单元被用作路由装置。
对于多点传播传输，交换单元包括m个并行滤波单元。如果不需要多点传播传输，一个公共的，把信元路由到正确的输出队列的滤波单元在交换单元中就足够了。
为了尽可能简单地进行信元再排序，通过交换阵列的被用在交换单元之间以便交换阵列的内部链路保持信元外形(delineation)同步的填充信元也被提供了时间标记，并且根据到达交换单元的信元的时间标记构成所提供的时间标记。类似地，交换阵列内部使用并且不同于普通ATM信元的其它信元也被提供了一个时间标记。在某些交换阵列中，这种其它内部“填充信元”可以是被发送到交换单元的阵列控制信元。在本文中信元外形同步意味着信元被连续发送，使得在信元之间没有能够通过信元的“间隙”。即发送器和接收器以不需要单独发送关于信元外形的信息的方式彼此同步。
控制读取输入缓冲区IBi和信元再排序的控制单元CU还跟踪存储单元SM中当前出现的信元传递的(或者在所有信元没有被存储在再排序单元中的情况下，从输入缓冲区读出的信元中的)最小时间标记。填充信元存储器CM存储一个如图5所示并且由交换阵列内部使用的填充信元，并且控制单元用要从存储单元SM传递的信元中包含的最小时间标记的值更新该信元的时间标记。各个读取单元RUi以相同的固定速率把信元读到相应的链路上。如果一个输出缓冲区为空，相应的读取单元把一或多个信元从填充信元存储器复制到输出内部链路上以便保持信元同步。这样，即使在很长时间内(在输出缓冲区为空的情况下)输出端口上没有实际的数据信元到达，具有时间标记的填充信元仍然不会离开该输出端口。
因而一个基于图6b的连续信元队列被从交换单元发送到各个内部链路(OLi)，不管是否涉及阵列内部使用的填充信元(用1表示类型字段TF的值)或某些诸如普通数据信元(用0表示类型字段的值)的其它信元，在队列中各个信元均传递一个时间标记。
在现有常规技术的交换阵列中，由于填充信元是类似的，并且在交换单元的输入上终止并且在交换单元的输出上重新产生，所以填充信元不被传递通过交换单元。另一方面，在根据本发明进行操作的交换阵列中，填充信元一直被传送到再排序单元，或者至少从填充信元存储一个时间标记以便进行再排序。
由于除了时间标记之外本发明的交换阵列中的填充信元是类似的，所以只把时间标记作为传送到再排序单元的信息便足够了。填充信元也不被传送通过交换单元，但通过从填充信元存储器CM中读出具有正确时间标记的填充信元，在交换单元的输出端口上产生具有正确时间标记的填充信元。只有数据信元通过交换单元KY。
通过总线B2把从再排序单元读出的各个(数据)信元传送到各个滤波单元。滤波单元从信元路由标记中读出对应于相应交换级段的位，并且其输出端口对应于上述数据位指示的地址的滤波器单元传递信元，而其它滤波单元抛弃信元。代替路由标记，通过已知方式也可以把指示输出端口的地址用作路由信息。
图7a...7d详细图解了再排序单元UJ的操作原理，其中以举例的方式在不同的图中示出了信元读取和写入步骤。存储单元SM包括N+1个FIFO类型的缓冲区RSB，即每个时间标记有一个缓冲区。除了各个缓冲区之外，图中示出了缓冲区所对应的时间标记。并且，图中示出了读出信元的输入缓冲区IB1...IBn。通过对应于上述信元传递的时间标记的值的数字表示输入缓冲区中的各个信元。通过顺序扫描输入队列并读出各个输入队列头端的信元，信元被从输入缓冲区读到存储单元中。如果信元为数据信元，则通过总线B1把信元写入存储单元。控制逻辑存储填充信元的时间标记但不把这些信元的内容写入存储单元。为了说明缓冲区RSB的写入和读取机制，图中只示出了在图7a的初始情况下在输入缓冲区中出现的那些信元的再排序过程。
控制单元CU具有两个计数器，计数器X和计数器Y，均以两个寄存器的形式实现。控制读取和写入的控制逻辑CL累加计数器并且在读取和写入操作的相对定相使用计数器。在读取输入队列到指定的时间标记缓冲区组的循环内进行写入操作，并且上述缓冲区组根据从输入队列读出的时间标记的改变而改变。定相表明在写入指定缓冲区组的同时从哪个时间标记缓冲区读取受到影响。
计数器X指示最小时间标记，其中根据该时间标记在每个读取周期内从输入队列读出信元(在一个读取周期内，通过一次读一个队列从各个队列的头端读出一个信元)。根据计数器的计数，通过比较读出的时间标记值和计数器X的当前值找到最小时间标记，其中一个比较方式是从读取的时间标记值中减去计数器X的当前值，在这种情况下结果模(N+1)定义了“最小”，即在增加方向测量的读取时间标记值与X的当前值之间的时间距离。因而一个读取周期中的最小时间标记标识出与计数器X的当前值(即与前一个周期的最小时间标记)之间的时间距离最小的时间标记。
由于在各个交换单元中以正确的顺序对前往一个单独的输出线路的信元进行排序，所以各个输入队列中的信元按照时间标记指示的顺序排列。这样，不需要递减计数器X的值，除了时间标记计数器回卷(从N到0)之外。另一方面，计数器Y的值指示把信元读到交换单元中的再排序单元的队列(时间标记缓冲区)。通过每次清空一个缓冲区(RSB)来进行读取。每当一个队列被清空时，计数器Y的值被加1并且方法可以继续清空下一个队列。控制逻辑CL只需要注意计数器Y的值不许超过计数器X的值。因而计数器值Y≤X永远成立。可以通过以下方式保证这个条件，即在计数器Y的值要大于计数器X的值时，一直等待直到计数器X的值增加之后才增加计数器Y的值。如果Y＝X，对读取信元的相同队列进行写入。可以彼此完全独立地实现从存储装置读取和写入存储装置，并且保持上述条件不变。
在图7a的初始状态下，各个计数器被预置为0。
在输入缓冲区的第一个读周期后，情况如图7b所示，即各个输入缓冲区头端的信元已经被传送到对应于时间标记的缓冲区RSB。由于从输入缓冲区读出的最小时间标记为0，各个缓冲区的值仍然保持为0。在这个阶段，可以开始读取对应于时间标记0的缓冲区。
图7c示出了第二个输入缓冲区读周期之后的情况。由于在这个周期从输入缓冲区读出的最小时间标记的值为1，控制逻辑将计数器X的值加1。在这个例子中，计数器Y的值保持为一个小于计数器X的值的整数，因而计数器Y的值仍然不会改变。这样，在这个阶段仍然在对应于时间标记0的缓冲区上进行读取。已经读出的信元经过核对。
在图7d所示的情况下，已经执行了第三个输入缓冲区读周期，结果计数器X的值为2。对应于时间标记0的缓冲区已经被清空并且计数器Y的值被加到1，因而在对应于时间标记1的缓冲区上进行读操作，根据计数器X的值，在这个时间标记周期内不再把信元引入上述缓冲区。
在图7a...7d的例子中，为了图解信元排序原理，示出的所有信元均被传送到时间标记缓冲区。但实际上最好以这样的方式进行处理，即每当在读取输入队列时发现信元是一个填充信元时，只存储其时间标记并且以类似于数据信元的方式对其加以分析，从而确定在读周期中上述时间标记是否最小。填充信元的内容未被写入时间标记缓冲区。可选地，所有信元可以被写入时间标记缓冲区，但在根据标识字段TF发现阵列中有填充信元时不通过总线B2把信元读到交换单元中。上述方案的缺点在于在再排序单元中需要较高的缓冲容量。
计数器Y的值可以被直接取成时间标记的值，通过这种方式维护填充信元存储器CM中出现的填充信元的时间标记。如果交换单元中的一个输出队列为空并且一或多个填充信元被从填充信元存储器读到上述输出线路上，可以确定缓冲区RSB不包含时间标记值小于计数器Y的值的信元。因而填充信元在队列中的位置如时间标记所示。
在上述情况下，只在读取输入队列的操作在信元到达的时刻发生的情况下，交换单元中各个输入队列(IBi)才可以具有一个信元的长度。
再排序单元中队列(缓冲区)的长度必须至少等于交换单元中输入端口的数量。另一方面，由于大量具有相同时间标记的数据信元同时到达相同交换单元的情况几乎是不可能的，所以长度不必大大高于这个值。对于(N+1)个队列，被表示成信元的信元通过交换阵列的最大延迟是一个足够的上限值，但实际上可以是一个远小于此的合理值。
尽管前面已经参照基于附图的例子描述了本发明，但显然本发明并不受限于此，在所附权利要求书的发明思想的范围内可以进行各种改变。下面是对可能的变化的简要描述。
尽管最优方法使用填充信元传递时间信息，但应当注意使用本发明的再排序原理不必需要在填充信元中传送时间标记(即填充信元不是不可缺的，而是可以通过数据信元传送时间标记)，并且不使用填充信元存储器CM。在这种情况下，如果交换单元中一个输入缓冲区被清空，只须等待直到在计数器X的值可以增加之前有更多的数据信元到达。延迟会有所增加，但本发明的方法仍然可以工作。
在不希望交换单元产生具有时间标记的填充信元的情况下，一种防止清空交换单元的输入缓冲区(或至少减少被清空的可能性)并且减少延迟的方法是从交换阵列的输入端口随机地向某些输出端口或作为多点传播向所有输出端口发送带有时间标记的填充信元。在单元的缓冲区为空或接近为空时交换单元也可以发送这些填充信元。否则可以按照普通方式抛弃填充信元。
原则上可以通过另一个路由，例如通过一个不传送分组的并行链路发送涉及分组(信元)的时间标记。在这种情况下，再排序与上述的不同，但不从分组中读出涉及分组的时间标记，而是从一个单独的存储器位置上读出，在该位置上存储了时间标记信息。这样时间标记被物理或逻辑地附在分组上。也可以不在内部链路上发送连续的信元队列，但仍然可以通过一个并行链路，按照与上述填充信元类似的方式发送连续时间标记信息。即以类似于填充信元传递的方式通过一个并行链路向下一个交换单元传递关于从输入队列中读出的最小时间标记的信息。
部分填充信元也可以没有时间标记，或者可以被提供一个指示时间标记与前一个信元相同的标识。这样可以把时间标记当作指示时间标记值相对于前一个时间标记值的变化的信息来传送。
硬件配置也可以有许多变化方式。例如，可能通过多种方式实现交换单元，例如一个空分或时分交换单元，一个输入或输出缓冲交换单元，或一个共享缓冲区或共享总线交换单元。也可以通过许多已知的方式实现交换单元的交换部件。除了交换部件可以是上述以时分方式每次一个信元地通过总线传送信元的总线型交换部件之外，交换部件可以被实现成在每个输出端口上均有一个仲裁器的空分全网络交换部件，该部件寻找所有前往该输出端口的信元，根据指定规则从中选择一个信元，并且防止发送其它信元。也可能通过已知的输入或输出缓冲方法和其组合方法实现交换单元的缓冲。信元也可以被存储在交换单元的共享存储器中并且只在队列中传送信元的地址(针对共享存储器)。象在这个连接中使用的其它装置一样，以这样的方式构成一个信元队列，即装置的实际实现可以改变只要在逻辑或功能上的实现，与前面的类似。如果交换阵列的结构允许增加一或多个信元顺序不改变的交换级段，则不需要在交换阵列的所有交换单元中进行再排序。也可以把填充信元从交换单元的输入队列中取出以便处理，并且可以存储在单独的特定于输入队列的存储器位置上。当一个输入缓冲区变成空时，存储在单独存储区域的填充信元的时间标记可以被用于控制单元根据上述方法所进行的操作。

Claims (9)

1.一种针对分组交换电信网络的交换阵列布置，其中通过该交换阵列布置发送分组，该交换阵列布置包括
几个输入端口和几个输出端口，
几个交换单元(SE)，每个均包括几个输入和几个输出，上述交换单元被用来串行构成几个连续的交换级段，并且通过内部链路(IL)从一个交换级段连接到另一个，通过交换单元和内部链路建立一个从输入端口到期望输出端口的连接，
由此交换阵列布置
根据到达时间为到达交换阵列的分组分配一个时间标记，
各个交换单元根据分组的有关路由信息(RI)把到达其输入的分组路由到其一或多个输出上，
关于要传送的分组的时间标记信息被传送到至少某些交换单元上，
在至少某些交换单元中，以这样的方式根据接收的时间标记信息建立要发送的分组的相对顺序，即对于每个来自交换单元的输出链路(IL)，分组的顺序如时间标记所示；
其特征在于
预定数量的离散值被用作时间标记，并且在根据时间标记建立要发送的分组的相对顺序的交换单元中：
使用时间标记相关的缓冲区(RSB)，
以这样的方式在时间标记相关的缓冲区中存储输入分组，即至少每个从交换阵列外部到达的分组被存储在对应于其时间标记的缓冲区中，
每次通过读取一个缓冲区来清空时间标记相关的缓冲区，并且把每个读出的分组路由到其中包含的地址所指示的输出上。
2.如权利要求1所述的交换阵列布置，其特征在于以这样的方式把时间标记信息发送到交换单元，即根据在上述交换单元中接收的时间标记信息，通过构成在各种情况下从交换单元传送的时间标记信息，从至少某些交换单元把时间标记信息发送到下一个交换级段的交换单元。
3.如权利要求2所述的交换阵列布置，其特征在于以基本连续的方式从交换单元向下一个级段的交换单元发送时间标记信息。
4.如权利要求3所述的交换阵列布置，其特征在于在交换阵列内发送阵列内部使用的，包含时间标记信息的填充分组。
5.如权利要求1所述的交换阵列布置，其特征在于从交换阵列的输入端口发送阵列内部使用的，包含具有在阵列内保持相同的值的时间标记信息的填充分组。
6.如权利要求4所述的交换阵列布置，其中到达交换单元的分组被存储在对应于输入的一个输入缓冲区(IBi)内，其特征在于在根据时间标记建立要发送的分组的相对顺序的交换单元中：
从输入缓冲区中读出分组，并且至少某些读出的分组被从输入缓冲区传送到时间标记相关的缓冲区，
根据最小时间标记(X)同时维护信息，在各种情况下对应于该标记的分组已经被从输入缓冲区中读出，
在各种情况下从一个时间标记相关的缓冲区中读出分组，对应于该缓冲区的时间标记小于或等于上述最小时间标记(X)。
7.如权利要求6所述的交换阵列布置，其中
在对应于其路由地址的输出缓冲区(OBi)中存储被路由的分组，
分组被从输出缓冲区读到对应于缓冲区的内部链路上，
其特征在于
一个填充分被存储在交换单元的存储器(CM)中，其中针对该分组连续维护一个作为最小时间标记(Y)的时间标记，在各种情况下从时间标记相关的缓冲区中读出对应于该标记的分组，
当输出缓冲区为空时，从上述存储器(CM)读出至少一个填充分组以构成一个到上述内部链路的连续分组队列。
8.如权利要求6所述的交换阵列布置，其特征在于
当从输入缓冲区读出分组时，从读出的每个分组得到时间标记，
只有已经从交换阵列外部到达的分组被传送到时间标记相关的缓冲区。
9.如权利要求6所述的交换阵列布置，其特征在于在根据时间标记建立要发送的分组的相对顺序的交换单元中，从时间标记相关的缓冲区中连续读出分组，对应于该缓冲区的时间标记等于上述最小时间标记(X)。
CN98807284.XA 1997-07-14 1998-07-14 具有时间标记功能的交换阵列布置 Pending CN1264531A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI972978A FI104671B (fi) 1997-07-14 1997-07-14 Kytkentäkenttäjärjestely
FI972978 1997-07-14

Publications (1)

Publication Number Publication Date
CN1264531A true CN1264531A (zh) 2000-08-23

Family

ID=8549248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98807284.XA Pending CN1264531A (zh) 1997-07-14 1998-07-14 具有时间标记功能的交换阵列布置

Country Status (7)

Country Link
US (1) US6647017B1 (zh)
EP (1) EP0997051A2 (zh)
JP (1) JP2001512942A (zh)
CN (1) CN1264531A (zh)
AU (1) AU8443698A (zh)
FI (1) FI104671B (zh)
WO (1) WO1999007181A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499578C (zh) * 2005-08-05 2009-06-10 中兴通讯股份有限公司 一种保证媒体接收端服务质量的方法
CN108540398A (zh) * 2018-03-29 2018-09-14 江汉大学 反馈型负载均衡交叉缓冲调度算法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982970B1 (en) 1998-08-21 2006-10-04 Nippon Telegraph and Telephone Corporation ATM switch
US7382736B2 (en) 1999-01-12 2008-06-03 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch
KR20000074195A (ko) * 1999-05-19 2000-12-15 강병호 다중 경로 비동기 전송 모드 스위치를 위한 고속 셀 순서 처리장치 및 방법
US7106728B1 (en) 2000-05-01 2006-09-12 Industrial Technology Research Institute Switching by multistage interconnection of concentrators
US6591285B1 (en) 2000-06-16 2003-07-08 Shuo-Yen Robert Li Running-sum adder networks determined by recursive construction of multi-stage networks
US6941252B2 (en) * 2001-03-14 2005-09-06 Mcdata Corporation Striping data frames across parallel fibre channel links
FR2823037B1 (fr) * 2001-03-27 2003-06-20 Thomson Csf Procede d'optimisation de la gestion de la bande passante d'un canal de transmission numerique
US7609695B2 (en) * 2001-06-15 2009-10-27 Industrial Technology Research Institute Optimizing switching element for minimal latency
US7103059B2 (en) * 2001-06-15 2006-09-05 Industrial Technology Research Institute Scalable 2-stage interconnections
EP1278339A1 (de) * 2001-07-20 2003-01-22 Siemens Aktiengesellschaft Verfahren und Anordnung zur Übermittlung von Daten aus einem ersten Datennetz in ein zweites Datennetz
US7403536B2 (en) * 2002-12-19 2008-07-22 International Business Machines Corporation Method and system for resequencing data packets switched through a parallel packet switch
US7600035B2 (en) 2003-01-31 2009-10-06 Brocade Communications Systems, Inc. Dynamic link distance configuration for extended fabric
CN100359887C (zh) * 2003-05-09 2008-01-02 华为技术有限公司 用rtp数据包的时戳进行排序以消除其抖动延时的方法
KR100497866B1 (ko) * 2003-05-20 2005-06-29 엘지전자 주식회사 에이티엠 셀 라우팅 방법
US8064341B2 (en) * 2003-10-10 2011-11-22 Nortel Networks Limited Temporal-spatial burst switching
US7593336B2 (en) 2003-10-31 2009-09-22 Brocade Communications Systems, Inc. Logical ports in trunking
US7619974B2 (en) 2003-10-31 2009-11-17 Brocade Communication Systems, Inc. Frame traffic balancing across trunk groups
US7609705B2 (en) * 2004-05-20 2009-10-27 Hewlett-Packard Development Company, L.P. Determination of a plurality of paths before selection of one path of the plurality of paths for transmission of one or more packets
US7382734B2 (en) * 2004-05-20 2008-06-03 Hewlett-Packard Development Company, L.P. Directing a path verification request along a specific path to a mesh network switch to test operability of the specific path
US8050280B2 (en) 2004-12-02 2011-11-01 Electronics And Telecommunications Research Institute Efficient switching device and method for fabricating the same using multiple shared memories
KR100641633B1 (ko) 2004-12-02 2006-11-06 한국전자통신연구원 다수의 공유 저장장소를 이용한 효율적인 스위칭 장치 및그 방법
JP2006242449A (ja) * 2005-03-02 2006-09-14 Sanden Corp ショーケース
US7738498B1 (en) * 2005-08-09 2010-06-15 Oracle America, Inc. Sharing a digital phase-locked loop across multiple packet streams
US7489690B2 (en) * 2005-08-12 2009-02-10 Cellco Partnership Integrated packet latency aware QoS scheduling algorithm using proportional fairness and weighted fair queuing for wireless integrated multimedia packet services
US7710958B2 (en) 2006-01-20 2010-05-04 Iona Technologies Limited Method for recoverable message exchange independent of network protocols
US8223633B2 (en) * 2008-10-03 2012-07-17 Brocade Communications Systems, Inc. Port trunking at a fabric boundary
US8412831B2 (en) * 2009-08-03 2013-04-02 Brocade Communications Systems, Inc. Per priority TCP quality of service
US8798077B2 (en) 2010-12-29 2014-08-05 Juniper Networks, Inc. Methods and apparatus for standard protocol validation mechanisms deployed over a switch fabric system
US8780896B2 (en) * 2010-12-29 2014-07-15 Juniper Networks, Inc. Methods and apparatus for validation of equal cost multi path (ECMP) paths in a switch fabric system
CN103283193B (zh) 2011-01-04 2016-01-13 纳派泰克股份公司 用于接收和转发数据的装置和方法
EP2487819B1 (en) * 2011-02-10 2015-08-05 Alcatel Lucent Network element for a packet-switched network
US8862926B2 (en) 2011-08-16 2014-10-14 Apple Inc. Hardware controlled PLL switching
US9081517B2 (en) 2011-08-31 2015-07-14 Apple Inc. Hardware-based automatic clock gating
EP3217614B1 (en) * 2016-03-09 2018-09-19 Mitsubishi Electric R&D Centre Europe B.V. Multiplexing method for scheduled frames in an ethernet switch

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991002419A1 (en) * 1989-08-09 1991-02-21 Alcatel N.V. Resequencing system for a switching node
US5253251A (en) * 1991-01-08 1993-10-12 Nec Corporation Switching system with time-stamped packet distribution input stage and packet sequencing output stage
US5260935A (en) 1991-03-01 1993-11-09 Washington University Data packet resequencer for a high speed data switch
US5383181A (en) * 1991-10-31 1995-01-17 Nec Corporation Packet switching system capable of reducing a delay time for each packet
JPH05207062A (ja) * 1992-01-27 1993-08-13 Nec Corp パケット交換方式
US5612952A (en) * 1993-09-20 1997-03-18 Kabushiki Kaisha Toshiba Packet switch and buffer for storing and processing packets routing to different ports
US5481536A (en) 1993-10-29 1996-01-02 Siemens Aktiengesellschaft Method for restoring a prescribed sequence for unordered cell streams in ATM switching technology
US5537400A (en) * 1994-04-15 1996-07-16 Dsc Communications Corporation Buffered crosspoint matrix for an asynchronous transfer mode switch and method of operation
US5859835A (en) * 1996-04-15 1999-01-12 The Regents Of The University Of California Traffic scheduling system and method for packet-switched networks
US6134217A (en) * 1996-04-15 2000-10-17 The Regents Of The University Of California Traffic scheduling system and method for packet-switched networks with fairness and low latency
EP0810808B1 (en) * 1996-05-29 2009-08-12 Nippon Telegraph And Telephone Corporation ATM cell transport equipment
US6404737B1 (en) * 2000-08-10 2002-06-11 Ahead Communications Systems, Inc. Multi-tiered shaping allowing both shaped and unshaped virtual circuits to be provisioned in a single virtual path

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499578C (zh) * 2005-08-05 2009-06-10 中兴通讯股份有限公司 一种保证媒体接收端服务质量的方法
CN108540398A (zh) * 2018-03-29 2018-09-14 江汉大学 反馈型负载均衡交叉缓冲调度算法

Also Published As

Publication number Publication date
WO1999007181A2 (en) 1999-02-11
FI104671B (fi) 2000-04-14
WO1999007181A3 (en) 1999-07-08
JP2001512942A (ja) 2001-08-28
AU8443698A (en) 1999-02-22
EP0997051A2 (en) 2000-05-03
FI972978A (fi) 1999-01-15
FI972978A0 (fi) 1997-07-14
US6647017B1 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
CN1264531A (zh) 具有时间标记功能的交换阵列布置
AU693084B2 (en) Controlled access ATM switch
EP0471344B1 (en) Traffic shaping method and circuit
US5291482A (en) High bandwidth packet switch
EP0300061B1 (en) Self-routing switching system
US6611527B1 (en) Packet switching apparatus with a common buffer
CN1097913C (zh) Atm流量调节
EP0886939B1 (en) Efficient output-request packet switch and method
CN1057653C (zh) 分组交换机中链路的分组方法
EP1045558B1 (en) Very wide memory TDM switching system
CN1859263B (zh) 信元重排序方法、使用该方法的信元处理方法及装置
CN1035927A (zh) 混合式分组交换的方法和设备
CN1013541B (zh) 具有最佳缓冲存贮器的混合时分复用交换系统
CN1056968A (zh) 数据单元交换机
CN1267441A (zh) 交换设备
WO1993026108A2 (en) Output-buffered packet switch with a flexible buffer management scheme
US7292576B2 (en) ATM switch having output buffers
CN1109307C (zh) 在处理器单元之间交换数据的系统
CN101146029B (zh) 一种分组重排序方法和系统
CN1359241A (zh) 用于分组交换机和无源光网络的分布式调度器
CN1247684A (zh) 电信网络中的连接设备
KR100339463B1 (ko) 고정길이셀의순차적스트림처리장치,비동기전송방식의스위치어댑터및스위칭유닛
CN1081054A (zh) 方形交换体系
CN1853379A (zh) 在异步传输模式信元传输中提供服务质量的系统和方法
CN1212543A (zh) 一种异步传递方式信元交换系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned