CN1248417C - 使用具有可重新配置结构的可重新配置的芯片实现无线通信系统的系统和方法 - Google Patents
使用具有可重新配置结构的可重新配置的芯片实现无线通信系统的系统和方法 Download PDFInfo
- Publication number
- CN1248417C CN1248417C CN 01821587 CN01821587A CN1248417C CN 1248417 C CN1248417 C CN 1248417C CN 01821587 CN01821587 CN 01821587 CN 01821587 A CN01821587 A CN 01821587A CN 1248417 C CN1248417 C CN 1248417C
- Authority
- CN
- China
- Prior art keywords
- reconfigurable
- configuration
- chip
- communication system
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
- H04B2201/7071—Efficiency-related aspects with dynamic control of receiver resources
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Transceivers (AREA)
- Logic Circuits (AREA)
Abstract
一个无线通信系统可以被利用一个或多个可重新配置的芯片实现,所述可重新配置的芯片具有后台和前台配置平面。后台平面能够被利用一个通信算法加载,而通信算法的另一部分被配置到前台平面中并且在可重新配置的结构中操作。在前台和后台配置之间的切换被几乎立即执行。本发明的系统允许诸如用于无线通信系统的基站接收机这样的一个复杂的通信系统被实现在一个效的可重新配置的芯片上而不是一个大得多的FPGA上。
Description
发明背景
本发明涉及通信系统,更具体而言,本发明涉及无线通信系统。
无线通信系统典型地被使用集成电路来实现。对于许多情况,特定用途集成芯片(ASIC)被用于实现通信系统。对于能够被用于服务大量用户的无线通信基站来说,尤其是这样。对于通信系统中的灵活性的要求导致了使用现场可编程门阵列(FPGA)来实现通信系统的一部分。不过,FPGA有相当大的下侧(down side)。用于实现在无线通信系统,尤其是基站中所用的复杂算法的FPGA的尺寸以及因而发生的费用可能是重大的。因此,希望有一个灵活而便宜的解决方案用于实现计算机通信系统。
发明内容
本发明包括使用一个具有后台和前台配置平面的可重新配置的芯片来实现通信系统。无线通信系统可以是例如无线通信基站的无线通信系统。可重新配置的芯片允许通信系统算法的一部分被加载到后台配置平面中,而通信系统算法的另一部分按照前台配置平面所做的配置进行操作。后台平面中的配置可以被迅速切换到前台平面。这利用FPGA是不可能的。FPGA需要大量时间(在1秒的范围内)用于配置加载。虽然在许多情况下,这对于诸如用于无线通信基站的多步骤帧处理的通信算法是可接受的,但还是需要将配置切换得更快。
本发明的另一个实施例包括实现一个通信系统的方法,包括步骤:将通信设计的第一部分加载到可重新配置的芯片中;运行可重新配置的芯片的第一部分,并且至少在运行步骤的一部分期间;将配置系统设计的第二部分加载到可重新配置的芯片中,并且在可重新配置的芯片中运行通信设计的第二部分。
同时进行后台平面配置的加载和前台平面配置的操作会使得通信算法被快速而有效地实现。可以按照需要且无延迟地切换通信系统设计的各部分。
可重新配置的芯片的使用允许将通信系统设计分解成为更小的配置。这允许例如具有前台和后台平面的更小的可重新配置的芯片被用于其中在其它情况下需要更大的FPGA的情况中。这能够大大降低通信系统单元的费用。
附图说明
图1表示能够与本发明的系统一起使用的具有前台和后台配置平面的可重新配置的芯片的例子。
图2A表示在前台和后台平面之间切换的优选实现。
图2B表示在前台和后台平面之间切换的次优选的实现。
图3A和3B表示被实现使得在三个配置功能之间切换的一个单独的可重新配置的芯片。
图4A和4B表示两个可重新配置的芯片,其中一个被实现以便在两个通信系统配置之间切换。
图5A和5B表示一个可重新配置的结构在一个路径搜索配置和一个瑞克接收机配置之间的切换。
图6中的流程图表示对于诸如图3A和3B所示的系统的可重新配置的芯片在路径搜索器、瑞克接收机和维特比配置之间的切换。
图7表示对于本发明的系统的一个实施例,对于一个可重新配置的芯片的通信系统配置的切换以及在不同的配置期间的中央处理单元处理。
图8A和8B表示使用多个可重新配置的芯片的系统,这些可重新配置的芯片中的一个在维特比和涡轮(Turbo)配置之间切换。
图9表示CDMA通信系统的两个可重新配置的芯片实现。
图10表示在图9的系统中的第一个可重新配置的芯片的操作。
图11中的流程图表示如图10所示的系统的操作。
具体实施方式
图1表示能够用于本发明一个实施例的可重新配置的芯片20。该可重新配置的芯片包括前台配置平面22和后台配置平面24。前台配置平面22配置可重新配置的结构26的各单元,使得通信系统设计的一部分能够被实现。在一个优选实施例中,可重新配置的芯片20还包括一个处理器28,诸如精简指令集计算(RISC)中央处理单元(CPU)。在一个实施例中,CPU 28运行难以在可重新配置的结构中实现的通信系统算法的各部分。在一个优选实施例中,可重新配置的结构26包括多个可重新配置的数据路径单元、存储元件和互连单元。在一个实施例中,数据路径单元包括比较器、算术逻辑单元(ALU)和可配置来实现算法的操作的寄存器。在一个实施例中,可重新配置的结构26还包括诸如乘法器和存储元件的专用单元。存储元件能够被用于存储算法的数据。
在一个优选实施例中,利用一个将可重新配置的结构中的可重新配置单元分配到算法的各部分的软件编译器对所述算法进行编译,从而实现用于通信系统的不同配置的配置比特。外部存储器30被用来存储用于通信系统算法的不同配置。这些配置可以被使用存储器访问单元32和总线34加载到后台平面中。在一个优选实施例中,后台和前台平面被利用所述结构中的可重新配置单元而交叉。后台平面的加载最好被利用一个与用于可重新配置的结构26的数据连接线分开的总线系统来执行。
在颁发给Laurence H.Cooke等人的题为“用于可重新配置的计算机的集成处理器和可编程数据路径芯片(An Integrated ProcessorAnd Programmable Data Path Chip for ReconfigurableComputer)”的美国专利No.5,970,254的公开内容中可以看到可重新配置的芯片的另外的细节,该专利的内容被包括在这里作为参考。
图2A表示在前台和后台平面之间切换的优选配置。后台配置存储元件40可以从外部存储器加载,而前台配置存储元件42配置可重新配置的结构中的可配置的单元44。当后台平面被激活时,后台平面中的数据重写前台平面中的数据。如果旧的配置需要被再次运行,则它被重新加载到后台平面中。
图2B表示其中后台配置单元40’与前台配置单元42’被使用多路复用器46连接到可配置的单元44’的替代的并且次优选的实施例。由于这个实施例的额外开销,它不如图2A所示的例子优选。
图3A和3B表示实现无线通信系统的三个部分的可重新配置的芯片50。在这个例子中,可重新配置的芯片50是一个基站单元的一部分,该基站单元在一个帧52的操作时间中实现三个不同的配置:路径搜索配置52a、瑞克接收机配置52b和维特比配置52c。应当指出,在一个传统的FPGA实现中,所述配置中的每一个需要被同时加载到FPGA芯片中。这需要FPGA的尺寸比与本发明一起使用的可重新配置的芯片的尺寸大很多。应当指出,在所述配置的每一个的操作期间,另一个配置被加载到后台平面中。因此,当通信系统的各部分之一的操作被完成时,可重新配置的芯片能够被迅速地切换到另一个配置。
图4A表示其中使用可重新配置的芯片54和可重新配置的芯片56这样两个可重新配置的芯片的替代系统。如图4B所示,在这个实施例中,在帧操作时间58中,路径搜索配置58a和瑞克接收机配置58b操作。可重新配置的芯片56被利用一个维特比配置来实现。
图5A和5B表示在路径搜索器配置和瑞克接收机配置之间的切换。这种切换的一个例子被在图3B的配置52a和52b和图4B的配置58a和58b之间的转换处执行。
在图5A中,前台配置存储器60含有路径搜索器配置。它将可配置结构62配置成为路径搜索配置,并且可配置结构实现计算机系统的路径搜索部分。瑞克接收机配置被加载到后台平面64中。
应当指出,可重新配置的结构包括一个存储元件,它能够允许数据被从一个配置由第二个配置访问,而无需数据传送。
参见图5B,当路径搜索配置已经完成操作时,来自后台平面64’的瑞克接收机配置能够被加载到前台平面60’。然后,这几乎立即将可重新配置的结构62’配置到可以完全不同于路径搜索配置的瑞克接收机配置中。如图5A和5B所示,切换可以被在一个单独的时钟周期中执行,只要在先前配置的处理期间有足够的时间用于将下一个配置加载到后台平面中。
图6是图3A和3B的系统的流程图。注意,虽然所述配置之一正在被加载,但是其它配置也可以被并发地执行。
图7表示一个可重新配置的芯片在多个配置中的使用。这表示可重新配置的结构处理以及CPU处理。CPU允许难以实现在可重新配置的结构中的通信算法的各部分的计算。它还提供用于计算与可重新配置的结构分开的计算的资源。因此,在具有一个可重新配置的结构的可重新配置的芯片上的CPU的使用提供了实现通信系统算法的优点。
图8A表示具有多个可重新配置的芯片的实施例,这些可重新配置的芯片中的一些实现一个固定配置。符号速率处理器70在维特比配置72a和涡轮配置72b之间切换。
图9-11表示遵循用于无线码分多址(CDMA)的美国标准的无线通信系统的实现。
图9表示其中一个可重新配置的芯片80实现伪随机数产生、解调、分支(finger)搜索和接入搜索,而可重新配置的芯片82实现维特比和其它处理的实施例。
图10表示在图9的可重新配置的芯片80中,不同配置之间的切换。
图11中的流程图表示图9的可重新配置的芯片80的操作。
注意,用于本发明的可重新配置的芯片在无线通信系统的基站操作中尤其有用。在所述基站操作中,多个通信连接被操作处理。由所述基站服务的用户数以及在每个配置中因而发生的处理负担来部分地确定所述数量的配置到不同的可配置芯片的分配。大基站可以有许多用户并且使用更多的可重新配置的芯片,其中的一些被专用于单独配置。具有较少用户工作的基站有在一个单独的可重新配置的芯片上实现的更多的通信系统配置。所需要的处理速度还影响这个实现方案。
注意,在图3-8的系统中,没有示出伪随机数发生器。在一个实施例中,伪随机发生器被实现为路径搜索器或者瑞克接收机实现的一部分,这可能需要额外的配置切换。另一方面,伪随机数发生器可以被实现在一个备用时隙中。在一个实施例中,伪随机数发生器是一个金色码发生器。
本领域技术人员应当理解,在不偏离本发明精神和特征的条件下,可以用其它具体形式来实现本发明。因此,所公开的实施例在任何方面都应当被认为是说明性而非限制性的。本发明的范围由所附的权利要求而不是上面的描述来限定,并且所有落在本分明等同物的意义和范围中的变化都打算被包括在这里。
Claims (8)
1.一种通信可重新配置的芯片,包括:
一个存储第一和第二配置的配置存储器;以及
一个可重新配置的逻辑单元,该逻辑单元响应于所述第一和第二配置来在一个通信帧内实现一个算法,其中所述第一和第二配置基于所述算法而在所述可重新配置的芯片内对于不同的操作进行编程。
2.如权利要求1所述的通信可重新配置的芯片,其中所述第一通信配置实现由所述可重新配置的逻辑单元的路径搜索操作。
3.如权利要求1所述的通信可重新配置的芯片,其中所述第二通信配置实现由所述可重新配置的逻辑单元的瑞克接收机操作。
4.如权利要求1所述的通信可重新配置的芯片,还包括一个实现由所述可重新配置的逻辑单元的维特比操作的第三通信配置。
5.一种实现通信可重新配置的芯片的方法,包括:
加载第一配置来配置一个集成电路的可重新配置的部分;
利用所述第一配置来操作所述集成电路的所述可重新配置的部分;
加载第二配置来配置所述集成电路的所述可重新配置的部分;以及
利用所述第二配置来操作所述集成电路的所述可重新配置的部分,其中通过在一个通信帧内利用所述第一和第二配置来配置所述可重新配置的芯片而实现一个算法。
6.如权利要求5所述的方法,还包括将所述第一配置存储在第一存储器中以及将所述第二配置存储在第二存储器中。
7.如权利要求5所述的方法,其中利用所述第一配置来操作所述集成电路的所述可重新配置的部分包括路径搜索器配置。
8.如权利要求5所述的方法,其中利用所述第二配置来操作所述集成电路的所述可重新配置的部分包括瑞克接收机配置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69907800A | 2000-10-27 | 2000-10-27 | |
US09/699,078 | 2000-10-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1484887A CN1484887A (zh) | 2004-03-24 |
CN1248417C true CN1248417C (zh) | 2006-03-29 |
Family
ID=24807827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01821587 Expired - Fee Related CN1248417C (zh) | 2000-10-27 | 2001-10-25 | 使用具有可重新配置结构的可重新配置的芯片实现无线通信系统的系统和方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1336248A4 (zh) |
CN (1) | CN1248417C (zh) |
AU (1) | AU2002249827A1 (zh) |
WO (1) | WO2002056481A2 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8380143B2 (en) | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
US7017140B2 (en) | 2002-08-29 | 2006-03-21 | Bae Systems Information And Electronic Systems Integration Inc. | Common components in interface framework for developing field programmable based applications independent of target circuit board |
US20040045007A1 (en) | 2002-08-30 | 2004-03-04 | Bae Systems Information Electronic Systems Integration, Inc. | Object oriented component and framework architecture for signal processing |
CN102075917A (zh) * | 2002-10-07 | 2011-05-25 | 松下电器产业株式会社 | 通信装置 |
US7847730B2 (en) | 2006-09-27 | 2010-12-07 | Bae Systems Information And Electronic Systems Integration, Inc. | Software defined navigation signal generator |
KR20100014339A (ko) | 2006-12-26 | 2010-02-10 | 달리 시스템즈 씨오. 엘티디. | 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템 |
CN103180844B (zh) | 2010-08-17 | 2017-10-03 | 大力系统有限公司 | 用于分布式天线系统的中性主机架构 |
CN105208083B (zh) | 2010-09-14 | 2018-09-21 | 大力系统有限公司 | 用于发送信号的系统和分布式天线系统 |
CN103383677B (zh) * | 2012-05-03 | 2016-06-22 | 中国科学院电子学研究所 | 兼具无线配置和无线收发模式的无线可编程片上系统的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2869826B2 (ja) * | 1991-08-28 | 1999-03-10 | キヤノン株式会社 | 半導体製造方法 |
US5970254A (en) * | 1997-06-27 | 1999-10-19 | Cooke; Laurence H. | Integrated processor and programmable data path chip for reconfigurable computing |
US6096091A (en) * | 1998-02-24 | 2000-08-01 | Advanced Micro Devices, Inc. | Dynamically reconfigurable logic networks interconnected by fall-through FIFOs for flexible pipeline processing in a system-on-a-chip |
US5999990A (en) * | 1998-05-18 | 1999-12-07 | Motorola, Inc. | Communicator having reconfigurable resources |
-
2001
- 2001-10-25 CN CN 01821587 patent/CN1248417C/zh not_active Expired - Fee Related
- 2001-10-25 EP EP01998067A patent/EP1336248A4/en not_active Ceased
- 2001-10-25 WO PCT/US2001/049436 patent/WO2002056481A2/en active Application Filing
- 2001-10-25 AU AU2002249827A patent/AU2002249827A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2002056481A3 (en) | 2002-09-06 |
WO2002056481A2 (en) | 2002-07-18 |
WO2002056481A9 (en) | 2003-05-30 |
EP1336248A2 (en) | 2003-08-20 |
EP1336248A4 (en) | 2005-04-20 |
CN1484887A (zh) | 2004-03-24 |
AU2002249827A1 (en) | 2002-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1415399B1 (en) | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements | |
US9037834B2 (en) | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture | |
US8010593B2 (en) | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements | |
CN1248417C (zh) | 使用具有可重新配置结构的可重新配置的芯片实现无线通信系统的系统和方法 | |
EP1368744A2 (en) | Processor architecture | |
WO2002050700A2 (en) | Processor architecture | |
US6594714B1 (en) | Reconfigurable FIFO interface to support multiple channels in bundled agent configurations | |
US8151270B2 (en) | Method and apparatus for time-sliced and multi-threaded data processing in a communication system | |
SE524624C2 (sv) | Sätt och system för demodulering av flera chip i en CDMA signal | |
CN1221100C (zh) | 前同步码搜索设备和方法 | |
US20050091472A1 (en) | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements | |
US7483933B2 (en) | Correlation architecture for use in software-defined radio systems | |
CN1716229A (zh) | 可重配置处理器和半导体器件 | |
JP4088611B2 (ja) | シングル・チップ・プロトコル・コンバーター | |
WO2003050705A2 (en) | Method and system for managing hardware resources to implement system acquisition using an adaptive computing architecture | |
EP1701251B1 (en) | Reconfigurable circuit and configuration switching method | |
Srikanteswara et al. | Soft radio implementations for 3G and future high data rate systems | |
Pulley et al. | Software defined baseband processing for 3G base stations | |
WO2005071850A2 (en) | A dynamically reconfigurable signal processing apparatus and method for use in a high speed digital communication system | |
US6768336B2 (en) | Circuit architecture for reduced-synchrony on-chip interconnect | |
CN1622501B (zh) | 一种提取多径的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060329 Termination date: 20101025 |