CN1215676C - 用于数据加密/解密的装置和包括该数据加密/解密装置的数据载体设备 - Google Patents

用于数据加密/解密的装置和包括该数据加密/解密装置的数据载体设备 Download PDF

Info

Publication number
CN1215676C
CN1215676C CN97180954.2A CN97180954A CN1215676C CN 1215676 C CN1215676 C CN 1215676C CN 97180954 A CN97180954 A CN 97180954A CN 1215676 C CN1215676 C CN 1215676C
Authority
CN
China
Prior art keywords
data
address
random access
memory map
access storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97180954.2A
Other languages
English (en)
Other versions
CN1276073A (zh
Inventor
格雷厄姆·亨利·思塔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions UK Ltd
Original Assignee
Motorola Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Ltd filed Critical Motorola Ltd
Publication of CN1276073A publication Critical patent/CN1276073A/zh
Application granted granted Critical
Publication of CN1215676C publication Critical patent/CN1215676C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G06F21/6245—Protecting personal data, e.g. for financial or medical purposes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Databases & Information Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

一个用于加密/解密数据的结构(6)，包括：随机访问存储器装置(12)，用于存储数据；一个用于处理数据的处理器(10)，该处理器有一个存储器映射表，该存储器映射表包括映射到该随机访问存储器的一第一部分(12.0)和一第二部分(12.1)；和控制装置(18，34，26)，被连接成接收一个指令来将数据写到存储器映射表的第二部分中的一个地址，对此作出响应，使用一个预定的置换格式将数据写到随机访问存储器中一个相关的地址，由此从该随机访问存储器中所述相关地址读取出来的数据是被写到存储器映射表的第二部分中所述地址的数据的一个加密/解密版本。

Description

用于数据加密/解密的装置和包括 该数据加密/解密装置的数据载体设备
技术领域
本发明一般涉及数据的加密/解密，和包括用于数据加密/解密的装置的数据载体设备。
背景技术
电子装置一般用于装载必须能够防止他人非法访问的数据(例如，金融或者个人数据)。一个最普遍的防止他人对被这样一种装置所装载的数据进行非法访问的方法是使用一个密码。
一个典型的、熟知的密码方法是使用一个熟知的数据加密标准(DES)来加密/解密该密码。在这个步骤中，该数据加密标准算法需要使用一个预定的方式来改变数据的顺序。
典型地，该数据加密标准的实际实施方式需要额外的寄存器和/或者附加的处理步骤来实现所需的乱序。
发明内容
本发明的一个目的是提供一个用于数据加密/解密的装置，和包括这种用于数据加密/解密装置的一个数据载体，其中，上述缺点被克服或者至少被减轻。
根据本发明的第一方面，提供了一个用于加密/解密数据的装置，包括：随机访问存储器装置，用于存储数据；一个用于处理数据的处理器，该处理器有一个存储器映射表，该存储器映射表包括映射到该随机访问存储器的一第一部分和一第二部分；和控制装置，被连接以便接收一个指令，从而将数据写到存储器映射表的第二部分中的一个地址，并对此作出响应，使用一个预定的置换格式将数据写到随机访问存储器中一个相关的地址，由此从该随机访问存储器中所述相关地址读取出来的数据是被写到存储器映射表的第二部分中的所述地址的数据的一个加密/解密版本。
根据本发明的第二方面，提供了一个用于加密/解密数据的装置，包括：随机访问存储器装置，用于存储数据；一个用于处理数据的处理器，该处理器有一个存储器映射表，该存储器映射表包括映射到该随机访问存储器的一第一部分和一第二部分；和控制装置，被连接以便接收一个指令，从而从存储器映射表的第二部分中的一个地址读取数据，并对此作出响应，使用一个预定的置换格式从随机访问存储器中一个相关的地址读取数据，由此对所述指令作出响应，从该存储器映射表的第二部分中一个地址读取出来的所述数据是被写到该随机访问存储器中所述相关地址的数据的一个加密/解密版本。
根据本发明的第三方面，提供了一个数据载体设备，包括数据加密/解密装置，其中数据加密/解密装置包括：随机访问存储器装置，用于存储数据；一个用于处理数据的处理器，该处理器有一个存储器映射表，该存储器映射表包括映射到该随机访问存储器的一第一部分和一第二部分；和控制装置，被连接以便接收一个指令，从而将数据写到存储器映射表的第二部分中的一个地址，并对此作出响应，使用一个预定的置换格式将数据写到随机访问存储器中一个相关的地址，由此从该随机访问存储器中所述相关地址读取出来的数据是被写到存储器映射表的第二部分中的所述地址的数据的一个加密/解密版本。
附图说明
现在参考附图，并且通过示例，来描述包括用于数据加密/解密的一个结构的一个数据载体，其中：
图1显示了利用本发明的一个数据载体；图2显示了图1中数据载体的一个微控制器的一个原理框图；和
图3显示了可以用于图1中的数据载体的、一个替代的微控制器的一个原理性框图。
具体实施方式
首先参考图1，一个智能卡数据载体2是由一个尺寸大小合适的塑料卡4组成的，它包括一个集成电路微控制器6。接头8提供了卡的微控制器6与一个卡阅读器(没有显示)之间的一个接口。
现在还来参考图2，微控制器6包含一个经过一个地址总线14和一个数据总线16与随机访问存储器(RAM)12相连的一个中央处理单元(CPU)10。如将要被更详细地描述的，CPU10的地址空间被映射到5个存储范围12.0($10($表示十六进制数值)到$FF)，12.1($110到$1FF)，12.2($210到$2FF)，12.3($310到$3FF)，12.4($410到$4FF)。仅最低的地址范围12.0($10到$FF)包含物理RAM。
四个类似的地址范围检测器18，20，22和24与地址总线14相连。如将要被更详细地描述的，地址范围检测器18，20，22和24检测出现在地址总线上的一个地址是否处于四个相应的被选地址范围以内，并且产生一个相应的检测器输出。
四个类似的逻辑电路26，28，30和32(下面将要被更详细地描述)与数据总线16相连。四个逻辑与门34，36，38和40的输出分别与相应的逻辑电路26，28，30，和32相连。与门34，36，38和40中的每一个分别有一个输入与一个相应的地址范围检测器18，20，22和24的输出相连。与门34，36，38和40中的每一个的另一个输入分别连接成在线42上接收来自CPU10的一个写使能信号。
如将要被描述的，图2的电路结构在执行数据加密标准(DES)算法时特别有用。如前面所参考的，DES算法是一个众所周知的、用于数据加密/解密的算法，例如密码和加密密钥。1980年，国家标准局出版物500-20，“NBS数据加密标准硬件实施方式的正确性的确认”(这里用作参考)就给出了DES算法的进一步细节。
众所周知，DES算法需要使用两种不同的预定义置换(permutation)顺序来交换数据：一个32比特置换顺序，传统地称作“p”置换，和一个48比特的置换顺序，传统地称作“置换选择2”置换。
如下面将要描述的，在微控制器6中，“p”置换和“置换选择2”置换由硬件来执行，DES算法的其它步骤由软件来执行(这是熟知的)并且不需要任何进一步的解释。
通过组合两个子函数P1和P2来执行“p”置换，通过组合两个子函数KS1和KS2来执行“置换选择2”置换。
P1子函数的定义如下：
               7   6    5   4    3    2    1    0p1  输入字节0  01  02   03  04   -    -    -    -p1  输入字节1  09  10   11  12   -    -    -    -p1  输入字节2  17  18   19  20   -    -    -    -p1  输入字节3  25  26   27  28   -    -    -    -p1  输出字节0  -   -    20  -    -    12   28   17p1  输出字节1  01  -    -   26   -    18   -    10p1  输出字节2  02  -    -   -    -    27   03   09p1  输出字节3  19  -    -   -    -    11   04   25
P2子函数的定义如下：
             7  6   5   4   3   2   1   0p2输入字节0  -  -   -   -   05  06  07  08p2输入字节1  -  -   -   -   13  14  15  16p2输入字节2  -  -   -   -   21  22  23  24p2输入字节3  -  -   -   -   29  30  31  32p2输出字节0  16 07  -   21  29  -   -   -p2输出字节1  -  15  23  -   05  -   31  -p2输出字节2  -  08  24  14  32  -   -   -p2输出字节3  -  13  30  06  22  -   -   -
KS1子函数的定义如下：
              7   6   5   4   3   2   1   0KS1输入字节0  01  02  03  04  05  06  07  08KS1输入字节1  09  10  11  12  13  14  15  16KS1输入字节2  17  18  19  20  21  22  23  24KS1输入字节3  25  26  27  28  -   -   -   -KS1输出字节0  -   -   14  17  11  24  01  05KS1输出字节1  -   -   03  28  15  06  21  10KS1输出字节2  -   -   23  19  12  04  26  08KS1输出字节3  -   -   16  07  27  20  13  02
KS2子函数的定义如下：
               7   6   5   4   3   2   1   0KS2输入字节0  29  30  31  32  33  34  35  36KS2输入字节1  37  38  39  40  41  42  43  44KS2输入字节2  45  46  47  48  49  50  51  52KS2输入字节3  53  54  55  56  -   -   -   -KS2输出字节0  -   -   41  52  31  37  47  48KS2输出字节1  -   -   44  49  39  56  34  53KS2输出字节2  -   -   46  42  50  36  29  32KS2输出字节3  -   -   46  42  50  36  29  32
在上述P1和P2子函数和KS1和KS2子函数的表格定义中，比特编号方法与上面所引用的NBS参考相同。
还可以注意到，KS1和KS2子函数中的比特9，18，22，25，35，38，43和54没有被使用，如上面所引用的NBS参考一样。
为了执行P1子函数，CPU试图写四个字节(0到3)的源数据(将要被置换)到存储范围空间12.1($110到$1FF)的地址。这个效果实际上是将被置换的数据写到地址范围12.0($10到$FF)中相应的存储位置上。这个置换是按照如下实现的。
当地址范围检测器18检测到地址总线上有这个范围的地址时($1xx)，它产生到与门34的输出。与门34还接收来自CPU10的一个写使能信号，并且产生一个置换使能信号到逻辑电路26。
如果没有一个置换使能信号，逻辑电路26直接将数据传递到数据总线上而不进行比特置换。但是，如果其相关的与门产生了一个置换使能信号，逻辑电路26根据上述P1表格的上半部分中所给定的定义，置换数据总线上数据的比特。然后被置换的数据被写到范围($10到$FF)中的相应地址的物理存储空间，(在$110到$1FF范围内的)被尝试地址的最重要特征在实际上将数据写到物理RAM存储空间12.0中时被忽略。
这个置换写入的结果是在CPU写完所有的四个字节以后，如上述P1表格的下半部分所显示的那样，被置换的数据可以从物理存储空间12.0($10到$FF)中被读出来。
类似地，对上面针对P1子函数所描述的过程而言，为了执行P2子函数，CPU试图将四个字节(0到3)的源数据(将要被置换的)写到存储器地址空间12.2($210到$2FF)中的地址位置。这个的效果实际上是将被置换的数据写到地址范围12.0($10到$FF)的相应存储器位置。这个置换是按照如下实现的。
当地址范围检测器20检测到地址总线上有这个范围的地址时($2xx)，它产生到与门36的输出。与门36还接收来自CPU10的一个写使能信号，并且产生一个置换使能信号到逻辑电路28。
如果没有置换使能信号，逻辑电路28直接将数据传递到数据总线上而不进行比特置换。但是，如果其相关的与门产生了一个置换使能信号，逻辑电路28根据上述P2表格的上半部分中所给定的定义，置换数据总线上数据的比特。然后被置换的数据被写到范围($10到$FF)中的相应地址的物理存储空间，(在$210到$2FF范围内的)被尝试地址的最重要特征在实际上将数据写到物理RAM存储空间12.0中时被忽略。
这个置换写入的结果是在CPU写完所有的四个字节以后，如上述P2表格的下半部分所显示的那样，被置换的数据可以从物理存储空间12.0($10到$FF)中被读出来。
应该理解，通过执行P1子函数，然后再执行P2子函数，就能够实现“p”置换，并且可以直接将“p”置换数据从物理存储空间12.0($10到$FF)中相应的四个字节读取出来。
可以理解，P1子函数仅使用每一个输入字节的上半部分4个比特，而P2子函数仅使用每一个输入字节的下半部分4个比特，在每一种情形下，没有被使用的4个比特均被丢弃。这能够允许微控制器6对DES算法进行有效的编码：因为DES算法中前面的步骤是“s1...s8开关单元(switch box)查寻表”，该步骤每个字节返回两个开关单元，在执行如上所描述的“p”置换以前，编程人员不需要掩掉多余的四个比特(节省代码和时间)。
类似地，对上面所描述的P1和P2子函数过程而言，为了执行KS1子函数，CPU试图将四个字节(0到3)的源数据(将要被置换)写到存储地址范围12.3($310到$3FF)中的地址位置。这个的效果实际上是将被置换的数据写到地址范围12.0($10到$FF)中的相应存储位置。这个置换是按照如下来实现的。
当地址范围检测器22检测到地址总线上有这个范围的地址时($3xx)，它产生到与门38的输出。与门38还接收来自CPU10的一个写使能信号，并且产生一个置换使能信号到逻辑电路30。
如果没有一个置换使能信号，逻辑电路30直接将数据传递到数据总线上而不进行比特置换。但是，如果其相关的与门产生了一个置换使能信号，逻辑电路30根据上述KS1表格的上半部分中所给定的定义，置换数据总线上数据的比特。然后被置换的数据被写到范围($10到$FF)中的相应地址的物理存储空间，(在$310到$3FF范围内的)被尝试地址的最重要特征在实际上将数据写到物理RAM存储空间12.0中时被忽略。
这个置换写入的结果是在CPU写完所有的四个字节以后，如上述KS1表格的下半部分所显示的那样，被置换的数据可以从物理存储空间12.0($10到$FF)中被读出来。
类似地，对上面所描述的P1、P2和KS1子函数过程而言，为了执行KS2子函数，CPU试图将四个字节(0到3)的源数据(将要被置换)写到存储地址范围12.4($410到$4FF)中的地址位置。这个的效果实际上是将被置换的数据写到地址范围12.0($10到$FF)中的相应存储位置。这个置换是按照如下来实现的。
当地址范围检测器24检测到地址总线上有这个范围的地址时($4xx)，它产生到与门40的输出。与门40还接收来自CPU10的一个写使能信号，并且产生一个置换使能信号到逻辑电路32。
如果没有一个置换使能信号，逻辑电路32直接将数据传递到数据总线上而不进行比特置换。但是，如果其相关的与门产生了一个置换使能信号，逻辑电路32根据上述KS2表格的上半部分中所给定的定义，置换数据总线上数据的比特。然后被置换的数据被写到范围($10到$FF)中的相应地址的物理存储空间，(在$410到$4FF范围内的)被尝试地址的最重要特征在实际上将数据写到物理RAM存储空间12.0中时被忽略。
这个置换写入的结果是在CPU写完所有的四个字节以后，如上述KS2表格的下半部分所显示的那样，被置换的数据可以从物理存储空间12.0($10到$FF)中被读出来。
应该理解，通过执行KS1子函数，然后再执行KS2子函数，就能够实现“置换选择2”置换，并且可以直接将“置换选择2”置换数据从物理存储空间12.0($10到$FF)中相应的四个字节读取出来。
可以理解，48比特“置换选择2”函数被分成KS1和KS2子函数，并且这两个子函数是28比特函数，它们各自占用4个字节，并且每个字节的最高两个比特没有被使用(即，空白)。
可以理解，直接从上述子函数P2，P1，KS1，KS2的定义表中所给出的定义就可以清楚地看出逻辑电路26，28，30，32它们之间的逻辑电路的互连，所以不需要进一步的解释。
可以理解，通过使用上面所描述的硬件置换和“虚拟存储”寻址技术，与传统的完全用软件来实现DES算法的技术相比，它在速度和效率上占据优势。一个比较数据表明上面所描述的“硬件”实施方式的实现速度比熟知的纯软件技术的实现速度快一倍，并且与熟知的纯软件技术相比，所需要的代码要少40％(所以，只需要较少的ROM来装代码)。
可以理解，在对功率消耗敏感的应用中，可以通过降低CPU操作的速度(一个较慢的时钟速度产生较少的功率消耗)来“折衷”上述“硬件”实施方式产生的速度增加的优势。
还可以理解，上述“硬件”实施方式还提高了“硅片面积”的利用效率，因为通过减少需要保存代码的存储空间的需求，节省了硅片的面积，从而基本上完全补偿了附加电路结构所必需的额外面积。所以，上述“硬件”实施方式以在制造集成电路微控制器时花较少的代价或者不花代价，带来了优点。
还可以进一步理解，尽管在上述“硬件”实施方式中，通过将数据写到一个“虚拟存储”空间和直接从物理存储器中读取被置换的数据，就可以实现数据的置换，还可以采用一种类似技术，在该类似技术中，通过直接将数据写到物理存储器并且当从一个“虚拟存储器”空间读取数据时使用硬件来置换数据，来实现数据置换。
图3显示了使用这个类似技术的一个替代的微控制器。
现在参考图3，一个微控制器106包含一个经过一个地址总线114和一个数据总线116与随机访问存储器(RAM)112相连的一个中央处理单元(CPU)110.CPU110的地址空间被映射到5个存储范围12.0($10到$FF)，12.1($110到$1FF)，12.2($210到$2FF)，12.3($310到$3FF)，12.4($410到$4FF)。仅最低的地址范围12.0($10到$FF)包含物理RAM。
四个类似的地址范围检测器118，120，122和124与地址总线114相连。地址范围检测器118，120，122和124检测出现在地址总线上的一个地址是否处于四个相应的被选地址范围以内，并且产生一个相应的检测器输出。
四个类似的逻辑电路126，128，130和132与数据总线116相连。四个逻辑与门134，136，138和140的输出分别与相应的逻辑电路126，128，130，和132相连。与门134，136，138和40中的每一个分别有一个输入与一个相应的地址范围检测器118，120，122和124的输出相连。与门134，136，138和140中的每一个的另一个输入被连接成在线142上接收来自CPU110的一个读使能信号。
可以理解，微控制器106在使用一类似于上面所描述的、图2所显示的微控制器6的方式来实现DES算法时，实现了硬件方式的数据置换。但是，尽管在微控制器6中，通过将数据写到一个虚拟存储器地址(并且在写入时使用硬件来置换数据)，然后直接从物理存储器中读取被置换的数据，来实现数据置换，微控制器106也可以通过直接将数据写到物理存储器，然后从一个“虚拟存储器”空间读取数据(在读取时使用硬件进行数据置换)，来实现数据置换。
可以理解，该领域的技术人员可以作出许多改变。

Claims (6)

1.一个用于加密/解密数据的装置，包括：
随机访问存储器装置，用于存储数据；
一个用于处理数据的处理器，该处理器有一个存储器映射表，该存储器映射表包括映射到该随机访问存储器的一第一部分和一第二部分；和
控制装置，被连接以便接收一个指令，从而将数据写到存储器映射表的第二部分中的一个地址，并对此作出响应，使用一个预定的置换格式将数据写到随机访问存储器中一个相关的地址，
由此从该随机访问存储器中所述相关地址读取出来的数据是被写到存储器映射表的第二部分中的所述地址的数据的一个加密/解密版本。
2.一个用于加密/解密数据的装置，包括：
随机访问存储器装置，用于存储数据；
一个用于处理数据的处理器，该处理器有一个存储器映射表，该存储器映射表包括映射到该随机访问存储器的一第一部分和一第二部分；和
控制装置，被连接以便接收一个指令，从而从存储器映射表的第二部分中的一个地址读取数据，并对此作出响应，使用一个预定的置换格式从随机访问存储器中一个相关的地址读取数据，
由此对所述指令作出响应，从该存储器映射表的第二部分中一个地址读取出来的所述数据是被写到该随机访问存储器中所述相关地址的数据的一个加密/解密版本。
3.如权利要求1或者2的一个用于加密/解密数据的装置，其中控制装置根据DES算法中的一个置换函数产生数据的加密/解密版本。
4.如权利要求3的一个用于加密/解密数据的装置，其中控制装置通过执行顺序的子函数产生DES置换函数。
5.如权利要求3的一个用于加密/解密数据的装置，其中控制装置根据“P”置换产生DES置换函数，并且子函数被组织成分别使数据中没有被使用的最高比特和最低比特被置换。
6.一个数据载体设备，包括数据加密/解密装置，其中数据加密/解密装置包括：
随机访问存储器装置，用于存储数据；
一个用于处理数据的处理器，该处理器有一个存储器映射表，该存储器映射表包括映射到该随机访问存储器的一第一部分和一第二部分；和
控制装置，被连接以便接收一个指令，从而将数据写到存储器映射表的第二部分中的一个地址，并对此作出响应，使用一个预定的置换格式将数据写到随机访问存储器中一个相关的地址，
由此从该随机访问存储器中所述相关地址读取出来的数据是被写到存储器映射表的第二部分中的所述地址的数据的一个加密/解密版本。
CN97180954.2A 1996-11-21 1997-10-20 用于数据加密/解密的装置和包括该数据加密/解密装置的数据载体设备 Expired - Fee Related CN1215676C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9624187A GB2319705B (en) 1996-11-21 1996-11-21 Arrangement for encryption/decryption of data and data carrier incorporating same
GB9624187.2 1996-11-21

Publications (2)

Publication Number Publication Date
CN1276073A CN1276073A (zh) 2000-12-06
CN1215676C true CN1215676C (zh) 2005-08-17

Family

ID=10803258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97180954.2A Expired - Fee Related CN1215676C (zh) 1996-11-21 1997-10-20 用于数据加密/解密的装置和包括该数据加密/解密装置的数据载体设备

Country Status (8)

Country Link
US (1) US6826691B1 (zh)
EP (1) EP0938707B1 (zh)
JP (1) JP2002515151A (zh)
CN (1) CN1215676C (zh)
DE (1) DE69710603T2 (zh)
GB (1) GB2319705B (zh)
TW (1) TW449731B (zh)
WO (1) WO1998022878A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582107A (zh) * 2008-05-13 2009-11-18 爱特梅尔公司 存取系统中具有存储器保护的存储器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2790347B1 (fr) * 1999-02-25 2001-10-05 St Microelectronics Sa Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme
DE19908788A1 (de) * 1999-03-01 2000-09-14 Beta Res Gmbh Sicherungssystem für Berechtigungskarten
FR2802668B1 (fr) 1999-12-15 2002-02-08 St Microelectronics Sa Procede de transfert securise de donnees
CN1592877B (zh) * 2001-09-28 2010-05-26 高密度装置公司 用于对大容量存储设备上数据加密/解密的方法和装置
CN100379194C (zh) * 2001-10-03 2008-04-02 Nxp股份有限公司 存储器加密
CN100351791C (zh) * 2002-11-06 2007-11-28 甲骨文国际公司 控制对由应用程序限定的专用操作的执行的方法
WO2005015818A1 (en) * 2003-08-07 2005-02-17 Rao Mohan G R Data security and digital rights management system
CN1301465C (zh) * 2003-08-11 2007-02-21 其乐达科技股份有限公司 规划存储器的方法、装置及系统
US7657737B2 (en) * 2005-02-28 2010-02-02 International Business Machines Corporation Method for mapping an encrypted https network packet to a specific url name and other data without decryption outside of a secure web server
CN102129592B (zh) * 2011-04-13 2013-07-10 广州中大微电子有限公司 接触式智能卡
CN106104584B (zh) * 2014-04-02 2019-02-19 意法半导体股份有限公司 增强的ic卡
US11115185B2 (en) * 2019-03-22 2021-09-07 Rosemount Aerospace Inc. Highly secure WAIC baseband signal transmission with byte displacement approach

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275265A (en) * 1978-10-02 1981-06-23 Wisconsin Alumni Research Foundation Complete substitution permutation enciphering and deciphering circuit
US4543646A (en) * 1980-06-05 1985-09-24 Western Digital Corporation Chip topography for MOS Data Encryption Standard circuit
US4434323A (en) * 1981-06-29 1984-02-28 Motorola, Inc. Scrambler key code synchronizer
US4573119A (en) * 1983-07-11 1986-02-25 Westheimer Thomas O Computer software protection system
FR2582174B1 (fr) * 1985-05-15 1990-03-09 Thomson Csf Dispositif de chiffrement par substitutions-permutations
FR2611962B1 (fr) * 1987-03-06 1989-06-09 Trt Telecom Radio Electr Systeme et procede pour cryptographie avec application
FR2650457A1 (fr) * 1989-07-25 1991-02-01 Trt Telecom Radio Electr Procede de traitement de donnees par compression et permutation pour carte a microcircuit
FR2650458B1 (fr) * 1989-07-25 1991-10-11 Trt Telecom Radio Electr Procede de traitement d'une permutation irreguliere de donnees protegees par chiffrement
JPH04205043A (ja) * 1990-11-29 1992-07-27 Mitsubishi Electric Corp 半導体記憶装置
US5559992A (en) * 1993-01-11 1996-09-24 Ascom Autelca Ag Apparatus and method for protecting data in a memory address range
EP0707726A4 (en) * 1993-07-09 1998-07-15 Akzo Nobel Nv MEMORY CONTROL DEVICE FOR DOSING APPARATUS
US5694567A (en) * 1995-02-09 1997-12-02 Integrated Device Technology, Inc. Direct-mapped cache with cache locking allowing expanded contiguous memory storage by swapping one or more tag bits with one or more index bits
US5890199A (en) * 1996-10-21 1999-03-30 Ramtron International Corporation Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory
US6148377A (en) * 1996-11-22 2000-11-14 Mangosoft Corporation Shared memory computer networks
US5991847A (en) * 1997-06-06 1999-11-23 Acceleration Software International Corporation Data pattern caching for speeding up write operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582107A (zh) * 2008-05-13 2009-11-18 爱特梅尔公司 存取系统中具有存储器保护的存储器

Also Published As

Publication number Publication date
TW449731B (en) 2001-08-11
EP0938707B1 (en) 2002-02-20
GB2319705B (en) 2001-01-24
GB9624187D0 (en) 1997-01-08
EP0938707A1 (en) 1999-09-01
US6826691B1 (en) 2004-11-30
WO1998022878A3 (en) 2002-10-03
DE69710603T2 (de) 2002-07-18
GB2319705A (en) 1998-05-27
JP2002515151A (ja) 2002-05-21
CN1276073A (zh) 2000-12-06
WO1998022878A2 (en) 1998-05-28
DE69710603D1 (de) 2002-03-28

Similar Documents

Publication Publication Date Title
CN1215676C (zh) 用于数据加密/解密的装置和包括该数据加密/解密装置的数据载体设备
US5123045A (en) Comprehensive software protection system
US7451288B2 (en) Word-individual key generation
US7657754B2 (en) Methods and apparatus for the secure handling of data in a microcontroller
CN105706066A (zh) 存储器完整性
CN1841346A (zh) 处理器、存储器装置、计算机系统以及传输数据的方法
CN1202478C (zh) 微处理器设备和操作微处理器设备的方法
CN1279458C (zh) 数据加密/解密方法及其装置
US7761662B2 (en) Cache memory device and microprocessor
WO2022042103A1 (zh) 数据保护方法、装置、设备及介质
KR960004734B1 (ko) 정보 보호방법 및 정보기억미디어
CN1461992A (zh) 具备能保护保密信息的存储结构的计算机系统及应用方法
Zhang et al. Sealer: In-sram aes for high-performance and low-overhead memory encryption
US20040078536A1 (en) Authentication mechanism integrated with random access memory and method of use
JP4863279B2 (ja) メモリシステム及びメモリアクセス方法
CN1218277C (zh) 微电路中的对抗措施方法、微电路和包括该微电路的智能卡
CN1643793A (zh) 在可重构逻辑中宽多路复用器的实现
EP0403456B1 (en) Encryption circuit
US20050216655A1 (en) Content addressable memory constructed from random access memory
CN1131476C (zh) 非挥发性储存装置内容保密方法与架构
CN101065733A (zh) 用于对集成电路中的单元内容进行加扰的方法及装置
US20240004801A1 (en) Data encryption suitable for use in systems with processing-in-memory
EP4300342A1 (en) Secure element and electronic device including the same
JPH11143763A (ja) アクセスコンフリクトの処理回路装置
CN117312230A (zh) 安全元件和包括安全元件的电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050817

Termination date: 20131020