CN1187270A - 直接序列扩频码分多址通信系统的数字下变频器/解扩器 - Google Patents

Abstract

可用于扩频通信接收机的数字解扩器和下变频技术数字式跟踪PN序列的定时相位,不需要对外部硬件时钟进行控制。该技术附加优点是在解扩前使用与限带发送时片序列匹配的接收滤波器(408),减少了解扩后出现的噪声。窄带滤波器(404)还允许在该接收机中使用一A/D变换器(406),与其它技术相比,IF取样的取样率较低。还描述了减少所需总计算次数由此便于在一块常规数字集成电路内被实现的方法。本发明技术还可应用于多信道装置;还描述了供多信道应用使用的方法和设备。

Description

直接序列扩频码分多址通信系 统的数字下变频器/解扩器

相关申请的相互参照

本申请是1995年6月7日提交的美国专利申请第08/478,669号的部分继续申请。

发明领域

本发明总的来说涉及直接序列扩频信号的通信接收机，尤其涉及以IF频率(约200MHz和低于200MHz)对扩频信号进行数字取样并同时把该信号解扩及下变频至基带。

发明背景

普通直接序列扩展频谱系统100的方框图如图1所示。发射机102包括一般使用二相移相键控(BPSK)或四相移相键控(QPSK)的MPSK(多相移相键控)调制器104，其后面是把被调信号乘以数字PN(伪噪声)扩展码108的扩频器106。PN码108通常由PN码发生器110以至少比调制器104的数据符号率快一个数量级的速率(称为时片率(chipping rate))产生，由此把频谱扩展至更大的带宽。对多用户系统，每一用户具有自己唯一的PN码，不同的用户利用码分多址(CDMA)技术可以共享带宽。

接收机112产生发送PN序列的精确复制品109，将其乘以接收信号来解扩并由此恢复原始被调波形。接收机112必须采用某些装置来使逻辑地产生的PN序列的时序与接收信号的时序同步。必须包括码捕获电路111和码跟踪电路113。

接收机112的结构通常是图2(a)、(b)和(c)所示三种一般结构中的一种。在图2(a)中，接收机的RF输入200首先在宽带IF级208中被下变频为宽带中频IF信号214。IF带宽必须大于发送信号的扩展带宽。然后利用已从基带被上变频为IF频率的PN序列204解扩IF信号214。得到的解扩信号206位于基带，然后被具有与数据符号率同一量级的带宽的窄带低通滤波器202滤波。

第二种结构，如图2(b)所示，也在宽带IF级208中下变频RF信号200。虽然通过把IF信号214乘以基带PN序列215来完成解扩操作，但其是在IF频率下被执行的。解扩后信号带宽被缩小，于是可利用窄带IF滤波器210对信号进行滤波。窄带信号然后在窄带IF级中被下变频至基带，接着被进行窄带基带滤波。

第三种结构如图2(c)所示在基带内执行解扩。宽带RF信号200被下变频为宽带基带信号216，然后被宽带基带滤波器212滤波。然后将基带信号乘以基带PN序列215来对其进行解扩，接着进行窄带基带滤波。

IF电路及解扩电路的所有模拟实现的一个缺点是大量常用的元件。每一IF级都需要本振、混频器和滤波器。解扩混频器必须在宽带宽内保持平坦并接受高转换速率数字PN输入。如果在解扩前采用前置滤波来改善噪声性能，则通常呈现不理想的频率和延时响应，导致次最佳性能。解扩器后的窄带滤波器应相当尖锐，经常导致实际上很大的器件。解扩器的基带形式需要复杂的下变频器，要把本振分成同相和正交分量。此外，必须严格控制本振的相位噪声，否则会造成后继相干MPSK解调的性能下降。还需要考虑直流偏移，应在解调前将其消除。模拟电路还具有元件漂移和老化的缺点，难于以极高的紧密度容限来实现。

虽然PN序列用数字技术来产生，但其余电路通常用模拟技术来实现。数字被调MPSK信号在解扩操作之前一般不会被变换为数字形式。但是，近来已对也以数字形式实现解扩器表示出很大兴趣。在基带内执行解扩的已有数字解扩器300的方框图如图3所示。该方案如图2(c)所示地接受宽带IF信号214，并在宽带IF级内利用A/D变换器301直接对其进行数字取样。在利用A/D变换器301进行取样后，以数字方式把信号308乘以同相310和正交312数控振荡器来将其下变频至基带。利用对相邻样本简单地求平均值的非常宽的累积和清除滤波器304滤波复基带信号。然后利用基带PN序列解扩被滤波信号。被外部时片定时控制信号306控制的可控时钟发生器302把取样时钟314输出给A/D变换器。必须根据在解扩器后的PN定时捕获111及跟踪113机构准确地控制定时相位。

现有以数字方式实现的下变频器/解扩器克服了等价模拟电路的许多不足。只需一个A/D变换器，直接在宽带IF级内执行取样，能够容易地消除直流偏移。但是，由于在下变频器后的基带数字滤波器304不好的振幅响应，这一方案仍需要约比时片率高一个数量级的取样率。所有已有技术的方法固有的缺点在于它们各使用模拟时钟电路来跟踪PN序列的定时相位。这种电路必须高度稳定并不受外部噪声源的影响。还需要有限数量的稳定定时来把时钟调整至所希望的定时相位值，具有在正常值附近的相位抖动的缺点。此外，精确地调整高频时片定时时钟的相位所需的电路经常是复杂的。可控时钟发生器302近来的数字实现使用数控振荡器驱动高频D/A变换器的直接数字合成。这是一种昂贵的解决方案。

图3所示数字方案的第二个问题是定时控制。通过在下变频操作前调整A/D变换器取样时钟的相位来实现定时同步。实际采用的IF二次取样技术造成与IF频率相距取样率f_s整数倍的IF信号的混叠。但是，由于利用时钟发生器电路改变取样率来跟踪PN定时，所以载频和相位是f_s的倍数地发生变化。这会造成载频相位额外的相位抖动，需要一些补偿措施。

在已有技术中已有试图克服上述不足的许多实例。Cowart在相关专利5,029,180、5,189,683和5,146,471中提出了适合集成到一块芯片中的直接序列扩展频谱(以后称为DS SS)收发信机的一种低成本实现。Cowart设想载频、时片率和数据符号率都用一公共频率源来同步。Cowart还要求从频率低于50MHz的稳定晶体振荡器中获取实际接收频率和接收机基准振荡器频率，使它们几乎相等。Cowart的主要应用是在电力线上进行传输。

但是，Cowart在接收机中使用硬限幅，并只执行接收PN(伪噪声)时片序列的粗定时跟踪(在时片周期的+/-1/4范围内)。此外，Cowart不能够进行精确的时片定时调整，有噪声信道内的位差错性能是次优的。

Omura等人在美国专利5,166,952、5,157,686和5,253,268中讨论了采用脉冲位置调制或多时片码调制的DS SS接收机和发射机。描述了后面跟有非相干解调的与发送PN码匹配的匹配滤波器相关器。

虽然Omura的接收机以是PN时片率整数倍的取样率在解扩前对信号进行数字取样，但需要两个A/D变换器。此外，用模拟手段来进行下变频，并且没有对所接收PN时片定时的精确跟踪。时片定时调整的分辨率是A/D取样率的函数，因此需要非常高的取样率来进行高分辨率调整。在这一解决方案中，有噪声信道内的位差错性能也是次优的。

Soleimani等人在美国专利5,208,829中公开了在扩频信号传输中提供最大功率输出的卫星通信系统。给出了在感兴趣的频带内提供最大平坦频响的供发射机和接收机用的滤波器设计。描述了能够接收扩展或非扩展信号的接收机结构。

Soleimani的扩频接收机设计以常规技术为基础。该接收机在解扩前执行A/D变换，但需要两个变换器而不是一个变换器。该接收机结构在解扩前执行至基带的模拟下变频，并且PN时片定时调整需要一外部VcXO(压控晶振)电路。这一解决方案需要大量精确元件，使其昂贵并且复杂。

发明概要

提出了以IF频率(约200MHz和低于200MHz)对模拟直接序列扩频信号进行数字取样、把其下变频至基带和对其进行解扩的方案。该方案不需要模拟IF下变频级(混频器、振荡器和滤波器)，还产生了后续多相移相键控(MPSK)解调所需的完全匹配的同相和正交样本。此外，利用新颖的FIR滤波器结构以数字方式实现了对接收样本的定时相位的调整，不需要模拟时钟控制电路。该技术独有的特征是以数字方式跟踪PN序列的定时相位，不需要对外部硬件时钟进行控制。还实现了对限带扩展波形的匹配滤波，大大地改善了接收机性能。包括了两个附加处理信道，以便利用超前/滞后选通同步器来对接收机PN码序列进行定时同步。这两个附加处理信道还在初始PN码捕获期间被用来将捕获时间减少四分之三。

实际的解扩、下变频以及匹配滤波操作已被如此地确定，以致所需的数字处理得到很大的简化，便于在一块定制数字芯片或几个廉价的现场可编程门阵列(FPGA)内实现。采用了数字带通取样技术，直接在IF频率下以与扩频信号带宽同一数量级的速率对信号进行取样。但是，由于取样率一般来说远高于数据率(因为扩展时片率远高于数据率)，所以A/D变换器所需的位极少。此外，与使用两个A/D变换器的正交基带模拟下变频器相比，只需一个A/D变换器。被处理的超前、准时和滞后解扩的复输出被以数据符号率进行取样，并且I/Q信道具有理想的相位和增益匹配。然后可以在可编程数字信号处理器(DSP)或类似器件中利用已有技术在这种低速率下对它们作进一步处理。

本发明具有数字方案所固有的所有优点，例如便于低成本、小尺寸和低功率地在一块集成电路芯片中被实现，但还具有几个新的优点。在下变频后采用窄带数字FIR滤波，从而降低了的每符号4个样本的A/D取样率是可行的。这种滤波器还改善了有噪声RF链路的位差错性能，减轻了对模拟抗混叠滤波器的要求。另一主要优点是所采用的多相滤波器结构可被用来进行取样定时相位调整。尤其是数字滤波器的使用减小了解扩前的噪声。因为在下变频后调整定时相位，所以定时相位调整不会如图3的已有技术的方法那样严重地影响载波相位。此外，可立即把定时相位设定为在多相滤波器分辨率内的任何准确值，没有任何瞬变或稳定时间。在下变频后调整取样定时相位消除了首先调整取样定时的数字系统固有的载波相位抖动。

如果在发射机中进行扩频信号的限带滤波(即平方根升余弦)，就可以在接收机中实现最佳数字匹配滤波器。还可以容易地改变滤波系数来滤除已知干扰源或适应变化的信道状况。对抗混叠滤波器的要求因数字滤波而得到减轻，本发明容易适应多种位速率和扩展因数。

本发明提供了以数字方式下变频和解扩模拟直接序列扩频信号的设备，包括：输出A/D取样时钟的自激非受控时钟发生器，该A/D取样时钟的速率是扩频信号的时片率的整数倍；接收扩频信号和A/D取样时钟并输出扩频信号的数字化信号的A/D变换器；输出本地伪噪声序列信号的本地伪噪声序列信号发生器；复下变频器/多相滤波器，接收数字化信号、A/D取样时钟以及取样定时相位控制信号，同时滤波数字化信号和将其下变频至基带，校正数字化信号和本地产生伪噪声序列信号之间的定时相位失配，并输出复校正基带信号，该下变频器/多相滤波器的脉冲响应与扩频信号的脉冲形状一致；多路分解器，从复下变频器/多相滤波器接收复校正基带信号，把该复校正基带信号分解成为复准时信号和复超前/滞后信号，并输出该复准时和超前/滞后信号，复准时信号由在时片检测点检测的复校正基带信号的样本组成，复超前/滞后信号由在时片转变点检测的校正信号的样本组成；超前信道处理器，接收复超前/滞后信号，利用本地产生伪噪声序列信号解扩和累计复超前/滞后信号，并输出复超前定时误差信号；准时信道处理器，接收复准时信号，延时本地产生伪噪声序列信号，利用该延时本地产生伪噪声序列信号解扩和累计准时信号，并输出复数据符号；滞后信道处理器，接收复超前/滞后信号，相对于延时本地产生伪噪声序列信号再延时本地产生伪噪声序列信号，利用该再延时本地产生伪噪声序列信号解扩和累计超前/滞后信号，并输出复滞后定时误差信号；数字信号处理器，接收复超前定时误差信号、复数据符号和复滞后定时误差信号，执行相干载频和相位跟踪，对复数据符号执行MPSK解调，并输出解调数据位、取样定时相位控制信号和滤波系数值。

本发明还涉及以数字方式下变频和解扩模拟直接序列扩频信号的方法，包括以下步骤：产生自激非受控A/D取样时钟，该A/D取样时钟的速率是扩频信号的时片率的整数倍；利用A/D取样时钟把扩频信号变换成为数字化信号并输出数字化信号；产生本地伪噪声序列信号；同时将数字化信号下变频至基带和利用多相滤波器对其进行滤波，校正数字化信号和本地产生伪噪声序列信号之间的定时相位失配并输出复校正基带信号；把复校正基带信号分解成为复准时信号和复超前/滞后信号；输出该复准时和超前/滞后信号，复准时信号由在时片检测点检测的复校正基带信号的样本组成，复超前/滞后信号由在时片转变点检测的复校正基带信号的样本组成；利用本地产生伪噪声序列信号解扩和累计复超前/滞后信号并输出复超前定时误差信号；延时本地产生伪噪声序列信号，利用该延时本地产生伪噪声序列信号解扩和累计复准时信号，并输出复数据符号；相对于延时本地产生伪噪声序列信号再延时本地产生伪噪声序列信号，利用该再延时本地产生伪噪声序列信号解扩和累计复超前/滞后信号并输出复滞后定时误差信号；执行相干载频和相位跟踪，对复数据符号执行MPSK解调，并输出解调数据位、取样定时相位控制信号和滤波系数值。

滤波所用的多相滤波器还可以是与扩频信号的脉冲形状一致的脉冲响应。

发明人还已发现：通过免除对于受控时钟的需要，本发明的上述技术还在多信道应用中非常有用。与第一实施例相比，通过在使用第一实施例的大部分电路的同时把计算次数增大M倍，就能够提供非常有效的多信道数字下变频器/扩频器。

附图概述

一旦阅读以下参看附图对本发明的详细描述，就将容易理解本发明的这些和其它伴随的优点和特征，在全部附图中使用的相同标号表示相同的部分，其中：

图1是一般直接序列扩频通信系统的方框图；

图2(a)-2(c)表示一般接收机的三种普通结构的方框图；

图3是已有技术的数字解扩器的方框图；

图4是采用本发明的技术的扩频接收机的方框图；

图5(a)-5(b)是说明本发明的数字下变频器/解扩器的原理的方框图；

图6(a)-6(f)是扩频接收机的频谱的图形；

图7是多相滤波系数的图形；

图8是30％平方根升余弦滤波器的频响的图形；

图9是滤波器组0的频响的图形；

图10是表示在本发明一最佳实施例中出现的各个信号之间的定时关系的定时图；

图11是按照本发明一最佳实施例设计的数字解扩器/下变频器的方框图；

图12是表示按照本发明一最佳实施例设计的数字解扩频器/下变频器进一步的细节的方框图；

图13是已有技术的多信道数字解扩器的方框图；

图14是采用本发明的技术的多信道扩频接收机的方框图；

图15是按照本发明第二最佳实施例设计的多信道数字解扩器/下变频器的方框图；

图16是表示按照本发明第二最佳实施例设计的多信道数字解扩器/下变频器进一步的细节的方框图。

发明详述

应用本发明的扩频接收机的方框图如图4所示。接收机112如图2(c)说明的以与图3现有技术数字解扩器300类似的方式在基带执行解扩。来自天线的RF信号200首先在一般的RF级401中被进行处理，即被宽带下变频器403下变频为宽带IF信号。利用在RF或IF级中的AGC放大器400把宽带IF信号调整为适合于进行A/D变换的电平。AGC放大器400由在模拟前端内或在数字解调器内的信号电平检测器(未示出)进行控制。

如果预期输入信号的频率误差较大，可用外部频率控制信号420对IF本振402进行调谐。因在解扩器后的匹配滤波器中的频率误差Δf造成的信号损失表示如下：

其中T_S＝1/R_S＝数据符号持续时间(1)这种损失在下面表1中列出。符号率百分之十的偏离相当于稍大于0.1dB的损失。因此建议对大于0.1R_S的任何偏离进行频率控制。设想在RF级本身内或从MPSK解调器获得频率控制信号。表1-累积和清除滤波后的计算信号损失与

载波的相对频偏(作为符号率的百分数)

频偏，ΔfTS	信号损失
		0％	0dB
1％	.0014dB
		5％	.036dB
10％	.14dB
		15％	.32dB
20％	.58dB
		25％	.91dB
33％	1.62dB
		50％	3.92dB

用具有约2∶1的波形因数和还起抗混叠滤波器的作用的宽带IF带通滤波器404滤波IF信号。然后用A/D变换器406以每时片4个样本的速率对IF信号416进行取样并利用本发明的技术在定制数字IC 408内对其进行处理。A/D取样时钟410取自非受控自激时钟发生器412，因此没有被锁定到接收信号200的PN时片定时。IF信号416被下变频至基带，然后在数字IC408中被具有与发送时片脉冲形状的响应匹配的响应的多相滤波器进行低通滤波。该多相滤波器还校正接收信号和本地产生PN序列之间的任何定时相位失配。滤波信号然后被超前、准时和滞后解扩器解扩、匹配滤波和抽取为符号率。

下变频器/解扩器IC 408的输出是被抽取为符号率的一组复数字数据符号。获得的全部3个信道的同相和正交(I和Q)符号被传送给标准数字信号处理器(DSP)IC 414。DSP IC 414执行相干载频和相位跟踪并对准时信道进行MPSK解调。(I和Q)超前和滞后符号被DSP IC 414进行处理，以便获得取样定时相位控制信号418。

DSP IC 414还作为下变频器/解扩器IC 408的控制器。尽管在此使用了DSP IC 414，但没有技术原因为什么不可以把DSP IC 414的功能在作为下变频器/解扩器408的同一定制数字IC内或在另外定制数字IC内实现。但是，DSP IC 414在实现各种数字方式的捕获和跟踪算法方面提供了显著的灵活性。

数字下变频器/解扩器原理如图5(a)和5(b)所示。最好用一个例子来说明这一技术。假定扩频信号416的时片率R_c为8MHz，在具有30％滚降平方根升余弦滤波器的发射机中被滤波。于是发射信号的双边带宽是10.4MHz。将对于40MHz的IF频率F_c设计RF级401。注意IF频率必须大于5.2MHz以防止频谱重叠。参看表示IF信号频谱图的图6(a)。在模拟IF混频器403的输出端将出现-40MHz和+40MHz的频谱分量。

将会看到以正好是时片率4倍的速率f_s进行取样将是非常有利的，因此f_s被选为32MHz。取样时钟410由自激时钟发生器412产生。取样扩频信号416利用A/D变换器406产生图6(b)所示的假频频谱。注意负频谱分量(图中用A表示)和正频谱分量(用B表示)各每32MHz地重复。还要注意混叠频谱是对称的，最接近基带的两个假频是±f_s/4＝R_c＝8MHz。

取样前所需的模拟抗混叠滤波器404的频谱特性如图6(a)和(b)所示。所示的信号频谱将还包含宽带噪声分量。但是，如图所示，如果滤波器404的两侧终止带宽最大是2.7R_c(对于1.3R_c的信号带宽)，则噪声分量将不会混入信号带宽中去。因此，需要2∶1的滤波器波形因数，这等效于约5个滤波器极点。这种滤波器的实现可以相当经济。

如图5(a)所示，通过把A/D样本502乘以频率值为负8MHz的复正弦波506、508把8MHz频谱分量下变频至基带。由于载频正好是A/D取样时钟410的取样率的四分之一，所以这简化成乘以序列(1，0，-1，0，1，0，-1，0，...)。得到的频谱如图6(c)所示。复基带信号被多相低通滤波器501滤波，以便限制宽带噪声和消除-16MHz和+16MHz的频谱混叠，如图6(d)所示。为了最佳的信噪比性能，在例示的情况下，多相滤波器501的脉冲响应与发射机的脉冲响应一致，为30％平方根升余弦。如下所述，多相滤波器501还根据取样定时控制信号418在数字样本502中引入相移，以便调整取样定时相位。滤波处理包括以比值2∶1执行取样率抽取的抽取器522。注意A/D变换前信号内的任何直流偏移将被数字下变频器510、512移至多相滤波器的止带并被有效消除。

由于多路分解器523和控制逻辑524的作用，实(I)信号525被分别分离为准时I和超前/滞后I信号518、519，而虚(Q)信号526被分别分离为准时Q和超前/滞后Q信号520、521。如图5(b)所示，准时I和Q信号518、520然后在准时信道处理器509内分别被解扩器505-3、505-4乘以延时PN序列530分别进行解扩。假定在延时PN序列530和准时I和Q信号518、520之间进行了正确的定时相位调整，就得到图6(e)的解扩窄带频谱。解扩I及Q信号然后被累积及清除滤波器503进行处理。对解扩I及Q信号的样本进行正好一个数据符号周期的累积，然后把得到的复数据符号542、543输出给DSP IC 414。如图5(b)所示，注意对于超前507、准时509和滞后511信道处理器的I及Q分量实际上共有6个解扩器505-1......505-6和累积及清除滤波器503。

在正确的PN定时相位同步下，实(余弦)和虚(正弦)信道然后都被解扩器505利用PN序列进行解扩，产生图6(e)的窄带MPSK已调频谱。解扩信号然后被累积及清除滤波器503进行处理。在I和Q信道内对全部样本进行正好一个数据符号周期的累积，然后把得到的复符号输出给DSP芯片。如图5(b)所示，注意对于超前507、准时509和滞后511信道处理器的I和Q分量实际上共有6个解扩器505-1.....505-6和累积及清除滤波器503。

利用IF带通取样大大增强了最少性能损失的数字解扩。IF频率必须足够高，以便避免IF混频器内和及差混频成份之间的任何重叠。换句话说，IF频率必须大于二分之一两侧信号带宽。数字取样率必须大于信号带宽，但不必大于IF频率。因此，取样率主要是信号时片率的函数，允许在选定分量的约束范围内选择远高于取样率的IF频率。

可以证明：给定IF中央频率f_c、取样率f_s和两侧信号带宽B，则对于理想的带通取样，必须满足以下标准：

                 f_s＞2B                      (2) $f_s=\frac{4f_c}{2n+1},$ 其中n＝任何非负整数                               (3)

因此，取样率必须至少是输入信号带宽的两倍，必须是由公式(3)中的参数n确定的若干个离散频率之一。如果选择f_s满足这两个标准，则输入频谱的假频将彼此等距地间隔开来，没有重叠，因此信号将被数字样本完美地表示。还可以证明：如果这两个标准得到满足，则将在-f_s/4和+f_s/4处存在混叠频谱分量。选择4R_c的取样率是便利的，这里R_c是时片率，IF信号将因取样处理的缘故而混叠为±R_c。选择这种关系大大简化数字处理，并允许使用具有2∶1波形因数(止带与通带带宽之比)的抗混叠滤波器。

由于与数字符号率相比，取样率较高，所以A/D变换器406的分辨率不是非常关键的。量化噪声频谱从-f_s/2至+f_s/2较平坦。在被解扩器505-1......505-6解扩后，信号带宽显著减小，大部分宽带量化噪声将被累积及清除滤波器503清除。例如，给定255R_S(R_S是数据符号率)的时片率，则取样率将是4×255R_S＝1020R_S。解扩后的带宽减小和匹配滤波将把量化噪声功率减少101og₁₀(1020)＝30dB，这相当于提高5个位的分辨率。5个位的分辨率足够BPSK和QPSK解调之用。

事实上，1位A/D变换器(硬限幅器)对于许多应用是足够的。但是，如果在扩频信号带宽内存在任何窄带干扰信号，则这种变换器将产生显著失真的分量。还有，在蜂窝无线电应用中，因为信号强度可能有一定的范围，所以信号可以具有显著的动态范围。例如，很接近发射台的接收机将接收非常强的信号，而远离该发射台的接收机将接收非常弱的信号。在A/D变换器中具有较大数目的位的分辨率可以更充分地适应动态范围。

由于以上理由，在本发明中最好使用4位分辨率(或者根据应用的不同可以更大)的A/D变换器406，在累积及清除滤波器503后给出等效于9位变换器的信号-量化噪声比。

在以IF频率进行取样时，A/D变换器406的定时误差(孔径抖动)必须足够小，以使振幅误差小于二分之一的LSB。该误差给出如下： $\mathrm{\Δt}=\frac{2^{-m}}{\mathrm{\π}{f}_{\max }},$ m＝分辨率的位数                                     (4)f_max＝最大信号频率对于m＝4位和f_max＝200MHz，Δt＝100皮秒。本发明的第二个约束是：由于A/D变换器的输入电路在本质上是低通的，所以在f_max不应呈现大的衰减。

接收机112一开始通过重复搜索获取接收信号的PN定时相位，使复基带接收信号514、515与本地产生PN序列的不同的恒定相位延迟相关联，直到检测到窄带能量的峰值为止。一般来说，时间恒定相位延迟是时片周期的二分之一，即T_c/2。因此，在实现PN同步之前，可以按照每次两个样本的增量移位本地产生PN序列。有若干种众所周知的捕获检测技术可被采用，在此不对它们进行描述。

一旦实现了捕获，就通过进行远小于T_c/2的调整来相对于PN定时相位跟踪A/D样本502的定时相位。利用超前/滞后同步环路的取样定时相位控制信号418来控制定时。可以在定时捕获期间使用全部3个信道处理器(超前507、准时509和滞后511)。传送至解扩器505的PN序列在信道处理器507、509和511中分别具有相对定时偏移0、T_c/2和T_c。因此可以同时使3个时间恒定相位延迟相关联，将捕获时间减少三分之二。

微小的取样定时相位调整(达到远小于时片周期的二分之一的分辨率)可以这样实现：将接收样本内插至更高的速率，将内插样本时间移位至所需的定时相位，然后抽取回至输入取样率。这一处理可以用多相滤波器结构相当有效地实现。该滤波器只是为更高内插取样率而设计的FIR低通滤波器。然后可把滤波系数分成不同的组，每一组被抽取至输入取样率，但具有不同的延时。例如，给定以8Hz速率取样的一16抽头FIR滤波器，它可如图7所示地被分成八个2抽头滤波器，每一滤波器以1Hz取样率进行取样。滤波器组0将包括第一和第九系数，滤波器组4将包括第五和第十三系数，以此类推。然后通过利用滤波器组以所需延时卷积输入样本来实现定时相位调整。

为了确定滤波器必须的内插取样率，进行计算机仿真，以便测量作为解扩PN序列的定时相位误差的函数的在累积及清除滤波器503之后的信号损失。基带BPSK信号被长64的PN序列扩展，然后被在时间上移位了时片的一小部分的同一序列解扩。对于每数据符号共4096个样本，取样率是每时片64个样本。然后测量在4096个样本累积及清除操作后接收符号的能量。作为定时偏移误差的函数的能量损失在以下表2中列出。

如表2所示，5/64T_c的偏移造成比0.1dB小的解扩损失。T_c/32的定时相位分辨率因损失是可忽略的(.014dB)而是优选的。假定A/D变换器的取样率是每时片4个样本，则必须设计多相滤波器具有8∶1的内插率。如图6(c)和(d)所示，该滤波器必须足够尖锐，以便消除集中在2R_c的假频，但不应干扰基带信号频谱。这种滤波器的作用是消除传输信道的白高斯噪声。如果不消除它，解扩处理将使其扩散至所需的信号带宽，降低位误差性能。已知与使用带宽2R_c的滤波器相比，两侧噪声带宽等于R_c的滤波器把解扩后观察到的噪声额外减少0.5dB。该滤波器还可用来在解扩前消除窄带干扰源，这些窄带干扰源也会被解扩操作扩展至所需的信号带宽。

表2-累积及清除滤波后的仿真信号能量损失与接收

机解扩器的PN时片定时误差，扩展因数为64，

64个样本/时片，累积及清除周期＝4096样本

RXPN定时偏移，Tc/64	信号损失
		0	0dB
1	.004dB
		2	.014dB
3	.030dB
		4	.046dB
5	.081dB
		6	.12dB
7	.16dB
		8	.21dB
9	.26dB
		10	.32dB
16	.80dB

在理想情况下，滤波器脉冲响应应当与发送时片(时片被定义为PN序列的一段信号出现时间)的脉冲形状一致。升余弦脉冲形状除具有呈现零符号间干扰(此时为时片间干扰)的特性外，还提供了必要的限带特性。为了匹配滤波，发送滤波器和接收机多相滤波器501都将具有同样的平方根升余弦频率响应。

可以用5个时片周期的孔径相当好地近似30％平方根升余弦响应。把滤波器设计成共有160个抽头，取样率是每时片32个样本。把该滤波器分成8组，每组20个抽头。因此，用20抽头滤波器卷积输入样本就得到每一输出。系数的9位量化对于接近理想的性能是足够的。参看频率响应曲线的图8。每一组的绝对延迟在表3中列出。注意每一相继的组具有比上个组小T_c/32的延迟。每一组都具有基本上相同的频率响应，组0的响应在图9中画出。为了使定时相位滞后T_c/32，滤波系数应当从组n改变为组n-1。为了使相位超前T_c/32，应当把组从组n改变为n+1。这些功能的讨论，例如组0或7交叉的边界条件将在下面进行讨论。

     表3-多相滤波器组的延迟，滤波器

      取样率＝32个样本/时片

滤波器组编号	延迟
		0-(c0，c8，c16，...，c152)	79.5·Tc/32
1-(c1，c9，c17，...，c153)	78.5·Tc/32
		2-(c2，c10，c18，...，c154)	77.5·Tc/32
3-(c3，c11，c19，....，c155)	76.5·Tc/32
		4-(c4，c12，c20，...，c156)	75.5·Tc/32
5-(c5，c13，c21，...，c157)	74.5·Tc/32
		6-(c6，c14，c22，...，c158)	73.5·Tc/32
7-(c7，c15，c23，...，c159)	72.5·Tc/32

现在将说明简化多相滤波、下变频和解扩操作的过程。我们作出以下假定：时片率＝R_c＝1/T_c取样率＝f_s＝4个样本/时片取样周期＝T_c/4取样后的载频＝f_s/4＝R_c扩展因数(每数据符号的时片数)＝N虽然不是必不可少的条件，但对于当前系统，还假定PN序列与每一数据符号同步，因此，长度N的PN序列每一符号地进行重复。A/D样本502用x(n)来表示，其中n是取样指数，取样时间＝nT_c/4。如图5所示，A/D样本502首先分别通过乘法器510、512乘以复指数506、508而被下变频为y(n)来表示的复基带信号514、515： $y\left(n\right)=x\left(n\right)e^{j2\mathrm{\πn}{f}_s/4/f_s}=x\left(n\right)e^{j2\mathrm{\πn}{R}_c/4R_c}=x\left(n\right)e^{\mathrm{jn\π}/2}---\left(5\right)$ 分别就其实和虚部y^r和yⁱ解方程(5)就得到以下序列：实部：y^r(n)＝x(n)·(-1)^n/2        对于偶数n    (6a)

       ＝0                    对于奇数n实部：yⁱ(n)＝x(n)·(-1)^(n-1)/2    对于奇数n    (6b)

       ＝0                    对于偶数n

接着利用一组多相滤波系数卷积复基带序列y(n)。每一组包含20个实系数c₀、c₁、...c₁₉。注意为了表示简单起见，在此已把某一组的系数重新表示为c₀至c₁₉。应懂得它们是原始c₀至c₁₅₉系数的一个子集。y与滤波器系数的卷积表示如下： $Z^r\left(n\right)=\underset{j=0}{\overset{19}{\mathrm{\Σ}}}{c}_j\·y^r(n-j)---\left(7a\right)$ $Z^i\left(n\right)=\underset{j=0}{\overset{19}{\mathrm{\Σ}}}{c}_j\·y^i(n-j)---\left(7b\right)$

公式(7a)和(7b)各假定以每时片4个样本的速率计算滤波器输出：z(n)516、517。但是，只需以每时片2个样本的速率计算滤波器输出。如图5(a)所示，信号516、517于是被抽取器522抽取成为取样时钟410速率的一半。信号516、517由与每一升余弦脉冲的中央(时片检测点)对齐的每时片1个样本和位于时片转换点的每时片1个样本所组成。

此外，与控制逻辑524连接的多路分解器523被用来使时片转换点的样本519、521与时片检测点的样本518、520分离开来。如用5(b)所示，信号518、520驱动准时信道处理器509。信号519、521驱动超前信道处理器507和滞后信道处理器511。信号519、521在时间上比准时样本518、520滞后了T_c/2。信号518-521的取样率是每时片1个样本。

用延时锁相环来跟踪PN序列定时相位。因此，需要共3个信道处理器507、509和511。延时锁相环需要一超前信道处理器507和一滞后信道处理器511，这两个信道处理器分别利用相对于施加给准时信道的PN序列的定时相位在时间上超前T_c/2的PN序列和在时间上滞后T_c/2的PN序列解扩接收的样本。

显然，由于复基带信号514、515每隔一个的样本为零，所以每一卷积操作只涉及10个滤波器系数。还容易证明除必须将复超前/滞后输出的正负号反向外，复超前/滞后输出样本519、521的卷积操作使用与复准时输出518、520相同的滤波系数。但是，较简单的做法是忽略正负号改变，稍后在DSP IC 414中计算延时锁相环误差信号时才考虑它。

复准时滤波器输出518、520用z_p(m)来表示，而复超前/滞后滤波器输出519、521用z_el(m)来表示，应懂得m＝0相应于准时信道处理器509的最佳检测时刻。根据以下公式每一时片间隔一次地计算滤波器输出： ${Z^r}_{p\left(m\right)}=\underset{j=0}{\overset{9}{\mathrm{\Σ}}}{c}_{2j}\·{(-1)}^i\·x(m-2j),m=\mathrm{0,4,8},\·\·\·\left(8a\right)$ ${Z^i}_{p\left(m\right)}=\underset{j=0}{\overset{9}{\mathrm{\Σ}}}{c}_{2j+1}\·{(-1)}^i\·x(m-2j-1),m=\mathrm{0,4,8},\·\·\·\left(8b\right)$ ${Z^r}_{\mathrm{el}\left(m\right)}=-\underset{j=0}{\overset{9}{\mathrm{\Σ}}}{c}_{2j}\·{(-1)}^i\·x(m-2j),m=\mathrm{0,4,8},\·\·\·\left(8d\right)$ ${Z^i}_{\mathrm{el}\left(m\right)}=-\underset{j=0}{\overset{9}{\mathrm{\Σ}}}{c}_{2j+1}\·{(-1)}^{j+1}\·x(m-2j-1),m=\mathrm{0,4,8},\·\·\·\left(8d\right)$

为了效率，可以预先计算c_2n·(-1)ⁿ形式的项，以便把下变频和多相滤波操作合并为一个卷积操作。于是把系数存储在硬件内，改变每隔一个的系数的正负号。

在执行了上述卷积操作之后，准时样本被准时解扩器505-3、505-4解扩，超前/滞后样本被超前505-1、505-2和滞后505-5、505-6解扩器解扩。施加给每一信道处理器507、509、511的PN序列PN()将具有合适的延时。然后数据符号d(k)可在解扩和被累积及清除滤波器503进行处理后被恢复。在以下公式9(a)-9(f)的解扩操作中，d_p(k)、d_e(k)和d₁(k)表示与第k个数据符号相关的复数据符号542、543、复超前定时误差信号540、541和复滞后定时误差信号544、545输出，每一数据符号间隔一次地计算每一输出。自变量z_p指时片时标，应当懂得自变量z_el指比同一自变量z_p早T_c/2的绝对时间。 ${d^r}_p\left(k\right)=\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}{z^r}_p(j+\mathrm{Nk})\mathrm{PN}\left(j\right)---\left(9a\right)$ ${d^i}_p\left(k\right)=\underset{j=0}{\overset{N=1}{\mathrm{\Σ}}}{z^i}_p(j+\mathrm{Nk})\mathrm{PN}\left(j\right)---\left(9b\right)$ ${d^r}_e\left(k\right)=\underset{j=0}{\overset{N=1}{\mathrm{\Σ}}}{z_{\mathrm{el}}}^r(j+\mathrm{Nk})\mathrm{PN}\left(j\right)---\left(9c\right)$ ${d^i}_e\left(k\right)=\underset{j=0}{\overset{N=1}{\mathrm{\Σ}}}{z_{\mathrm{el}}}^i(j+\mathrm{Nk})\mathrm{PN}\left(j\right)---\left(9d\right)$ ${d^r}_l\left(k\right)=\underset{j=0}{\overset{N=1}{\mathrm{\Σ}}}{z_{\mathrm{el}}}^r(j+\mathrm{Nk})\mathrm{PN}\left(j\right)---\left(9e\right)$ ${d^i}_l\left(k\right)=\underset{j=0}{\overset{N=1}{\mathrm{\Σ}}}{z_{\mathrm{el}}}^i(j+\mathrm{Nk})\mathrm{PN}\left(j\right)---\left(9f\right)$

假定只能够在符号边界处进行取样定时调整。一般情况下，通过简单地改变至由取样定时控制信号418确定的新的一组滤波系数就实现了定时调整。但是，如果定时调整跨越A/D取样(T_c/4)边界，则需要额外的步骤。例如，如果当前取样定时是通过利用最后的多相滤波器组(组7)来实现的，并且需要使定时提前T_c/32，则必须使滤波器输入延迟线提前一个样本。然后必须选择滤波器组0来实现正确的定时。同样地，如果需要使定时相位滞后T_c/32，并在当前选择多相滤波器组0，就必须使滤波器输入延迟线滞后一个样本(即再使用当前样本而不是移至新的样本)并选择多相滤波器组7。以下概述这两种情况并说明多相滤波操作的效果。情况1-越过取样边界使定时相位超前

为了在选择多相滤波器组7时使定时超前T_c/32，在产生下一滤波器输出之前必须使3个而不是象通常那样使4个新的A/D样本移入滤波器延迟线。因此，滤波器电路被提前了一个A/D取样周期(8T_c/32)。此外，选择滤波器组0，使定时滞后7T_c/32，以便得到T_c/32的净定时超前。但是，还必须考虑额外的变化。由于数字下变频处理在进行定时调整前出现，所以不受取样定时移位的影响。但滤波处理受到影响。例如，假定恰好计算时标m＝α的复准时滤波器输出518、520，因此，根据公式8(a)和8(b)：Z_p ^r(α)＝c₀x(α)-c₂x(α-2)+c₄x(α-4)-c₆x(α-6)+c₈x(α-8)-c₁₀x(α-10)    (10a)

     +c₁₂x(α-12)-c₁₄x(α-14)+c₁₆x(α-16)-c₁₈x(α-18)z_p ⁱ(α)＝-c₁x(α-1)+c₃x(α-3)-c₅x(α-5)+c₇x(α-7)-c₉x(α-9)+c₁₁x(α-11)    (10b)

     -c₁₃x(α-13)+c₁₅x(α-15)-c₁₇x(α-17)+c₁₉x(α-19)

一般情况下，在时刻t(α+4)·T_c/4之前不计算下一准时滤波器输出。为了进行定时调整，一旦x(α+3)已被移入滤波器延迟线，就计算下一个输出。在进行了下变频处理之后，进行以下计算：z_p ^r(α+3)＝-c₁x(α+2)+c₃x(α)-c₅x(α-2)+c₇x(α-4)-c₉x(α-6)+c₁₁x(α-8)    (11a)

       -c₁₃x(α-10)+c₁₅x(α-12)-c₁₇x(α-14)+c₁₉x(α-16)z_p ⁱ(α+3)＝-c₀x(α+3)+c₂x(α+1)-c₄x(α-1)+c₆x(α-3)-c₈x(α-5)+c₁₀x(α-7)  (11b)

       -c₁₂x(α-9)+c₁₄x(α-11)-c₁₆x(α-13)+c₁₈x(α-15)

注意除已交换用于准时实和虚输出518、520的系数和已反向现在用于虚输出520的系数的正负号外，卷积操作与以上公式(10)的相同。可以修改滤波系数来反映新的变化，但较简单的做法是不对它们进行修改，留待解扩后在DSP控制处理器414中对它们进行处理。DSP因此可以只是交换实和虚符号542、543并以符号率执行所需的正负号反向。

滤波器电路将不得不运行得略快一些来处理这种情况。必须比往常提前一个A/D取样周期计算超前定时相位下的第一滤波器输出。可以使用略比每时片4个样本快的A/D取样时钟，以便滤波器电路总是使定时相位滞后。另一种做法是在滤波器电路准备就绪前不计算滤波器输出。在一个时片间隔内使输出为零造成的能量减小是可忽略的，尤其对于大的扩展因数更是如此。例如，对于64的扩展因数，删除一个输出样本(时片)将使一个符号的信号能量减小63/64即0.14dB。假定不是每个符号地进行定时调整，则损失是可忽略的，尤其在采用前向纠错编码的系统中更是如此。情况2-越过取样边界使定时相位滞后

为了在选择多相滤波器组0时使定时滞后T_c/32，在产生下一滤波器输出之前必须使5个而不是象通常那样使4个新的A/D样本移入滤波器延迟线。因此，滤波器电路被延迟了一个样本。此外，选择滤波器组7。与情况1的越过取样边界使定时相位超前类似，必须修改滤波器输出。再假定恰好计算取样时标m＝α的复准时滤波器输出，并需要使定时相位滞后。为了进行定时调整，把x(α+1)、x(α+2)、x(α+3)、x(α+4)和x(α+5)移入滤波器延迟线，在进行了下变频处理后，根据公式12(a)和12(b)：z_p ^r(α+5)＝c₁x(α+4)-c₃x(α+2)+c₅x(α)-c₇x(α-2)+c₉x(α-4)-c₁₁x(α-6)   (12a)

       +c₁₃x(α-8)-c₁₅x(α-10)+c₁₇x(α-12)-c₁₉x(α-14)z_p ⁱ(α+5)＝c₀x(α+5)-c₂x(α+3)+c₄x(α+1)-c₆x(α-1)+c₈x(α-3)-c₁₀x(α-5) (12b)

       +c₁₂x(α-7)-c₁₄x(α-9)+c₁₆x(α-11)-c₁₈x(13)

注意如以上情况1一样对实和虚滤波系数进行了交换(与公式(10)相比)，但反向了现在用于实输出518的系数的正负号。如情况1一样，DSP IC 414可以只是交换实和虚符号542、543并执行所需的正负号反向。因此不必修改滤波和解扩操作。

已说明了下变频和预解扩滤波操作如何被简化为利用选定的一组10个复系数卷积实A/D输入序列并减少二分之一地把取样率抽取为每时片2个样本。现在讨论作为图4的整个扩频接收机的一部分的、用来执行图5(a)和5(b)所描述的计算的本发明的一具体实施例。图10是将结合是简化的硬件方框图的图11和12参看的一定时图。

由图11可见，4位A/D输入总线502与4位×19延迟线(移位寄存器文件)603连接。如图10所示，利用每一取样时钟(4×时片时钟)410的上升沿把A/D样本的各个位移入4个并行移位寄存器之一。滤波器系数存储在可被DSP IC 414或其它控制逻辑通过外部9位总线605下载的10个16×9位静态RAM609内。3位总线418控制使用8个滤波器组的哪一个，它受定时调整控制逻辑的控制。在越过取样边界改变取样定时相位时还必须提供其它逻辑来使输入延迟线超前或滞后。信号“2×时片时钟”703按照A/D取样周期在实和虚系数之间进行选择。用10个4×9位乘法器610来并行地执行全部10个滤波器抽头乘法运算。在一个时钟周期内累加13位的结果并把该结果存储在17位累加器611内。累加器611足够大，不会出现溢出。然后根据需要利用8位限幅器/舍入器613把得到的和饱和成为最大的负8位值或最大的正8位值，或者把其舍入为最接近的8位值。8位结果被锁存入4个输出锁存器615、617、619、621之一。

可以看出图11的电路按照A/D取样周期执行卷积，逻辑被设计成在I和Q信道之间交替。一对I、Q输出在准时和超前/滞后处理信道之间交替。因此共有4个输出锁存器615、617、619、621，每一个用不同相位φ3、φ4、φ1、φ2的时片时钟进行同步。由图10的时序图可以看到，每一时片时钟相位在时间上彼此错开四分之一时片周期。在图10中按照数字顺序标出在一个时片时钟周期内执行的操作顺序。标号的定义如下：

操作顺序1.在2×时片时钟为低电平时选择实系数2.借助4×时片时钟410的上升沿移入新A/D样本5023.计算延迟线603与实系数的卷积4.借助时片时钟φ1的上升沿锁存准时I输出5185.在2×时片时钟为高电平时选择虚系数6.借助4×时片时钟410的上升沿移入新A/D样本5027.计算延迟线603与虚系数的卷积8.借助时片时钟φ2的上升沿锁存准时Q输出5209.在2×时片时钟703为低电平时选择实系数10.借助4×时片时钟410的上升沿移入新A/D样本50211.计算延迟线603与实系数的卷积12.借助时片时钟φ3的上升沿锁存超前/滞后I输出51913.在2×时片时钟703为高电平时选择虚系数14.借助4×时片时钟410的上升沿移入新A/D样本50215.计算延迟线603与虚系数的卷积16.借助时片时钟φ4的上升沿锁存超前/滞后Q输出521

如图12所示，来自I和Q输出锁存器615、617、619、621的信号519、521、518、520分别驱动超前、准时和滞后(实和虚)信道处理器507、509、511。PN序列发生器513的结构依赖于所采用的码的类型，但一般情况下都利用移位寄存器和“异或”门来设计。PN序列发生器513利用时片率同步，但在被连接至每一相继的解扩器之前被以四分之一时片周期的增量进行延迟，并直接驱动超前I信道解扩器505-1。由于Q信道的计算比I信道晚T_c/4秒，所以PN序列在驱动超前Q信道解扩器505-2之前被延迟四分之一时片周期。可以看出，如果PN序列在驱动顺序的下一个解扩器之前被再延迟T_c/4秒，则就为相对于准时信道有±T_c/2定时偏移的超前/滞后延时锁相环保持了正确的定时关系。需要附加控制逻辑来在码捕获期间以T_c/2的增量移位PN序列的相对定时相位。一旦实现了捕获，PN定时就被固定并利用取样定时相位控制信号418来实现定时跟踪。

解扩器505-1...505-6的每一个实际上是8个并行“异或”门803，这些“异或”门根据PN序列状态的不同反相或不反相数据。解扩输出在16位累加器805中被求和。累加和在三态输出锁存器801内每数据符号时钟(即对于PN序列的一个完整周期)被锁存。累加器805还被该符号时钟的同一个沿清零。16位的累加器宽度对直到256的扩展因数都已足够，不会产生任何溢出。对于更大的扩展因数，每一累加器就必须采用比例和饱和逻辑。可以使6个输出锁存器801为可寻址的，以便通过公共数据总线对它们进行读出。

已描述了在假定发送信号具有平方根升余弦响应的情况下对扩频信号进行理想匹配滤波的方法和设备。该方法还可用于匹配滤波不被需要或不是必须的场合。例如，如果扩频发送信号未被滤波或被利用全升余弦滤波器响应进行滤波，则多相接收滤波器就可以具有任何所需的低通响应。由于多相接收滤波器脉冲响应与发送扩频信号不匹配，所以时片检测处理将不是理想的，但在多数情况下损失小于1dB。此外，等波纹低通滤波器的抽头数通常要比平方根升余弦滤波器所需的抽头数少得多。

例如，考虑在解扩操作后采用20％全升余弦发送滤波器的发射机的情况。可把多相低通滤波器设计成具有表4所列举的特性。

       表4-多相等波纹低通滤波器特性

滤波器类型	低通
		滤波器长度	88个抽头
取样频率	32Rc
		量化	9位
通带边界	Rc/2
		标称增益	1.00
最大通带波纹	0.0778dB
		阻带下边界	1.54Rc
阻带上边界	16Rc

最小阻带衰减

-51.66dB

虽然该滤波器与发送信号不匹配，但它仍被用来进行数字定时校正，还被用来在解扩前对噪声频谱进行限带。抽头数还得到显著减少，滤波操作所需的硬件乘法器的数目可从10个减少为6个。这种接收机结构的位差错性能的估算损失小于1dB。

上述涉及单信道实现的最佳实施例可容易地适用于另一最佳实施例，该另一最佳实施例是一种多信道实现，导致多信道直接序列扩频CDMA接收机的一种非常有效的实现。参看以下描述可以理解对于这种实现的需要。

在CDMA通信系统中，许多便携式或移动发射机可以在同频信道上发送，每一发射机具有唯一的PN扩展序列。许多在地域上分开的CDMA发射机经常将发送至一中央接收位置，例如CDMA蜂窝基站或卫星地面站，以便与公共交换电话网连接。在普通的中央接收站，要用单独的接收机来接收每一CDMA传输。

考虑例如已有技术普通的CDMA接收系统，如图13所示，在该系统中需要接收多达每载频信道M个不同CDMA信道。假定时片定时频率和每一CDMA传输的相位不是同步的，而是每一远程CDMA发射机使用其自己本地产生时片时钟，每一时片时钟可以具有万分之一的最大误差容限。时片同步CDMA网络更复杂，因此系统成本更高，尤其在因CDMA发射机悬殊的地理位置而会使传输延迟变化很大的卫星系统中更是如此。

在图13中，扩频IF信号214被M个A/D变换器301取样。每一A/D变换器从受控时钟发生器302接收受控取样时钟314。每一取样信号然后被下变频至基带和解扩。注意由于每一CDMA信道的异步时片定时的缘故，需要M个不同的A/D变换器和可控时钟发生器。但是，如图14所示，该图表示本发明的多信道实施例，扩频IF信号416被从一个自激取样时钟发生器412接收取样时钟的一个L位A/D变换器901解扩。该A/D变换器901会因同频信道上的多个CDMA载波导致的附加的动态范围而需要更多个位的分辨率；因此称A/D变换器901为L位的A/D变换器。本发明对于蜂窝无线电通信的可适用性，以及由该应用所造成的伴随的动态范围问题还使得采用L位A/D变换器是明智的，L大于4。分辨率的位数应当用L来表示。但是，在大多数应用中，L在6和12位之间，所以利用当前技术可容易在一片低成本IC内实现L位A/D变换器901。取样信号然后可被多信道数字下变频器/解扩器/多相滤波器902进行处理，利用当代VLSI集成电路技术可以相当有效地在一个器件内实现该多信道数字下变频器/解扩器/多相滤波器902。

可以安排L和M之间的某一种关系。一般来说，当M的值增大4倍时，A/D变换器需要多一个位的分辨率，因此L将增大1。例如，在单个信道的情况下，M＝1。假定L＝4已足够(根据前面实施例的讨论)，则如果M＝4，L应当是5；如果M＝16，L应当是6；依此类推。

事实上，M信道多相滤波器902的实施例非常类似于图11的实施例，但计算次数增大了M倍；在该公开的实施例中，处理的速度快了M倍，但可采用的方法将是提供额外的硬件。参看关于硬件实现的详情的图15。如同单信道的情形那样，以是时片率的4倍的取样率把L位A/D样本905移入多相滤波器延迟线929。多相滤波器还如同单信道的情形那样具有10个抽头，但乘法器906计算9×L位的积，累加器908具有13+L位的宽度以防止溢出。系数存储在可通过外部9位总线921被下载的10个16×9静态RAM 907的阵列内。滤波系数与单信道情形中所用的相同，可以具有与发送时片的脉冲形状一致的脉冲响应。

以4M倍于时片率的速率同步模2M计数器915，用其来识别当前信道号I。计数器915的输出用来寻址控制RAM 914，该控制RAM 914包含用来寻址滤波系数组之一的4位值。因此地址总线928的宽度是log₂M+1。RAM 914的4位输出选择合适的滤波系数组供信道I使用。RAM输出的MSB(最高有效位)选择实或虚系数，而3个LSB(最低有效位)选择8个定时相位之一。DSP处理器的控制总线904用来向RAM 914装入上述4位值。因为每一信道定时的异步特性，所以可以在控制延迟线929的4×时片时钟的同一相位期间计算某些信道的I输出，同时计算其它信道的Q输出。同样地，每一信道的超前/滞后和准时输出将在4×时片时钟的不同相位期间出现。但是，在模2M计数器915进行了2次全部2M个计数值的循环之后，则将对全部M个信道计算了I和Q输出。DSP处理器903内的一组M个延迟锁相环用来控制定时相位调整。一旦第i个信道的定时需要调整，就利用控制总线904写入RAM内该第i个信道的I和Q存储单元，以便指出合适的系数供选择。注意对于延迟线929的给定状态，计算I或Q分量。控制RAM 914则存储了I和Q两个分量的系数地址。状态机于是可以通过控制RAM 914定序，按照正确的顺序自动地选择I和Q系数。

每一个4M×时片时钟在累加器中得到一(13+L)位的结果。得到的和然后在限幅器/舍入器909内根据需要被饱和成为最大的负8位值或最大的正8位值，或者被舍入为最接近的8位值。最后结果被锁存在输出锁存器910内。最后，把新A/D样本移入滤波器延迟线929，重复操作。控制逻辑916包括控制图15的主要功能部件929、907、908、909和910的同步的状态机。此外，状态机916还确定每一输出917的状态(即超前、准时、滞后I、Q)。

输出锁存器910执行图11实施例的锁存器615、616、619和621所执行的功能。注意输出锁存器910的时钟输入是4M×时片时钟，而时片时钟的各种相位(时片时钟φ1-φ4)输入给锁锁器615、617、619和621。因此，利用更快的时钟每次一项地对数据进行处理(与倍数M无关)，锁存器910于是提供了定时输出。

此外，状态机916还控制图16所示的多信道解扩器电路。M个信道的长度N的PN序列存储在M·N×2位静态RAM 925内。RAM 925的MSB包含超前和准时信道的PN序列。RAM的LSB包含供在随后解扩操作中使用的被延时一个时片的PN序列。每一4M×时片时钟的周期把输出信号917传送给解扩器930。状态机逻辑916寻址RAM925的合适PN序列位，还利用多路复用器936选择准时/超前或滞后PN序列。状态机同时寻址寄存器文件932的6M个16位寄存器之一。寄存器文件包含全部M个信道的超前I/Q、准时I/Q和滞后I/Q结果的当前累加解扩和。恰当信道的和装入16位累加器931。然后输出锁存器917的8位数据与选定的PN序列位进行“异或”运算，结果在累加器931中被累加。把和存储到前面在寄存器文件932中读出的同一寄存器中去。在检测到PN序列的第一个位时清除寄存器文件中的寄存器，由此开始一个新数据符号的开头。注意当超前/滞后样本在输出锁存器910中出现时，需要两次解扩操作。首先，利用超前PN序列位(RAM 925的MSB)解扩超前/滞后样本，然后在下一个周期内利用滞后PN序列位(RAM 925的LSB)解扩该样本。

因此，事件的顺序是：解扩器为每一信道每次累加/解扩一个时片，然后进行到下一个信道。当对于一给定信道到达PN序列的末尾时，就把结果写入6M×16位双端口RAM 934。该结果在该双端口RAM 934内保持一完整的符号周期，可在任何时刻被DSP 903通过DSP数据总线935读出。状态机逻辑916包含M个状态标记，这些状态标记指出M个信道中的哪一个信道具有在双端口RAM934中可被读出的数据。

一般情况下，状态机逻辑916每次将每一信道的PN序列提前一个位。但是，对于一给定信道，每当越过取样边界使PN时片定时超前时，状态机916就跳过RAM 925的一个PN序列存储单元。因此，一个扩频符号将是由N-1个时片而不是像通常那样由N个时片的和组成。同样地，为了越过取样边界使PN时片定时滞后，状态机916将重复PN序列的一个位。于是一个扩频符号将是由N+1个时片而不是象通常由N个时片的和组成。

应当指出，刚刚描述的多信道实施例的硬件实现与早先描述的单信道实施例的硬件实现多少有点不同。发明人已认识到：至少在多信道的情形中，可以利用单次延时而不是两次延时来完成解扩功能，并获得复数据符号以及复超前/滞后定时信号。

虽然为简明起见省略了某些细节，但这些细节都正好在本领域普通技术人员能够实现的范围内。应当指出，使用单个A/D变换器和本来就能够跟踪M个接收CDMA信道的定时相位的有效多相滤波器结构大大地提高了多信道实现的效率。M的大小主要受所用数字电路速度的限制。通过实现多个多相滤波器和解扩器电路而增大并行性就可以增大M的值。

根据以上描述可以对本发明作出许多改进。因此，应当认识到可以在与在此所具体描述的实施例不同的实施例中体现本发明的原理。

Claims (21)

1.对模拟直接序列扩频信号进行数字下变频和解扩的设备，包括：

输出A/D取样时钟的自激非受控时钟发生器；该A/D取样时钟的频率是扩频信号的时片率的整数倍；

接收该扩频信号和该A/D取样时钟，并输出该扩频信号的数字化信号的A/D变换器；

输出本地伪噪声序列信号的本地伪噪声序列信号发生器；以及

复下变频器/多相滤波器，接收该数字化信号、该A/D取样时钟和取样定时相位控制信号，同时对该数字化信号进行滤波并将其下变频至基带，校正该数字化信号和本地产生伪噪声序列信号之间的定时相位失配，以及输出复校正基带信号。

2.如权利要求1所述的对模拟直接序列扩频信号进行数字下变频和解扩的设备，其中，下变频器/多相滤波器的脉冲响应与扩频信号的脉冲形状一致。

3.对模拟直接序列扩频信号进行数字下变频和解扩的设备，包括：

输出A/D取样时钟的自激非受控时钟发生器，该A/D取样时钟的频率是该扩频信号的时片率的整数倍；

接收该扩频信号和该A/D取样时钟、输出该扩频信号的数字化信号的A/D变换器；

输出本地伪噪声序列信号的本地伪噪声序列信号发生器；

复下变频器/多相滤波器，接收该数字化信号，该A/D取样时钟和取样定时相位控制信号，同时对该数字化信号进行滤波并将其下变频至基带，校正该数字化信号和本地产生伪噪声序列信号之间的定时相位失配，以及输出复校正基带信号；

其中下变频器/多相滤波器的脉冲响应与扩频信号的脉冲形状一致；

多路分解器，从该复下变频器/多相滤波器接收该复校正基带信号，把该复校正基带信号分离成为复准时信号和复超前/滞后信号，以及输出该复准时和超前/滞后信号；

其中该复准时信号由在时片检测点被检测的复校正基带信号的样

本组成；以及

该复超前/滞后信号由在时片转换点被检测的校正信号的样本组成；

超前信道处理器，接收该复超前/滞后信号，利用本地产生伪噪声序列信号解扩和累加该复超前/滞后信号，以及输出复超前定时误差信号；

准时信道处理器，接收该复准时信号，延迟本地产生伪噪声序列信号，利用该被延迟本地产生伪噪声序列信号解扩和累加该准时信号，以及输出复数据符号；

滞后信道处理器，接收该复超前/滞后信号，相对于该被延迟本地产生伪噪声序列信号再延迟本地产生伪噪声序列信号，利用该再被延迟本地产生伪噪声序列信号解扩和累加该超前/滞后信号，以及输出复滞后定时误差信号；以及

数字信号处理器，接收该复超前定时误差信号、该复数据符号和该复滞后定时误差信号，执行相干载频和相位跟踪并对复数据符号进行MPSK解调，以及输出解调数据位、取样定时相位控制信号和滤波系数值。

4.如权利要求3所述的设备，其中复下变频器/多相滤波器还包括：

接收数字化信号和A/D取样时钟的延迟线；

把系数数据存储在多个存储体内的存储器阵列；

多个乘法器，每一存储体一个，其中每一乘法器接收延迟线的抽头输出和相应存储体的选定系数数据，输出一乘积值；

累加器，从这些乘法器每一个接收乘积值，输出累加值；以及

限幅器/舍入器电路，接收累加值，输出限幅/舍入值；

其中每一存储体的可选系数数据由取样定时相位控制信号来确定。

5.如权利要求3所述的设备，其中的多路分解器包括：

控制逻辑，接收A/D取样时钟，产生多个时钟信号，各时钟信号的频率等于扩频信号的时片率，各时钟信号与下一时钟信号在时间上有偏移；以及

多个锁存器，每一时钟信号一个，各锁存器接收被校正基带信号和各自的时钟信号，输出多路分解信号。

6.如权利要求4所述的设备，其中的多路分解器包括：

控制逻辑，接收A/D取样时钟，产生多个时钟信号，各时钟信号的频率等于扩频信号的时片率，各时钟信号与下一时钟信号在时间上有偏移；以及

多个锁存器，每一时钟信号一个，各锁存器接收被校正基带信号和各自的时钟信号，输出多路分解信号。

7.如权利要求3所述的设备，其中

超前信道处理器包括：

第一解扩器，接收复超前/滞后信号的实分量和本地伪噪声序列信号，输出第一解扩信号；

第一累积及清除滤波器，接收第一解扩信号，输出复超前定时误差信号的实(I)分量；

第二解扩器，接收复超前/滞后信号的虚分量和本地伪噪声序列信号，输出第二解扩信号；

第二累积及清除滤波器，接收第二解扩信号，输出复超前定时误差信号的虚(Q)分量；以及

准时信道处理器包括：

准时延迟元件，接收本地伪噪声序列信号，输出准时被延迟本地伪噪声序列信号；

第三解扩器，接收复准时信号的实分量和准时被延迟本地伪噪声序列信号，输出第三解扩信号；

第三累积及清除滤波器，接收第三解扩信号，输出复数据符号的I分量；

第四解扩器，接收复准时信号的虚分量和被延迟本地伪噪声序列信号，输出第四解扩信号；

第四累积及清除滤波器，接收第四解扩信号，输出复数据符号的Q分量；以及

滞后信道处理器包括：

滞后延迟元件，接收本地伪噪声序列信号，输出滞后被延迟本地伪噪声序列信号；

第五解扩器，接收复超前/滞后信号的实分量和滞后被延迟本地伪噪声序列信号，输出第五解扩信号；

第五累积及清除滤波器，接收第五解扩信号，输出复滞后定时误差信号的I分量；

第六解扩器，接收复超前/滞后信号的虚分量和滞后被延迟伪噪声序列信号，输出第六解扩信号；以及

第六累积及清除滤波器，接收第六解扩信号，输出复滞后定时误差信号的Q分量。

8.如权利要求7所述的设备，其中，

第一解扩器包括：

并联的第一组“异或”门，每一“异或”门接收本地伪噪声序列信号和复超前/滞后信号的I分量；

第一累加器，接收第一组“异或”门的输出，输出第一累加值；

超前I输出锁存器，锁存和输出第一累加值；

并联的第二组“异或”门，每一“异或”门接收第二被延迟本地伪噪声序列信号和复超前/滞后信号的Q分量；

第二累加器，接收第二组“异或”门的输出，输出第二累加值；

超前Q输出锁存器，锁存和输出第二累加值。

9.以数字方式下变频和解扩模拟直接序列扩频信号的方法，包括以下步骤：

产生自激、非受控A/D取样时钟，其频率是扩频信号的时片片率的整数倍；

利用该A/D取样时钟把该扩频信号变换成为数字化信号并输出该数字化信号；

产生本地伪噪声序列信号；以及

把该数字化信号下变频至基带并同时利用多相滤波器对其进行滤波，校正该数字化信号和本地产生伪噪声序列信号之间的定时相位失配，以及输出复校正基带信号。

10.如权利要求9所述的以数字方式下变频和解扩模拟直接序列扩频信号的方法，在该方法中：

多相滤波器的脉冲响应与扩频信号的脉冲形状一致。

11.以数字方式下变频和解扩模拟直接序列扩频信号的方法，包括以下步骤：

产生自激、非受控A/D取样时钟，其频率是扩频信号的时片率的整数倍；

利用该A/D取样时钟把该扩频信号变换成为数字化信号并输出该数字化信号；

产生本地伪噪声序列信号；

把该数字化信号下变频至基带并同时利用多相滤波器对其进行滤波，校正该数字化信号和本地产生伪噪声序列信号之间的定时相位失配，以及输出复校正基带信号；

把该复校正基带信号分离成为复准时信号和复超前/滞后信号；

输出该复准时和超前/滞后信号；

该复准时信号由在时片检测点被检测的复校正基带信号的样本组

成；

该复超前/滞后信号由在时片转换点被检测的复校正基带信号的样

本组成；

利用本地产生伪噪声序列信号解扩和累加复超前/滞后信号，输出复超前定时误差信号；

延迟本地产生伪噪声序列信号，利用该被延迟本地产生伪噪声序列信号解扩和累加复准时信号，输出复数据符号；

相对于该被延迟本地产生伪噪声序列信号再延迟本地产生伪噪声序列信号，利用该再被延迟本地产生伪噪声序列信号解扩和累加复超前/滞后信号，输出复滞后定时误差信号；以及

执行相干载频和相位跟踪并对复数据符号进行MPSK解调，输出解调数据位、取样定时相位控制信号和滤波系数值。

12.如权利要求11所述的以数字方式下变频和解扩模拟直接序列扩频信号的方法，在该方法中：

多相滤波器的脉冲响应与扩频信号的脉冲形状一致。

13.对模拟直接序列扩频信号进行数字下变频和解扩的设备，包括：

时钟产生装置，产生并输出自激、非受控A/D取样时钟，该A/D取样时钟的频率是扩频信号的时片率的整数倍；

A/D变换装置，接收该扩频信号和该A/D取样时钟，输出该扩频信号的数字化信号；

本地伪噪声序列信号产生装置，产生并输出本地伪噪声序列信号；

复下变频器/多相滤波装置，接收该数字化信号、该A/D取样时钟和取样定时相位控制信号，同时滤波和下变频该数字化信号至基带，校正该数字化信号和本地产生伪噪声序列信号之间的定时相位失配，以及输出复校正基带信号；

其中下变频器/多相滤波器的脉冲响应与扩频信号的脉冲形状一致；

多路分解装置，从该复下变频器/多相滤波器接收复校正基带信号，把该复校正基带信号分离成为复准时信号和复超前/滞后信号，以及输出该复准时和超前/滞后信号；

其中该复准时信号由在时片检测点被检测的复校正基带信号的样

本组成；

该复超前/滞后信号由在时片转换点被检测的复校正基带信号的样

本组成；

超前信道处理装置，接收该复超前/滞后信号，利用本地产生伪噪声序列信号解扩和累加该复超前/滞后信号，以及输出复超前定时误差信号；

准时信道处理装置，接收该复准时信号，延迟本地产生伪噪声序列信号，利用该被延迟本地产生伪噪声序列信号解扩和累加该复准时信号，以及输出复数据符号；

滞后信道处理装置，接收该复超前/滞后信号，相对于该被延迟本地产生伪噪声序列信号再延迟本地产生伪噪声序列信号，利用该再被延迟本地产生伪噪声序列信号解扩和累加该复超前/滞后信号，以及输出复滞后定时误差信号；以及

数字信号处理装置，接收该复超前定时误差信号、复数据符号和复滞后定时误差信号，执行相干载频和相位跟踪并对复数据符号进行MPSK解调，以及输出解调数据位、取样定时相位控制信号和滤波系数值。

14.对多信道模拟直接序列扩频信号进行数字下变频和解扩的设备，包括：

输出A/D取样时钟的自激、非受控时钟发生器，该A/D取样时钟的频率是该扩频信号的时片率的整数倍；

接收该扩频信号和该A/D取样时钟、输出该多信道扩频信号的数字化多信道信号的A/D变换器；

输出M个本地伪噪声序列的本地伪噪声序列信号源，其中M是大于1的整数；以及

多信道复下变频器/多相滤波器，接收该数字化多信道信号、A/D取样时钟和取样定时相位控制信号，同时滤波和下变频该数字化多信道信号至基带，校正该数字化多信道信号和本地产生伪噪声序列之间的定时相位失配，以及输出多信道复校正基带信号。

15.如权利要求14所述的对多信道模拟直接序列扩频信号进行数字下变频和解扩的设备，其中：

所述A/D变换器是L位A/D变换器，L是大于或等于4的整数。

16.如权利要求14所述的对多信道模拟直接序列扩频信号进行数字下变频和解扩的设备，其中：

下变频器/多相滤波器的脉冲响应与该多信道扩频信号的每一信道的脉冲形状一致。

17.对多信道模拟直接序列扩频信号进行数字下变频和解扩的设备，包括：

输出A/D取样时钟的自激、非受控时钟发生器，该A/D取样时钟的频率是该扩频信号的时片率的整数倍；

接收该扩频信号和该A/D取样时钟、输出该扩频信号的数字化多信道信号的A/D变换器；

输出M个本地伪噪声序列的本地伪噪声序列信号源，其中M是大于1的整数；

多信道复下变频器/多相滤波器，接收该数字化多信道信号、该A/D取样时钟和取样定时相位控制信号，同时滤波和下变频该数字化多信道信号至基带，校正该数字化多信道信号和本地产生伪噪声序列之间的定时相位失配，以及输出多信道复校正基带信号，

其中该下变频器/多相滤波器的脉冲响应与该多信道扩频信号的每

一信道的脉冲形状一致；

包括一输出锁存器的多路分解器，从该复下变频器/多相滤波器接收多信道复校正基带信号，对于每一信道，把该多信道复校正基带信号分离成为复准时信号和复超前/滞后信号，以及输出该复准时和超前/滞后信号；以及

解扩器，对于每一信道，该解扩器接收该复超前/滞后信号，利用供该信道用的本地产生伪噪声序列信号解扩和累加该复超前/滞后信号，以及输出复超前定时误差信号；

其中对于所述每一信道，所述解扩器还接收该复准时信号，利用供

该信道用的本地产生伪噪声序列解扩和累加该准时信号，以及输出复数

据符号；以及

对于所述每一信道，所述解扩器还接收该复超前/滞后信号，相对于

本地产生伪噪声序列延迟供该信道用的本地产生伪噪声序列，利用该被

延迟本地产生伪噪声序列解扩和累加该超前/滞后信号，以及输出复滞后

定时误差信号。

18.如权利要求17所述的对多信道模拟直接序列扩信号进行数字下变频和解扩的设备，其中：

所述A/D变换器是L位A/D变换器，L是大于或等于4的整数。

19.如权利要求14所述的设备，其中的复下变频器/多相滤波器还包括：

接收数字化多信道信号和A/D取样时钟的延迟线；

把系数数据存储在多个存储体内的存储器阵列；

多个乘法器，每一存储体一个，每一乘法器接收延迟线的抽头输出和相应存储体的选定系数数据，并输出一乘积值；

累加器，从这些乘法器的每一个接收乘积值，输出累加值；以及

限幅器/舍入器电路，接收累加值，输出限幅/舍入值；

其中每于每一信道，每一存储体的可选系数数据由供该信道用的取样定时相位控制信号来确定。

20.如权利要求17所述的设备，其中复下变频器/多相滤波器还包括：

接收数字化多信道信号和A/D取样时钟的延迟线；

把系数数据存储在多个存储体内的存储器阵列；

多个乘法器，每一存储体一个，其中每一乘法器接收延迟线的抽头输出和相应存储体的选定系数数据，输出一乘积值；

累加器，从这些乘法器的每一个接收乘积值，输出累加值；以及

限幅器/舍入器电路，接收累加值，输出限幅/舍入值；

其中对于每一信道，每一存储体的可选系数数据由供该信道用的取样定时相位控制信号来确定。

21.以数字方式下变频和解扩多信道模拟直接序列扩频信号的方法，包括以下步骤：

产生自激、非受控A/D取样时钟，该A/D取样时钟的频率是该扩频信号的时片率的整数倍；

利用该A/D取样时钟把该多信道扩频信号变换成为数字化多信道信号，并输出该数字化多信道信号；

产生M个本地伪噪声序列，M是大于1的整数；以及

同时把该数字化多信道信号下变频至基带和利用多信道多相滤波器对其进行滤波，校正该数字化多信道信号和本地产生伪噪声序列之间的定时相位失配，以及输出多信道复校正基带信号。

Images